## SHomework 4 Dry

Due Date: Sunday, August 8th, 2025

Teaching assistant in charge: Tsvika Lazar

**Important:** the Q&A for the exercise will take place at a public forum Piazza only. Critical updates about HW will be published in pinned notes in the piazza forum. These notes are mandatory, and it is your responsibility to be updated. Guidelines to use the forum:

- Read previous Q&A carefully before asking the question; Repeated questions may go without answers.
- Be polite, remember that course staff do this as a service for the students.
- You are not allowed to post any kind of solution and/or source code in the forum as a hint for other students; In case you feel that you must discuss such a matter, please come to the reception hour.
- When posting questions regarding hw4, put them under the hw4 folder.

Only the TA in charge can authorize postponements. In case you need a postponement, fill in this form -

https://forms.office.com/r/rXUgsLhfnw?origin=lprLink

Dry part submission instructions:

- 1. Please submit the dry part to the electronic submission of the dry part on the course website.
- 2. The dry part submission must contain a single dry.pdf file containing the following:
  - a. The first page should contain the details about the submitters Name, ID number and email address.
  - b. Your answers to the dry part questions.
- 3. Only typed submissions will be accepted. Scanned handwritten submissions will not be accepted.
- 4. Only PDF format will be accepted.
- 5. You do not need to submit anything in the course cell.
- When you submit, retain your confirmation code and a copy of the PDF, in case of technical failure. It is the only valid proof of your submission.

## שאלה 1 מבנה זיכרון וירטואלי שאלה -

אחרי שני כישלונות לעבור את חדו"א 1, יורם החליט לפרוש מהלימודים ולהקים חברת הזנק, שמפתחת את הדור הבא של המעבדים. יורם מתכנן מיקרו-מעבד חדש בארכיטקטורה של 24 ביט: הקומפיילר שיורם כותב מתייחס למצביעים ו-int כמילה ארכיטקטונית בת 24-ביט. יורם מנסה לקבל השראה מהארכיטקטורה של x86 ומחליט להשתמש בשתי רמות היררכיה: PGD בגודל 3KB עם כניסות שמצביעות בפוטנציה לטבלאות דפים בגודל 3KB, שמצביעות על מסגרות מידע בגודל של 3KB כ"א.

כעת הוא מתקשה להמשיך ולתכנן את המנגנון של הזיכרון הווירטואלי ומבקש את עזרתכם. הנה השאלות שיורם מציג. הסבירו את התשובה כך שיורם יוכל להבין אותה.

- 1. מה גודל הזיכרון הווירטואלי שאפשר למפות בארכיטקטורה של יורם? <u>בארכיטקטורה של יורם יש שימוש בכתובות וירטואליות של 24 ביטים. גודל הזיכרון</u> <u>הוירטואלי יהיה כמות הכתובות האפשריים אליהם נוכל להגיע.יש 24 ביט ולכל ביט יש שני</u> <u>אפשרויות ולכן גודל מרחב הזיכרון יהיה: 16MB = 16384KB = 16384KB</u>
- 2. כמה ביטים יידרשו ל-offset בתוך מסגרת מידע נתונה? <u>כיוון שכל מסגרת מידע בעלת גודל של 38R, כלומר מכילה 3072 בתים</u> (1KB = 1024 bytes). נרצה שהinstructure ייצג את המידע ממספר 0 עד 3071. המספר הקטן ביותר של ביטים היכול לייצג מספר זה הוא 12 ביטים (4096 = 2048, 2<sup>12</sup> = 20), ולכן בדרש ל12 ביטים עבור הoffset בתוך מסגרת מידע נתונה.
- 2. כמה מצביעים / יום נכנסים ל-PTE? כמה מצביעים / יום נכנסים ל-3072 כמה מצביעים יוחt יום נכנסים ל-2079 כיוון שכל טבלאת דפים בגודל של 3072 (אומר 24 ביט, כלומר 24 ביט, כלומר 3 בתים נחלק ונקבל:  $\frac{3072}{3} = 1024$  ביט, כלומר 24 בתים נחלק ונקבל:  $\frac{3072}{3} = 1024$  ביט, כלומר 24 בתים נחלק ונקבל:  $\frac{24}{3}$
- 2. כמה PTEs יהיה צורך למפות? <u>כיוון שגודל כל טבלת דפים היא 3KB, וחישבנו בסעיף א שגודל מרחב הזיכרון הוירטואלי</u>  $\frac{\{space\ size\}}{PTE\ size} = \frac{16384}{3} = 5461.33 = 5461.33 = \frac{PTE\ size}{3}$ ינא מספר לא שלם שחסום בין  $2^{12}$  ל- $2^{13}$ . כמות הPTEs תהיה 5461 (נעגל כלפי מטה).
  - ספציפי? כמה ביטים יידרשו כדי להצביע על PTE ספציפי? כמות הPTE יהיה חסום בין  $2^{12}$  ל- $2^{13}$  לכן נצטרך  $2^{13}=13$  ביטים לפחות כדי PTEs להצביע על PTE ספציפי.
- 6. האם אפשר לממש את הזיכרון הווירטואלי בארכיטקטורה של יורם? לא נוכל לממש את הזיכרון הווירטואלי בארכיטקטורה של יורם. לפי החישובים מסעיפים קודמים נצטרך 13 ביטים על מנת להצביע על PTE (לא משנה באיזה דרך נחלק את הטבלאות השונות וכמה גודל אינדקסים מקסימלי נקצה לכל טבלה, תמיד נצטרך 13 ביטים

לפחות כדי לייצג טבלאות אלו) ועוד 12 ביטים נוספים לoffset נוסף. סה"כ נצטרך 25 ביטים לפחות בזיכרון הווירטואלי כדי להגיע לכתובת הרצויה, אך נתון כי יש לנו 24 ביטים כדי לייצג לפחות בזיכרון, ולכן לא נוכל לממש.

- .7 בהנחה שאפשר היה לממש את הארכיטקטורה (בלי קשר לתשובה הקודמת), האם היית מציע ליורם לשנות כיוון ולמה?
  - הייתי מציעה ליורם לשנות כיוון מכמה סיבות:
- א) <u>ראשית, הוא מקטין את הארכיטקטורה ממה שמוכר (ארכיטקטורה של 34\62 ביטים).</u>

  <u>היו סיבות ללמה הרבה מהמערכות והמחשבים עברו ממעבדים של 32 ביט ל44 ביט</u>

  <u>לדוגמא ההגדלה של מספר הביטים פתר את בעיית החוסר מקום בזיכרון ואפשר</u>

  <u>אוטימיזציה חומרתית ותוכנתית. מעבר לכך כמעט כל הכלים המוכרים לנו היום עובדים</u>

  <u>לפי הכלים הסטנדרטיים של 32/64 ביט, ויצירת אריטקטורה שונה תדרוש התאמות</u>

  מיוחדות מה שיקשה על העבודה.
- ב) אורך הכתובת בארכיטקטורה של יורם הינו 24 ביט, וזהו אינו חזקה של 2. חזקה של 2 מאפשרת למחשב לבצע חישובים אריתמטיים בצורה קלה יותר, bitmasking ומימושים של page tables שונים. יצירת ארכיטקטורה בגודל זה תיצור בעיות בתחומים שצוינו.
  - offseta שלנו. נתון כי כל דף בגודל 3KB, והמספר האמיתי של offseta נבזבז שימוש בטרק שלנו. נתון כי כל דף בגודל שנצטרך יהיה קטן מ $2^{12}$ , ולכן לא ננצל את המיפוי המירבי שהזפרלים.

## שאלה 2

- .TLB miss אחרי page walk ו-TLB hit אחרי page walk (1
  - א) אין הבדל, תהליך ה-page walk לעולם יהיה זהה בכל מקרה.
- אחרת אין page walk חייבים לבצע, TLB hit עם TLB, אחרת אין ב) אחרי שמקלקלים את ה
  - ג) אחרי TLB miss חייבים לבצע page walk חייבים לבצע
- אין צורך ,TLB אין צורך ב page walk ולכן אם כבר מחליטים לפנות ל-TLB, אין צורך ב-page walk. ב-

נימוק: TLB הוא מנגנון פיזי המכיל מיפויים אחרונים של כתובות וירטואליות לכתובות פיזיות. מנגנון זה נגיש למעבד ישירות ומכיוון שהוא חומרתי הוא מהיר יותר וישיר (אין page walk) הוא מהיר יותר מאשר חיפוש בטבלת הדפים (PGD) את המיפוי המתאים.

מכיוון שה-TLB מוגבל בגודלו, ייתכנו TLB miss מכיוון שה-TLB מוגבל בגודלו, ייתכנו TLB על ידי TLB. אם המיפוי לא נמצא בלית ברירה יידרש המעבד לחפש מיפוי ב-PGD על ידי page walk.

אם מצאנו את המיפוי ב-TLB אין צורך לחפש ב-PGD שכן מערכת ההפעלה דואגת לכך שהמיפויים הרלוונטיים ב-TLB יהיו תקינים.

- 2) מה ההבדל בין מסגרות בגודל 4KB בארכיטקטורה 32-ביט ו-64-ביט?
- א) בארכיטקטורה של 64-ביט יש כפליים ביטים ולכן כפליים כניסות בכל מסגרת.
  - ב) בארכיטקטורה של 64-ביט יש מחצית ממספר הכניסות בכל מסגרת
  - ג) כל עוד מדובר באותו הגודל של המסגרת, אין הבדל בין המסגרות בשתי הארכיטקטורות
    - ד) זה תלוי בדגלים שמוגדים עם עליית המחשב

נימוק: מסגרת מוגדרת כמקטע בזיכרון הפיזי (RAM). בהינתן שגדלי המסגרות זהים בין הארכיטקטורות לא יהיה הבדל בין המסגרות. המסגרת היא גודל שמוגדר למיפוי ולכן כל ארכיטקטורה יכולה להחליט מה המיפוי מדף למסגרת (4KB סטנדרטי, huge pages וכו'). ההבדל יכול להיות באופן המיפוי מכתובת וירטואלית לכתובת פיזית, לדוגמא במספר הרמות בטבלת ה-PGD (ב-32 ביט ישנן 2 רמות, בכל רמה יש טבלה של 1024 כניסות, לעומת 64 ביט, ישנן 4 רמות כאשר בכל רמה טבלה של 512 כניסות).

- ורק offset אם המסגרות והדפים הם באותו הגודל (4KB), מדוע צריך 12 ביט בשביל ה-3 (3 אם המסגרות והדף המתאים?
- א) צריך 12 ביט בשביל הדגלים ולכן כבר משתמשים בזה גם בשביל ה-offset. בסה"כ בזבוז של שני ביטים
- ב) בגלל הדגלים, לא נותרו מספיק ביטים בשביל הדפים ולכן משתמשים רק ב-10 ביט.
- ג) לא באמת צריך 12 ביט, אבל נותרו 12 ביט ולכן משתמשים בהם, אחרת 10 ביט היו מספיקים גם כן.
- ד) יש פי 4 יותר כניסות במסגרות המידע לעומת הכניסות בדפים בשתי ההיררכיות ולכן צריך עוד 2 ביטים.

נימוק: במערכות 32 ביט, בהינתן דף בגודל 4KB, נדרש ל-20 ביטים סך הכל על מנת למצוא את הדף (מיפוי בזיכרון 4KB ל-4kB לכן ה-12 ביטים התחתונים הם offset). למצוא את הדף (מיפוי בזיכרון effset ל-20 ב-10 ב-10 בבנדל 4KB שבהתאם מכילה הביטים העליונים מהווים את ה-9DE ב-3 סffset בכניסות לכתובות הפיזיות של הטבלאות PTE ברמה השניה. באופן  $1KB = 1024 = 2^{10}$  דומה, כל טבלה ברמה השנייה בגודל 4KB ומכילה גם היא  $2^{10}$  כניסות. כל כניסה מתאימים ל-2 ממאימים הנותרים מתאימים ל-2 במסגרת עצמה:  $2^{10} = 4KB$ 

- ?malloc מה קורה בזמן שמשתמש מבקש זיכרון ממערכת ההפעלה באמצעות (4
- א) מערכת ההפעלה תעדיף להקצות מקום מתוך המקום שמוקצה למחסנית ואם לא נותר מספיק מקום באזור המחסנית, היא תייצר page fault נותר מספיק מקום באזור המחסנית,
  - ב) מערכת ההפעלה תגדיל את אזור המחסנית אם יהיה בכך צורך
    - ג) ההקצאה נעשית מתוך זיכרון הערימה של התהליך.
- ד) מערכת ההפעלה "משאילה" מקום מתהליכים שרצים באותו הזמן ושאינם זקוקים לכל הזיכרון שהוקצה להם

נימוק: האזור שממנו מוקצה הזיכרון הינו אזור זיכרון הערימה של התהליך שהוקצה בזמן יצירת התהליך. הערימה שמורה ברשימת אזורי הזיכרון של התהליך כשדה vm\_area\_struct.

אין אנו מקצים אזור זיכרון חדש. הקצאת אזור זיכרון מתבצעת על ידי mmap.

במקרה שהזיכרון הפנוי בערימה נגמר, יבקש התהליך ממערכת ההפעלה (יבוצע בתוך malloc) להגדיל את זיכרון הערימה.

- 5) כשתהליך רץ ויש פעולות על משתנים
- א) אם המשתנים אינם נמצאים בזיכרון ואין בהם צורך תכוף, אפשר לבצע את החישובים ישירות בדיסק
- ב) אם המשתנים אינם נמצאים בזיכרון, page fault ב) אם המשתנים אינם נמצאים בזיכרון. אם משנים את ערכם, כותבים מיד את הערכים לדיסק, כדי שלא ייווצר מצב שהערכים בדיסק ובזיכרון הם שונים.
- ג) שינוי של הערכים גורם להדלקה של ביט שמציין זאת. אין צורך לעדכן מיידית את הדיסק, כי ייתכן ויהיו עוד שינויים נוספים בהמשך.
- ד) גם אם המשתנים בזיכרון וערכם אינו משתנה, בזמן החלפת תהליכים חייבים לרשום אותם חזרה לדיסק.

נימוק: שינוי של הערכים יגרום להדלקת ביט ה-dirty בטבלת הדפים (PGD) וכן בטבלת המסגרות. במידה ולא מדובר בקובץ פתוח, ההחלטה האם ומתי לכתוב לדיסק תתבצע בהתאם להחלטת אלגוריתם PFRA, האלגוריתם ידע לפנות את המסגרת לדיסק ולא למחוק אותה (ל-swap area או לכתוב אותה בחזרה לקובץ אליה שייכת). אם מדובר בקובץ, אנו לא נכתוב לדיסק מיד (write through) אלא נשתמש במנגנון write-back שיעדכן את המידע בדיסק רק כל מספר כתיבות לזיכרון (אם מדובר בקובץ). זאת מכיוון שלפי עקרון הלוקליות בזמן אם ניגשנו למסגרת מסוימת סביר שניגש אליה בשנית בזמן הקרוב.

מעבר לכך, כתיבה לדיסק היא פעולה איטית ולכן על מנת לשמור על נצילות גבוהה ננסה להימנע מכתיבות שלא לצורך.