ב"ה



הפקולטה להנדסה ומדעי המחשב
החוג להנדסת חשמל ואלקטרוניקה

הצעת פרויקט גמר באלקטרוניקה

מימוש בחומרה של אלגוריתם ההצפנה ASCON

Hardware Implementation of the ASCON Encryption Algorithm

מגיש: עקיבא כהן

מנחה: אורי שטרו

ג תמוז תשפ״ו

ירושלים

תוכן עניינים

רקע ומוטיבציה 3
מטרת הפרויקט 3
דיאגרמת מלבנים 4
ניתוח מתמטי של חסינות אלגוריתם וקריפטואנליזה 6
אבטחת חומרה והגנה על המפתח ברמת השבב. 6
תכנון למערכות עתירות אמינות ועמידות לתקלות. 6
מתודולוגיות להערכת יעילות של תקני הצפנה קלים (LWC). 6
רשימת ספרות ראשונית. 6

רשימת איורים

איור מספר 1 - מבנה האלגוריתם 4
איור מספר 2 - ממשק UART 4
איור מספר 3 - חיבור פיזי לרכיב חומרה חיצוני 4

רשימת טבלאות

טבלה 1 - תרשים גאנט 5

רקע ומוטיבציה

פרויקט זה עוסק במימוש חומרתי של משפחת אלגוריתמי ההצפנה Ascon, אשר נבחרה בשנת 2023 על-ידי NIST[1] כאלגוריתם המוביל בתחום ההצפנה הקלה (Lightweight Cryptography), ובהמשך אף הוגדרה בשנת 2025 כסטנדרט הרשמי של NIST בתחום זה.

הצורך באלגוריתם זה נובע מהתפשטות עולם ה – IoT (Internet of Things) , שבו התקנים בעלי משאבים מוגבלים כדוגמת צריכת הספק נמוכה, שטח חומרה מצומצם וזיכרון מוגבל, נדרשים לספק רמת אבטחה גבוהה אשר אלגוריתמים קלאסיים (כמו AES) מתקשים לספק ביעילות.

מטרת הפרויקט

המוצר הסופי של הפרויקט יהיה רכיב FPGA המממש את אלגוריתם ההצפנה ASCON על גבי מספר סוגים של כרטיסי FPGA.


רכיב זה יתפקד כיחידת אבטחה עצמאית שמסוגלת לקבל נתונים, לבצע הצפנה מאומתת (AEAD) ולהנפיק תג אימות וטקסט מוצפן בזמן אמת.

מימוש התכנון יתבצע באמצעות שפות VHDL ו Verilog, ויכלול גם סביבת בדיקה (Test bench) מקיפה המאמתת את נכונות המימוש מול וקטורי הבדיקה הרשמיים של NIST.

[1] National Institute of Standards and Technology


דיאגרמת מלבנים

מבנה אלגוריתם Ascon (דגם AEAD128) לקוח מ- Specification של החברה[2] מתואר באיור 1 :




איור מספר 1 - מבנה האלגוריתם

האלגוריתם ימומש ב- FPGA על גבי board. הממשק עם ה- board ניתן לבצוע בעזרת פרוטוקול תקשורת "UART" . בפרוטוקול זה התקשורת הינה טורית בה כל הביטים נשלחים בקו יחיד זה לאחר זה, והיא אסינכרונית כך שנדרש קצב שידור קבוע הנקרא "Baud Rate"



איור מספר 2 - ממשק UART

לחלופין, ניתן לבצע חיבור פיזי לרכיב חומרה חיצוני בעזרת פיני GPIO. קיימים מספר סוגי רכיבי חומרה חיצוניים כדוגמת בקרים, Arduino או Raspberry-pi. פרוטוקולי התקשורת שלהם מגוונים וכוללים גם תקשורת טורית וגם מקבילה גם סינכרונית וגם אסינכרונית.



איור מספר 3 - חיבור פיזי לרכיב חומרה חיצוני

[2] מצורף ברשימת ספרות מקור 1

תכנון לו"ז עבודה לכל השנה

הפרויקט יתחלק לשלבים לאורך שנת הלימודים, ויכלול את הדרישות הבאות:

1. **מחקר ולימוד** מעמיק של מבנה האלגוריתם, ודרישות התקן NIST SP 800-232 .
2. **תכנון וקידוד** של ארכיטקטורת ASCON בשפת VHDL ו- Verilog.
3. **יצירת אופטימיזציה** בתכנון המימוש ברכיב FPGA .
4. **אימות** המערכת באמצעות סימולציות והשוואות לווקטורי בדיקה רשמיים.
5. **מימוש פיזי** על כרטיסי FPGA שונים .(Xilinx/Intel/Cologne Chip)
6. **בדיקות מעבדה**, חיבור ללוח פיתוח ובדיקת ביצועים וצריכת שטח.

טבלה 1 - תרשים גאנט

משימות	אלול - תשרי	חשוון - כסליו	טבת - שבט	אדר א - אדר ב	ניסן - אייר	סיוון
לימוד Raspberry-pi, ופרוטוקול התקשורת בינו ל- Basys3						
כתיבת קוד ב VHDL						
כתיבת קוד ב Verilog						
ביצוע Synthesis, Place & Route ומימוש פיזי על Basys3						
לימוד מסמכי Altera						
ביצוע Synthesis, Place & Route ומימוש פיזי על board של Altera						
לימוד מסמכי Cologne Chip						
ביצוע Synthesis, Place & Route ומימוש פיזי על board של Cologne Chip						
יצירת פוסטר						
יצירת סרטון לתחרות						
סגירת דו"ח סופי						
הגשת הפרויקט						
בחינה מסכמת						

נושאים אקדמיים בהם הפרויקט ייגע

ניתוח מתמטי של חסינות אלגוריתם וקריפטואנליזה.

נושא זה מתמקד בהבנת העקרונות המתמטיים, המקנים לכל אלגוריתם את עמידותו בפני ניסיונות פריצה. מהבנת עקרונות אלו ניתן להעריך את רמת האבטחה של האלגוריתם מפני שיטות תקיפה מודרניות, כדוגמת קריפטואנליזה ליניארית ודיפרנציאלית, המנסות למצוא חוקיות סטטיסטית במידע המוצפן.

אבטחת חומרה והגנה על המפתח ברמת השבב.

נושא זה עוסק בהבנת האתגרים הכרוכים במניעת דליפת מידע מתוך רכיב ה-FPGA (בדגש על הגנת מפתח ההצפנה). בנושא זה כלול הכרת השימוש בטכנולוגיות מיוחדות המאפשרות לייצר זהות דיגיטלית ייחודית לשבב ובכך למנוע העתקה או הנדסה לאחור של המערכת.

תכנון למערכות עתירות אמינות ועמידות לתקלות.

בסביבות עבודה מסוימות קיימות הפרעות אלקטרומגנטיות העלולות לגרום לשגיאות אקראיות בזיכרון הרכיב (כגון היפוך ביטים). נושא זה עוסק בעקרונות של תכנון חומרה עמידה לתקלות, המאפשרת למערכת לזהות ולתקן שיבושים כאלו בזמן אמת.

מתודולוגיות להערכת יעילות של תקני הצפנה קלים (LWC).

נושא זה עוסק בקריטריונים הנדסיים ומדדי איכות, המגדירים אלגוריתם כסטנדרט תעשייתי. בבסיס זה עומדת שאלת היכולת להשוות בצורה אובייקטיבית בין ארכיטקטורות שונות באמצעות מדדים כגון "מספר שערים לוגיים לביט" ויחס הביצועים מול שטח הסיליקון. הבנת המדדים מעניינת מאד ומאפשרת הבנה עמוקה ויכולת השוואה בין אלגוריתם שונים והבנת היתרונות והחסרונות של כל אחד.

רשימת ספרות ראשונית.

1. **M. Sönmez Turan, et al.**, "Ascon-Based Lightweight Cryptography Standards," *NIST Special Publication 800-232*, 2025.
2. **C. Dobraunig, et al.**, "Ascon v1.2: Lightweight Authenticated Encryption and Hashing," *Journal of Cryptology*, vol. 34, no. 3, 2021.
3. **Ascon Team**, "Ascon Family Specification and Test Vectors," Official Website, 2023. https://ascon.isec.tugraz.at/
4. **P. P. Chu**, *FPGA Prototyping by Verilog Examples: Xilinx Spartan-3 Version*, Wiley-Interscience, 2008.
5. **D. Harris & S. Harris**, *Digital Design and Computer Architecture*, 2nd Edition, Morgan Kaufmann, 2012.
6. **K. McKay, et al.**, "Report on Lightweight Cryptography," *NIST Interagency Report 8114*, 2016