

GPU상에서의 PILSUNG 블록 암호 구현

Implementation of Pilsung Block Cipher on GPU

엄시우*, 김현준*, 권혁동*, 서화정**
*한성대학교 대학원 IT융합공학부

서론

- Pilsung 블록 암호는 북한에서 개발한 운영체제인 붉은별 3.0 OS에서 볼 수 있는 블록 암호이다. AES를 기반으로 한 블록 암호이며, 암호화 과정보다 암호화에 필요한 테이블을 연산 과정이 더 오래 걸리는 암호이다. 즉, 키 변경에 따른 비용이 매우 크다. 따라서 키 변경 빈도가 많은 환경에서 사용하기에는 비효율적인 암호이다.
- 본 논문에서는 GPU 상에서의 Pilsung 블록 암호 구현을 진행한다. GPU는 대량 병렬 연산이 뛰어난 프로세서이다. 따라서 매우 큰 데이터의 병렬 암호화를 통해 빠른 시간안에 암호화하는 것이 가능하다.

Pilsung 블록 암호

- Pilsung 블록 암호는 AES 블록 암호에 기반을 둔 SPN 구조의 알고리즘이다. 블록 길이는 128-bit 이며, 키 길이는 256-bit이다. AES 블록 암호에 기반을 둔 암호이기 때문에 라운드 함수(SubByte, ShiftRows, MixColumns, Addroundkey)가 동일하다. 하지만 SubByte와 ShiftRows 함수, 그리고 키 확장 알고리즘에서 AES 블록 암호와의 차이가 있다
- SubByte에서는 Sbox 테이블을 활용한 치환 연산을 한다. AES에서는 하나의 테이블을 활용하여 연산이 진행되는데, Pilsung에서는 Byte 단위로, 라운드마다 서로 다른 Sbox 테이블이 사용된다. 즉, 160개(16-byte*10라운드)의 테이블이 사용된다. 160개의 테이블은 생성된 라운드 키이 사용하여 Rao-Sandelius 셔플을 활용한 임의의 비트 순열이 기존의 Sbox 테이블에 연산되어 생성된다. 또한 이렇게 생성된 테이블을 통해 치환된 값은 마지막에 3과 XOR 연산이 진행된다.
- ShiftRow에서는 각 라운드마다 서로 다른 순열 연산을 진행한다. 서로 다른 순열은 Sbox 생성과 마찬가지로 라운드키를 활용하여 임의의 비트 순열을 생성하여 연산을 진행한다.

Graphics Processing Unit(GPU)

- GPU는 대량 병렬 연산이 가능하여, 이미지 및 그래픽 부분에서 널리 사용되어 왔다. 하지만 최근에는 머신 러닝, 암호화 연산 가속화 등 여러 응용 프로그램에도 널리 사용되고 있다.
- GPU의 대표적인 제조사 NVIDIA는 2006년 CUDA를 발표했다. CUDA는 GPGPU(범용 컴퓨팅 기반 그래픽 처리 장치) 기술의 사용을 가능하게 하는 병렬 컴퓨팅 플랫폼 및 API 모델이다. CUDA는 다양한 프로그래밍 언어로 사용 가능하며, 효율적인 GPU 구현을 위한 다양한 함수를 제공하고 있다.

Pinned Memory 사용

- 기본적으로 Malloc() 함수를 통해 Host에서 메모리를 할당해주면 Pageable 메모리이다. Pageable 메모리는 GPU 메모리로 바로 복사가 불가능하다. Pageable 메모리를 GPU 메모리로 복사하기 위해서는 GPU driver가 Pinned 메모리를 할당해야 한다. 이후에 Pageable 메모리에서 Pinned 메모리로 데이터가 먼저 복사된 후에 Pinned 메모리에서 GPU 메모리로 복사된다.
- 이때 Pageable 메모리에서 Pinned 메모리로 데이터를 복사하는 과정을 생략하기 위해 Host에서 메모리를 할당할 때, Pinned 메모리로 바로 할당하는 방법을 사용한다. 이는 CUDA에서 지원하는 cudaMallocHost() 나 cudaHostAlloc() 함수를 통해 Pinned 메모리 할당이 가능하다. 해당 함수를 사용함으로써 Host에서는 바로 Pinned 메모리 할당이 가능하며, Pageable 메모리에서 Pinned 메모리로 복사하는 과정을 생략할 수 있다. 해당 과정은 [그림 1]과 같다.




Fig. 1. Processes of Pageable and Pinned Data Transfer

Fig. 2. Entire encryption process including data flow

테이블 확장 최적화

- 본 논문에서는 최적화를 위해 키 확장은 Host에서 진행되고, 테이블 확장부터 Device(GPU)에서 진행한다. 테이블 확장의 경우 라운드에 따라서 병렬 연산이 가능하기 때문에 GPU의 Thread를 나누어 병렬 연산으로 Host에서 구현시 160번 반복을 통한 확장이 이루어지는 것 대신, 10개의 Thread를 사용하여 병렬 연산을 통해 16번 반복만으로 확장이 가능하다.
- 병렬 연산으로 인한 성능 향상뿐만 아니라, Host에서 Device로 복사해야 하는 데이터의 크기가 줄어들기 때문에 추가적인 성능 향상을 얻을 수 있다. 테이블 확장을 Host에서 진행하게 되면 테이블이 확장된 만큼 복사 비용이 증가하게 되지만, Device에서 확장을 진행할 경우 테이블이 Device 내부에서 정의되고 확장되기 때문에 복사 과정의 생략이 가능하다. 전체적인 동작 과정은 [그림 2]와 같다.

Performance

- Thread 수가 1024일 때, 측정 결과 기법을 적용하기 전과 두 기법을 모두 적용하였을 때의 성능 차이는 약 1.33배의 성능 차이를 보여준다.
- 마찬가지로 Thread 수가 1024일 때, 테이블 확장 최적화 구현의 성능 향상은 약 1.02배로 다소 낮은 성능 향상 폭을 보여주지만, Pinned 메모리를 사용한 구현의 성능 향상은 약 1.29배로 매우 큰 성능 향상을 보여준다. 이를 통해 GPU 구현에서 데이터의 복사가 성능에 미치는 영향이 큰 것을 알 수 있다.

Impl.	Thread					
	32	64	128	256	512	1024
None	10	14.9	24.1	40.7	75.3	145.2
O	9.6	12.7	20.3	35.9	69.3	142.1
P	8.9	12.7	19.5	32.1	58.4	112.7
PO	8.4	10.7	15.6	27.3	51.8	108.5

CONCLUSIONS

- Pinned 메모리의 사용과 테이블 확장을 Device(GPU)에서 구현함으로써 GPU상에서의 Pilsung 블록 암호 구현을 진행하였다. Pinned 메모리의 사용만으로도 큰 성능 향상을 확인할 수 있었으며, 이를 통해 GPU 구현에서 데이터의 복사가 성능에 미치는 영향을 알 수 있다. 해당 기법은 해당 블록 암호에만 국한된 기법이 아니기 때문에 다양한 블록 암호 GPU 구현에 적용 가능하다. 추후 연구로는 다양한 블록 암호 운영 모드의 GPU 최적화 구현을 제안한다.

REFERENCES

● Kryptos Logic. A Brief Look At North Korean Cryptography. <https://www.kryptoslogic.com/blog/2018/07/a-brief-look-at-north-korean-cryptography/>. July 2018.

● Daemen, Joan, and Vincent Rijmen. "AES proposal: Rijndael." (1999).

● Kryptos Logic. pilsung.c. <https://blog.kryptoslogic.com/assets/pyongyang/pilsung.c>. July 2018.

● Burrows, James H. Secure hash standard. Department of Commerce Washington DC, 1995.

● An, SangWoo, et al. "Parallel implementations of ARX-based block ciphers on graphic processing units." Mathematics 8.11 (2020): 1894.

● Owens, John D., et al. "GPU computing." Proceedings of the IEEE 96.5 (2008): 879-899.

● NVIDIA. CUDA Toolkit-Develop, Optimize and Deploy GPU-Accelerated Apps. Available online: <https://docs.nvidia.com/cuda/> (accessed on 21 August 2020)

● Negrut, Dan, et al. "Unified memory in cuda 6.0. a brief overview of related data access and transfer issues." SBEL, Madison, WI, USA, Tech. Rep. TR-2014-09 (2014).