# 2022 年度 3 回生前期学生実験 HW **team02 機能設計仕様書**

機能設計仕様書作成者: 伊藤舜一郎 グループメンバー:

伊藤舜一郎 (学籍番号:1029-32-7548) 植田健斗 (学籍番号:1029-32-6498)

提出期限:6月9日13時15分 提出日:2022年6月2日

# 1 新たに作成した部品の仕様

# 1.1 fowadingUnit

## 1.1.1 回路の仕様

入力・出力

- input [2:0] IDEX\_RegRd,EXMEM\_RegRd,IFID\_RegRs,IFID\_RegRd
- input IDEX\_RegWrite,EXMEM\_RegWrite
- output [1:0] FwdA,FwdB

フォワーディングを行うかどうか判断をするためのユニット。1 ビットの信号 IDEX\_RegWrite,EXMEM\_RegWrite を受け取り、それが1のときでさらに、IFID\_RegRs,IFID\_RegRd の値が IDEX\_RegRd,EXMEM\_RegRd と等しいときにフォワーディングを行う。2 ビットの信号 FwdA,FwdB はマルチプレクサに用いられ、FwdA,FwdB の上位 1 ビットが 1 のときは IDEX\_RegRd の値が、下位 1 ビットが 1 のときは EXMEM\_RegRd の値がフォワーディングされる。

## 1.1.2 回路の設計

回路の仕様を満たすため、assign 部において、FwdA[1] = (IDEX\_RegWrite)&(IDEX\_RegRd==IFID\_RegRs); とすることで、IDEX\_RegWrite が 1 のときかつ IDEX\_RegRd と IFID\_RegRs の値が等しいとき FwdA の上位 1 ビットが 1 となるようにしている。これと同様の実装を FwdA の下位 1 ビット、FwdB でも行う。fowardingUnit の assign 部は以下のようになる。

## ソースコード 1: fowardingUnit の assign 文

```
    assign FwdA[1] = (IDEX_RegWrite)&(IDEX_RegRd==IFID_RegRs);
    assign FwdA[0] = (EXMEM_RegWrite)&(EXMEM_RegRd==IFID_RegRs);
    assign FwdB[1] = (IDEX_RegWrite)&(IDEX_RegRd==IFID_RegRd);
    assign FwdB[0] = (EXMEM_RegWrite)&(EXMEM_RegRd==IFID_RegRd);
```

#### 1.2 clockCounter

このモジュールは processor フォルダ内にある。

## 1.2.1 回路の仕様

入力・出力

- input [15:0] instruction,
- input systemRunning,clock,reset,
- output reg [7:0] SEG\_X,SEG\_Y,
- output reg [3:0] selectX, selectY

このモジュールはソートコンテストにおいてサイクル数を数えて 7 セグメント LED に出力するためのものである。1 ビットの systemRunning を受け取ってそれが 1 のときにカウントを開始して、16 ビットの命令を受け取ってそれが halt 命令でないならカウントを 1 足し続け、halt 命令ならカウントを 4 足してカウントをやめる。7 セグメント LED への出力は拡張ボード上で行わず、MU500-RXSET 上で行う。そのためにセレクタ信号 selectX,selectY と 7 セグメント LED を点灯させるための 8 ビットの信号 SEG\_X,SEG\_Y を出力するようにした。

## 1.2.2 回路の設計

下の図1のXの部分に出力のselectX,SEG\_Xが、Yの部分に出力のselectY,SEG\_Yが対応するように設計、ピンアサインメントを行う。また、点灯のさせ方は externalOutput と同様に行う。




図 1: 点灯させる 7 セグメント LED

また、externalOutput と同様に、outFunc 関数は 4 ビットの数値を受け取って、その値に応じて 16 進数の値として 7SEGLED が点灯するように 8 ビットの数値を返す。

ソースコード 2: outFunc

```
function\ [7:0]\ outFunc;
           input [3:0] a;
3
           begin
                  case (a)
4
                  4'b0000:outFunc_=_8'b1111_1100;
                  4'b0001:outFunc_=_8'b0110_0000;
6
                  4'b0010:outFunc_=_8'b1101_1010;
                  4'b0011:outFunc_=_8'b1111_0010;
8
                  4'b0100:outFunc_=_8'b0110_0110;
q
                  4'b0101:outFunc_=_8'b1011_0110;
10
                  4'b0110:outFunc_=_8'b1011_1110;
11
                  4'b0111:outFunc_=_8'b1110_0000;
12
                  4'b1000:outFunc_=_8'b1111_1110;
13
                  4'b1001:outFunc_=_8'b1111_0110;
14
                  4'b1010:outFunc_=_8'b1110_1110;
                  4'b1011:outFunc_=_8'b0011_1110;
16
                  4'b1100:outFunc_=_8'b0001_1010;
17
                  4'b1101:outFunc_=_8'b0111_1010;
18
```

また、always 部は以下のようになっている。

## ソースコード 3: always 部

```
1 reg [31:0] counter;
2
  reg start;
3
   reg stop;
   reg [2:0] pattern1,pattern2;
4
   always @(posedge clock) begin
           if(reset) begin
7
                   counter \leq 0:
8
                   start <= 1'b0;
9
   uuuuuuuuuustopu<=u1'b0;
10
           end else begin
11
                   if(systemRunning==1'b1%"start)_begin
12
   \verb| uuuuuuuuuuuuustart|_1 <= \verb| u1'b1;
13
14
                           counter \le counter + 1;
                   end else if((({instruction[15:14],instruction[7:4]}==6'b11_1111)&~stop)_begin
15
16
   uuuuuuuuuuuustopu<=u1'b1;
17
                           counter \le counter + 4;
                   end else if(start&~stop) begin
18
                           counter \le counter + 1;
19
                   end
20
21
           end
22
23
           if (reset) begin
                   selectX \le 4'b0000;
24
   \verb|uuuuuuuuuuuuuuupattern1| <= \verb|u3|' b000;
25
                   SEG_X \le outFunc(counter[19:16]);
26
           end else if( pattern1 == 3'b000) begin
27
   \verb|uuuuuuuuuselectX| <= \verb|u4'b1110|;
28
29
                   pattern1 \le pattern1 + 1;
30
           end else if( pattern1 == 3'b001) ⊔begin
31 uuuuuuuuuselectX_{\sqcup}<={\sqcup}4'b1111;
32
                   SEG_X \le outFunc(counter[31:28]);
33
                   pattern1 \le pattern1 + 1;
           end else if( pattern1 == 3'b010) begin
34
   \verb| uuuuuuuuuselectX_u <= \verb| u4'b1101;
35
                   pattern1 \le pattern1 + 1;
36
           end else if( pattern1 == 3'b011) ⊔begin
37
   \verb| uuuuuuuuuselectX_u <= $u$4'b1111;
38
                   SEG_X \le outFunc(counter[27:24]);
39
                   pattern1 \le pattern1 + 1;
40
           end else if( pattern1 == 3'b100) begin
41
   \verb|uuuuuuuuuuselectX| < = \verb|u4'| b1011;
42
                   pattern1 \le pattern1 + 1;
43
44
           end else if( pattern1 == 3'b101) ⊔begin
   \verb| uuuuuuuuuuselectX_u <= u4, b1111;
                   SEG_X \le outFunc(counter[23:20]);
46
                   pattern1 \le pattern1 + 1;
47
           end else if( pattern1 == 3'b110) ⊔begin
   uuuuuuuuuselectXu<=u4'b0111;
49
                   pattern1 \le pattern1 + 1;
50
           end else if( pattern1 == 3'b111) ⊔begin
51
   uuuuuuuuuselectXu<=u4'b1111;
52
                   SEG_X \le outFunc(counter[19:16]);
53
54
                   pattern1 \le pattern1 + 1;
55
           end
56
57
           if (reset) begin
                   selectY \le 4'b0000;
58
```

```
\verb|uuuuuuuuuupattern2| <= \verb|u3| b000;
                 SEG_Y \le outFunc(counter[3:0]);
          end else if( pattern2 == 3'b000) begin
61
   \verb|uuuuuuuuuselectY| <= \verb|u4'b1110|;
62
                pattern2 \le pattern2 + 1;
63
64
          end else if( pattern2 == 3'b001) begin
66
                 SEG_Y \le outFunc(counter[15:12]);
                 pattern2 \le pattern2 + 1;
67
          end else if( pattern2 == 3'b010) begin
68
^{69} \text{ uuuuuuuuuselectY} (+1.01)
70
                 pattern2 \le pattern2 + 1;
          end else if( pattern2 == 3'b011) ⊔begin
71
72 uuuuuuuuuselectYu<=u4'b1111;
                 SEG_Y \le outFunc(counter[11:8]);
73
74
                 pattern2 \le pattern2 + 1;
         end else if( pattern2 == 3'b100) begin
75
77
                 pattern2 \le pattern2 + 1;
          end else if( pattern2 == 3'b101)_begin
78
SEG_Y \le outFunc(counter[7:4]);
pattern2 \le pattern2 + 1;
80
81
          end else if( pattern2 == 3'b110)_begin
83 uuuuuuuuuselectYu<=u4'b0111;
                 pattern2 \le pattern2 + 1;
84
          end else if( pattern2 == 3'b111) ⊔begin
86 uuuuuuuuuselectY_U \le 2.4'b1111;
                 SEG_Y \le outFunc(counter[3:0]);
87
88
                 pattern2 \le pattern2 + 1;
89
          end
90
91 end
```

counter はクロック数を数えるためのカウンタである。 $7\sim21$  行目で 1 ビットの system Running を受け取ってそれが 1 のときにカウントを開始して、16 ビットの命令を受け取ってそれが halt 命令でないならカウントを 1 足し続け、halt 命令ならカウントを 4 足してカウントをやめるように実装している。クロックが立ち上がったときに、reset 信号を受け取ったらカウンタやその他のレジスタを初期状態に戻す。system Runnning が 1 になったら start を 1 にしてカウンタを 1 足しはじめ、start が 1 かつ stop が 0 のときはカウンタに 1 を足す。stop が 0 のときに halt 命令を受け取ったら stop を 1 にしてカウンタに 4 を足して、カウンタの増加をやめる。

また、 $23\sim55$  行目で X 部の LED の点灯を行っている。点灯の仕組みは以下のようになっている。 SEG\_X にカウンタの上位  $1\sim4$  ビットの値を格納 $\rightarrow1$  クロック後に X の上から 1 桁目が点灯するようにセレクタ信号を更新

 $\downarrow$ 

1 クロック後にセレクタ信号を 1111 にして何も点灯しない。 $SEG_X$  にカウンタの上位 5~8 ビットの値を格納 $\rightarrow 1$  クロック後に X の上から 2 桁目が点灯するようにセレクタ信号を更新

 $\downarrow$ 

1クロック後にセレクタ信号を 1111 にして何も点灯しない...

これをループすることであたかも同時に各 LED が点灯して見えるようにしている。また、Y 部でも同様に  $57\sim89$  行目で実装している。

# 2 性能評価

# 2.1 fowardingUnit

#### 2.1.1 回路規模

fowardingUnit の回路規模は下図の図 2 のようになった。ここから Total logic elements は 8 で、 Total pins は 18 であることが読み取れる。

< <filter>&gt;</filter>	
Flow Status	Successful - Thu Jun 02 04:46:20 2022
Quartus Prime Version	17.1.0 Build 590 10/25/2017 SJ Lite Editi
Revision Name	forwardingUnit
Top-level Entity Name	forwardingUnit
Family	Cyclone IV E
Device	EP4CE30F23I7
Timing Models	Final
Total logic elements	8 / 28,848 ( < 1 % )
Total registers	0
Total pins	18 / 329 (5%)
Total virtual pins	0
Total memory bits	0 / 608,256 ( 0 % )
Embedded Multiplier 9-bit elements	0/132(0%)
Total PLLs	0/4(0%)

図 2: fowardingUnit の Flow Summary

## 2.1.2 考察

はじめは、if 文を用いて設計を行おうとしていたが、その場合モジュールを作成するとマルチプレクサを用いたような回路が設計されてしまい、この設計より Total logic elements は多くなるだろうと予測されるので、この設計は最適化されているのではないのだろうかと考えた。また、組み合わせ回路のため CAD での予想遅延時間は与えられなかったが、if 文を用いた設計より個の設計は遅延時間もすくないだろうと予測される。

## 2.2 clockCounter

## 2.2.1 回路規模

clockCounter の回路規模は下図の図 3 のようになった。ここから Total logic elements は 197 で、 Total pins は 43、Total registers は 55 であることが読み取れる。

## 2.2.2 周波数

TimeQuest Timing Analyzer にて Constrains でクロックを設定し、Flow Max Summary を確認する。設定するクロックの名前は clock として 100MHz とした。作成した clock Counter の Flow Max Summary は以下の図 4 のようになった。ここからこの回路が動作可能な最大周波数は 196.81MHz であることがわかる。




図 3: clock の Flow Summary

clockCounter.v		×	<b>\(\rightarrow\)</b>	Compilation Report - cloc				
☐ 8 Slow 1200mV 100C Model Fmax Summary								
^	< <filter>&gt;</filter>							
ılt Glob		Fmax	Restricted Fmax		Clock Name	Note		
	1	196.81 MHz	196.8	1 MHz	clock			

図 4: clock の FMax Summary

## 2.2.3 クリティカルパス

また、Slow 1200mV 100C Model での Worst-Case Timing Paths を調べる。Summary of Paths の結果を 300 個出力し、これを Data Delay が大きい順にソートしたところ、下図の図 5 のようになった。図 5 からクリティカルパスは clock の値の足し算で発生していることがわかる。




図 5: clock のクリティカルパス

## 2.2.4 考察

性能評価報告書で述べたが、作成したプロセッサの動作可能な最大周波数は 60MHz 程度であるため、clockCounter の動作可能な最大周波数はプロセッサの動作可能な最大周波数に比べ非常に大きい。また、プロセッサのクリティカルパスに clockCounter の部分は含まれていなかったため、clockCounter を改善してもプロセッサの機能の向上は見込めないのではないのだろうかと自分は考えた。

また、clockCounter は各 7 セグメント LED の表示の切り替えに clock を用いているために、clock の値が大きくなると同時に表示されているように見えるが、周期も短くなるため表示が暗くなる。 拡張ボードでクロック数を表示すれば明るさの問題は解決するが、externalOutput の仕様やピンアサインメントを変更する必要があり面倒である。拡張ボードを使用せずにこの問題を解決する方法は何かないだろうかと自分は考えたが思いつかなかった。

# 3 実験の感想

計算機科学概論の講義でアセンブリ言語について学び、計算機の構成・計算機アーキテクチャの 講義でプロセッサの仕組みについて説明を受けていたが、講義だけでは理解が進んでいなかった。 今回、ハードウェア実験を通してプロセッサの作成、アセンブリプロセッサの作成を行うことでこれらの理解が深まった。また、他の人と実装を行う際にはコミュニケーションや認識のすり合わせがいかに大切であるかを学ぶことができたので良かった。