2022 年度 3 回生前期学生実験 HW **team02 機能設計仕様書**

機能設計仕様書作成者: 伊藤舜一郎 グループメンバー:

伊藤舜一郎 (学籍番号:1029-32-7548) 植田健斗 (学籍番号:1029-32-6498)

提出期限:5月12日18時 提出日:2022年5月12日

1 全体をどのようにコンポーネントに分割したか

1.1 SIMPLE/Bの設計

SIMPLE/B の設計については以下の図 1 のように分割をして設計を進めた。図 2 は SIMPLE/B の全体の回路図である。

対応ファイル名	担当
PC.v	植田
IR.v	
resisterFile.v	
phaseCounter.v	
control.v	
incrementer.v	
mainMemory.v	
SZCVJudge16.v,SZCVControl.v	
signExtend.v	
multiplexer16.v,multiplexer4.v,multiplexer3.v	
register16.v,register4.v,register3.v	
processser.v	
alu.v	伊藤
shifter.v	
externalOutput.v	
	PC.v IR.v resisterFile.v phaseCounter.v control.v incrementer.v mainMemory.v SZCVJudge16.v,SZCVControl.v signExtend.v multiplexer16.v,multiplexer4.v,multiplexer3.v register16.v,register4.v,register3.v processser.v alu.v shifter.v

図 1: SIMPLE/B の設計の分割

1.2 機能拡張したプロセッサの設計の分割

機能拡張したプロセッサの設計については、上記の SIMPLE/B に即値命令の強化とパイプライン化を行うため、制御部を改善し、フォワーディング・パイプラインレジスタ・ハザード検知を新たに設計しなければならない。制御部、パイプラインレジスタ、ハザード検知に関しては植田が担当し、フォワーディングに関しては伊藤が担当する予定となっている(変更する可能性あり)。

2 各部品の仕様


2.1 ALU

2.1.1 回路の仕様

入力・出力

- input [15:0] inA,inB
- input [3:0] op
- output [15:0] out
- output [3:0] SZCV

4 ビットの操作コード op を受け取り、それに応じて入力された 16 ビットの数値 in A, in B の値を用いて計算し、16 ビットの計算結果と対応した SZCV を出力する。



各レジスタ:register16.v,register4.v,register3.v 各マルチプレクサ:multiplexer16.v,multiplexer4.v,multiplexer3.v 全体:processor.bdf

図 2: SIMPLE/B 全体の回路図

2.1.2 回路の設計

inA,inB について、受け取った値を符号拡張して 17 ビットの数値とする。それらの数値を signExtendedInA,signExtendedInB とする。そして、signExtendedInB を符号反転し 1 を足したものを negativeInB とする。これは SUB 命令と CMP 命令に用いる。上記の計算は assign 部で行う。また assign 部にて signExtendedInA,signExtendedInB,op,negativeInB を受け取って SZCV,out を返す関数 OUT の計算を行う。

```
ソースコード 1: alu の assign 文
```

```
1 assign signExtendedInA = {inA [15], inA};
2 assign signExtendedInB = {inB [15], inB};
3 assign negativeInB = ((\^signExtendedInB) + 17'bo\_0000\_0000\_0001);
4 assign_{SZCV,out}_=_0UT(signExtendedInA,signExtendedInB,op,negativeInB);
```

OUT 関数は signExtendedInA,signExtendedInB,op,negativeInB を受け取って SZCV,out を返す関数である。OUT の出力については、19 ビット目が SZCV の S,18 ビット目が SZCV の Z,17 ビット目が SZCV の C,16 ビット目が SZCV の V,下位 16 ビットが演算結果となっている。関数内にお

いて signExtendedInA,signExtendedInB,op,negativeInB は IN_A,IN_B,OP,NEGATIVE_IN_B としている。OUT 関数では case 文を用いることで、OP によって出力を変えている。

op が AND 命令のときについて説明する。OUT[17],OUT[15:0] = IN_A + IN_B; で演算結果と C を計算している。ここで、演算結果が符号付き 16 ビットで表せる範囲を超えているか否かは、 $(IN_A[15] \& IN_B[15] \& \tilde{O}UT[15]) \mid (\tilde{I}N_A[15] \& \tilde{I}N_B[15] & OUT[15])$ で判定することができる。なぜなら、inA と i n B の最上位ビットが同じでかつ演算結果の最上位ビットがその値と異なるとき演算結果が 16 ビットで表せる範囲を超えているからである。よって、 $(IN_A[15] \& IN_B[15] & \tilde{O}UT[15]) \mid (\tilde{I}N_A[15] & \tilde{I}N_B[15] & OUT[15]) \mid (\tilde{I}N_A[15] & \tilde{I}N_B[15] & OUT[15] \mid (\tilde{I}N_A[15] & OUT[15] \mid (\tilde{I}N_$

op が SUB 命令のときは AND において IN_B を NEGATIVE_IN_B に置き換えたときの演算結果と同じになる。また、op が CMP 命令のときも同じ出力結果となる。

その他の命令を受け取った場合、演算結果と SZCV は 0 を出力するとする。 以上の仕様を実装した OUT 関数は以下のようになる。

ソースコード 2: alu の OUT 関数

```
function [19:0] OUT;//OUT={S,Z,C,V,out}
                                              input [16:0] IN_A;
    2
                                              input [16:0] IN_B;
    3
                                              input [3:0] OP;
    4
                                              input [16:0] NEGATIVE_IN_B;
                                              begin
                                             case (OP)
                                                                             4'b0000:begin//ADD
 10 \quad \text{$=_{\square}$ IN_A$} = 10 \quad \text{$=_{\square}$ IN_A$} = 10 \quad \text{$=_{\square}$} IN_A$
11 _____OUT_[15] & OUT [15] ) | ("IN_A [15] & OUT [15]) | ("IN_A [15] & OUT [15] ) | ("I
14 uuuuuuuuuuuuuuuuuuuuuuuend
15 uuuuuuuuu4'b0001:begin//SUB
                                                                                                                                             {OUT[17],OUT[15:0]} = IN_A + NEGATIVE_IN_B;
16
                                                                                                                                             17
                                                                                                                                             OUT[18] = (OUT[15:0] == 0); //Z
18
19
                                                                                                                                            OUT[19] = OUT[15]; //S
20
                                                                                                                                            end
                                                                             4'b0010:begin//AND
21
22 ____IN_A__[15:0]_&__IN_B[15:0];
23 _____0UT[16]_=_1, b_0;
                                                                                                                                           OUT[17] = 1'b0;
24
27 JULIUUUUUUUUUUUUUUUUUUuuuend
28 uuuuuuuuuu4'b0011:begin//OR
                                                                                                                                            OUT[15:0] = IN\_A [15:0] | IN\_B[15:0];
29
                                                                                                                                            OUT[16] = 1'b0;
31 0
                                                                                                                                            OUT[18] = (OUT[15:0] == 0); //Z
32
                                                                                                                                            OUT[19] = OUT[15];//S
33
                                                                                                                                            end
                                                                            4'b0100:begin//XOR
35
```

```
OUT[17] = 1'b0;
      ____OUT[15:0]_==__0);//Z
      0UT [19] _=_0UT [15];//S
 41 uuuuuuuuuuuuuuuuend
      ____4'b0101:begin//CMP
 42
                                                              \{OUT[17],OUT[15:0]\} = IN_A + NEGATIVE_IN_B;
                                                              OUT[16] = (IN_A[15] \& NEGATIVE_IN_B[15] \& OUT[15]) | (
 44
                                                                      IN_A[15]&~NEGATIVE_IN_B[15]&OUT[15]);
                                                              OUT[18] = (OUT[15:0] == 0); //Z

OUT[19] = OUT[15]; //S
 45
 46
 47
                                                              end
 48
                                  4'b0110:begin//MOV
      ____OUT [15:0] ,=__IN_B_ [15:0] ;
 ____OUT[15:0]_==_00);//Z
      __OUT [15];//S
 54 uuuuuuuuuuuuuuuuuuend
 OUT[17] = 1'b0;
 58
       59
                                                              OUT[19] = 1'b0;
 61 uuuuuuuuuuuuuuuuend
 62
      יייייייייייי4, b1000: begin//SLL
                                                              OUT[15:0] = 16'b0000_0000_0000_0000;
 ___1 b0;
 66
                                                             OUT[19] = 1'b0;
 67
 68 uuuuuuuuuuuuuuuuuuu
 69 b1001:begin//SLR
 70
                                                             OUT[15:0] = 16, b0000_0000_0000_0000;
 71 _{1} _{2} _{3} _{4} _{5} _{7} _{1} _{1} _{1} _{2} _{3} _{4} _{5} _{1} _{1} _{2} _{3} _{4} _{5} _{1} _{2} _{3} _{4} _{5} _{5} _{5} _{7} _{1} _{1} _{2} _{3} _{4} _{5} _{5} _{7} _{1} _{2} _{3} _{4} _{5} _{5} _{7} _{7} _{1} _{2} _{3} _{4} _{5} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7} _{7}
 72
                                                              OUT[17] = 1'b0;
 73
      __1'b0;
 74
                                                             OUT[19] = 1'b0;
 OUT[15:0] = 16'b0000_0000_0000_0000;
 ___0UT[18] ___1'b0;
 81
                                                             OUT[19] = 1'b0;
 82 uuuuuuuuuuuuu4'b1011:begin//SRA
                                                              OUT[15:0] = 16'b0000_0000_0000_0000;
 85 0
                                                             OUT[17] = 1'b0;
 86
      87
                                                              OUT[19] = 1'b0;
 88
 89 uuuuuuuuuuuuuuuuuuend
 90
       עריייייייייייייייייי4'b1100:begin//IN
                                                              OUT[15:0] = 16'b0000_0000_0000_0000;
       92
                                                             OUT[17] = 1'b0;
 93
 OUT[19] = 1'b0;
 95
 96
       97
      ערטיייייייייייייייייי4'b1101:begin//OUT
                                                             OUT[15:0] = 16, OUT[15:0] 
 98
 OUT[17] = 1'b0;
100
101 .....OUT [18] ..=..1'b0;
                                                              OUT[19] = 1'b0;
102
103 uuuuuuuuuuuuuuuuuuuuend
104 uuuuuuuuuu4'b1110:begin//(reserved)
                                                              OUT[15:0] = 16'b0000_0000_0000_0000;
105
```

```
106 ....OUT [16] .=..1 bo;
                     OUT[17] = 1'b0;
110 uuuuuuuuuuuuuuuuuend
111 uuuuuuuuuu4'b1111:begin//halt()
                     OUT[15:0] = 16, 0000_0000_0000_0000;
112
OUT[17] = 1'b0;
114
115 =1.1' b0;
                     OUT[19] = 1'b0;
116
117 UUUUUUUUUUUUUUUUUUUuuuuend
118 \quad \verb"uuuuuuuuuuuuuuuuuendcase"
119 LILILILIUL end
120 endfunction
```

2.2 shifter

2.2.1 回路の仕様

入力・出力

- input [15:0] BR
- input [3:0] d
- input [3:0] op
- output [15:0] out
- output [3:0] SZCV

4 ビットの操作コード op を受け取り、それに応じて 16 ビットの数値 BR を d ビットシフトさせ、 16 ビットの計算結果と対応した SZCV を出力する。

2.2.2 回路の設計

dを16ビットに符号拡張したものをsignExtendedDとする。16からdを減算した値をd_SLL_Sとする。これはSLL命令を受け取ったときのCを計算する際に用いる。BRを2つ連結させ32ビットとしたものをdoubleBRとし、これをdだけ左シフトさせたものをshiftedBR_SLRとする。これは循環左シフトの計算に用いる。BRを32ビット符号拡張したものをextendedBRとし、これをdだけ右シフトさせたものをshiftedBR_SRAとする。これらの計算はassign部で行う。また、assign部でBR,signExtendedD,op,d_SLL_S,shiftedBR_SLR,shiftedBR_SRAを受け取って、SZCV,outを返す関数OUTの計算を行う。

```
ソースコード 3: shifter の assign 文
```

```
assign signExtendedD = \{\{12\{1'b0\}\}, d\};
assign_d\_SLL\_S_=_16'b0000\_0000\_0001\_0000 - d;
assign doubleBR = \{BR,BR\};
assign shiftedBR\_SLR = doubleBR << d;
assign extendedBR = \{\{16\{BR[15]\}\}, BR\};
assign shiftedBR\_SRA = extendedBR >> d;
assign \{SZCV,out\} = OUT(BR,signExtendedD,op,d\_SLL\_S,shiftedBR\_SLR,shiftedBR\_SRA);
```

OUT 関数は BR,signExtendedD,op,d_SLL_S,shiftedBR_SLR,shiftedBR_SRA を受け取って SZCV,out を返す関数である。OUT の出力については、20 ビット目が SZCV の S,19 ビット目が SZCV の Z,18 ビット目が SZCV の C,17 ビット目が SZCV の V,0~16 ビットが演算結果となっている。関数内において BR,signExtendedD,op,d_SLL_S,shiftedBR_SLR,shiftedBR_SRA は BR_PARM,D.OP,D_SLL_S,BR_SLR,BR_SRA としている。OUT 関数では case 文を用いることで、OP によって出力を変えている。

SLL、SLR、SRL、SRA 命令を受け取ったときの説明をする。S はシフトした結果の最上位ビットなので OUT[19] = OUT[15]; で計算できる。また、Z は演算結果が 0 と等しいかの真理値と同じになるので、OUT[18] = (OUT[15:0] == 0); で計算できる。また、V は常に 0 となる。また、C はシフト桁数が 0 の時または SLR では 0 が、それ以外では最後にシフトアウトされたビットの値が設定される。

SLL 命令のとき、シフトした結果は BR_PARM $_{
m ii}$ D で計算できる。C は D が $_{
m 0}$ でないとき BR_PARM の $_{
m 16}$ -D ビット目の値となるので、OUT[17] = BR_PARAM[D_SLL_S] で計算できる。 SLR 命令のとき、シフトした結果は BR_SLR の上位 $_{
m 16}$ ビットの値と等しいため、OUT[15:0] = BR_SLR[31:16]; で計算できる。C は仕様書より常に $_{
m 0}$ となる。

SRL 命令のとき、シフトした結果は BR_PARAM ¿¿ D で計算できる。C は D が 0 でないとき BR_PARAM の D-1 ビット目の値となるので、OUT[17] = BR_PARAM[D-1]; で計算できる。

SRA 命令のとき、シフトした結果は BR_SRA の下位 16 ビットの値と等しいため、OUT[15:0] = BR_SRA[15:0]; で計算できる。C は SRL と同じ値となるため、OUT[17] = BR_PARAM[D-1]; で計算できる。

その他の命令を受け取ったとき、演算結果と SZCV は 0 を出力する。 以上の仕様を実装した OUT 関数は以下のようになる。

ソースコード 4: shifter の OUT 関数

```
function [19:0] OUT;//OUT={S,Z,C,V,out}
                                                      input [15:0] BR_PARAM;
                                                      input [15:0] D;
    3
                                                      input [3:0] OP
    4
                                                      input [15:0] D_SLL_S;
    5
                                                      input [31:0] BR_SLR;
    6
                                                      input [31:0] BR_SRA;
                                                      begin
    9
                                                      case (OP)
10
                                                                                            4'b0000:begin//ADD
12 \quad \verb""" = 16' \\ b0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0000 \\ -0
                                                                                                                                                                        OUT[16] = 1'b0;
13
OUT[18] = 1'b0;
17
                                                                                                                                                                        end
18
                                                                                            4'b0001:begin//SUB
OUT[16] = 1'b0;
20
21 = 1'b0;
                                                                                                                                                                        OUT[18] = 1'b0;
22
4'b0010:begin//AND
25
 \begin{picture}(260,0) \put(0.5,0){$26$} \put(0
                                                                                                                                                                        OUT[16] = 1'b0;
27
28 ......OUT[17]..=.1'b0;
                                                                                                                                                                        OUT[18] = 1'b0;
29
31
                                                                                            4'b0011:begin//OR
```

```
OUT[16] = 1'b0;
 ___1'b0;
35
               OUT[18] = 1'b0;
36
  = 1'b0; 
37
38
               end
39
         4'b0100:begin//XOR
  = 16'b0000\_0000\_0000\_0000; \\
40
 41
42
               OUT[18] = 1'b0;
43
 44
               end
45
        4'b0101:begin//CMP
46
 ____OUT [15:0] _=_16' b0000_0000_0000_0000;
47
               OUT[16] = 1'b0;
48
 49
               OUT[18] = 1'b0;
50
 ___OUT[19]_=_1'b0;
51
52
         4'b0110:begin//MOV
53
  = 16'b0000-0000-0000-0000; \\
54
               OUT[16] = 1'b0;
55
  = 1' \cdot b0; 
56
               OUT[18] = 1'b0;
57
 58
59
60
        4'b0111:begin//(reserved)
\overline{\mathrm{OUT}[16]} = 1'b0;
62
63
 ___1, pl
                OUT[18] = 1'b0;
64
 65
66
               end
67
        4'b1000:begin//SLL
 68
 ____OUT [16] _=_1, b0;//V
69
                   if(D==0) begin
70
71
                      OUT[17] = 1'b0;
72 uuuuuuuuuuuuuuuuuuuuuuuuuuuuenduelseubegin
OUT [19] _=_OUT [15] ;//S
77 uuuuuuuuuuuuuu4'b1001:begin//SLR
                OUT[15:0] = BR\_SLR[31:16];
79
               OUT[16] = 1'b0; //V
80
 81
                OUT[18] = (OUT[15:0] == 0); //Z
82
               OUT[19] = OUT[15]; //S
83
84
               end
85
         4'b1010:begin//SRL
 ___OUT [15:0] _=_BR_PARAM_>>_D;
 87
                   if(D==0) begin
88
                      OUT[17] = 1'b0;
89
90 uuuuuuuuuuuuuuuuuuuuuuuuuuuenduelseubegin
92 uuuuuuuuuuuuuuuuuuuuend
 ____OUT [15:0] _==_0);//Z
OUT[15:0] = BR\_SRA[15:0];
               OUT[16] = 1'b0; //V
98
99
 uuuuuuuuuuif(D==0)ubegin
100
 ____OUT [17] _=_1 'b0;
                   end else begin
101
                       OUT[17] = BR\_PARAM[D-1]; //C
102
```

```
103
                     end
                 OUT[18] = (OUT[15:0] == 0); //Z
104
                 OUT[19] = OUT[15]; //S
105
                 end
106
         4'b1100:begin//IN
107
 -16'b0000\_0000\_0000\_0000;
108
                 OUT[16] = 1'b0;
109
  \verb"lu=u1'b0;
110
                 OUT[18] = 1'b0;
111
112 _____OUT [19] _=_1' b0;
113
                 end
         4'b1101:begin//OUT
114
OUT[18] = 1'b0;
118
120
         4'b1110:begin//(reserved)
121
123
                 OUT[16] = 1'b0;
124 ......OUT [17] ..=.1'b0;
                 OUT[18] = 1'b0;
125
126 ____OUT [19] _=_1' b0;
127
         4'b1111:begin//halt()
128
131 ____OUT [17] ___1'b0;
                 OUT[18] = 1'b0;
132
133 ____0UT[19] _=_1' b0;
134
                 end
135
         endcase
     end
136
  endfunction
137
```

2.3 externalOutput(外部出力)

2.3.1 回路の仕様

入力・出力

- input [15:0] AR
- input outputEnable,clock,reset,changeEnable
- output reg [7:0] SEG_A,SEG_B,SEG_C,SEG_D,SEG_E,SEG_F,SEG_G,SEG_H
- output select

1 ビットの outputEnable,clock,reset,changeEnable と 16 ビットの AR を受け取り、それに応じて FPGA ボード上の 7SEGLED を点灯させる。16 ビットの数値を格納する 16 個のレジスタ A~P を用意し、reset が 0 かつ changeEnable が 1 かつ outputEnable が 1 のときに、クロックが立ち上がったときに P が O の値を、O が N の値を、...、B が A の値を、A が AR の値を格納して各レジスタの値を更新する。

また、クロックごとに表示する 7SEGLED を変えることで見かけ上同時に各 LED が点灯して いるようにする。また、各レジスタの値は 16 進数 4 ビットの数値に変換して FPGA ボード上の 7SEGLED を図 3 のように点灯させる。




図 3: 各レジスタのボード上の割り当て

2.3.2 回路の設計

各レジスタははじめ0を格納するようにする。

outFunc,outFinalFunc 関数は 4 ビットの数値を受け取って、その値に応じて 16 進数の値として 7SEGLED が点灯するように 8 ビットの数値を返す。outFunc の点灯のさせ方は図 4 のようにする。outFinalFunc は outFunc の点灯に加えて dp の部分も点灯させる。この outFinalFunc は各レジスタの下位 4 ビットの値に適応させることで、表示したときに数値の境界がわかりやすくなるようにするために実装した。

A[70]	View	A[70]	View	A[70]	View	A[70]	View
1111 1100		0110 0110	 -	1111 1110		0001 1010	
0110 0000	l l	1011 0110	5	1111 0110		0111 1010	
1101 1010	=	1011 1110	5	1110 1110		1001 1110	<u> </u>
1111 0010	<u>-</u>	1110 0000	-	0011 1110	<u> </u> _	1000 1110	<u> </u> -

図 4: 点灯のさせ方

ソースコード 5: externalOutput の outFunc・outFinalFunc

```
function [7:0] outFunc;
1
   input [3:0] a;
2
3
        begin
4
            case (a)
            4'b00000:outFunc<sub>□</sub>=<sub>□</sub>8'b1111<sub>-</sub>1100;
5
            4'b0001:outFunc_=_8'b0110_0000;
6
            4'b0010:outFunc_=_8'b1101_1010;
7
            4'b0011:outFunc_=_8'b1111_0010;
            4'b0100:outFunc_=_8'b0110_0110;
            4'b0101:outFunc_=_8'b1011_0110;
10
            4'b0110:outFunc_=8'b1011_1110;
11
```

```
4'b0111:outFunc_=_8'b1110_0000;
12
           4'b1000:outFunc_=_8'b1111_1110;
13
           4'b1001:outFunc_=_8'b1111_0110;
14
           4'b1010:outFunc_=_8'b1110_1110;
15
           4'b1011:outFunc_=_8'b0011_1110;
16
           4'b1100:outFunc<sub>□</sub>=<sub>□</sub>8'b0001_1010;
17
           4'b1101:outFunc_=_8'b0111_1010;
18
           4'b1110:outFunc_=_8'b1001_1110;
19
           4'b1111:outFunc_=_8'b1000_1110;
20
           default:outFunc = \bar{8}'b0000_0000;
21
   {\scriptstyle \sqcup \sqcup \sqcup \sqcup \sqcup \sqcup \sqcup \sqcup \sqcup \sqcup} end case
22
   \sqcup \sqcup \sqcup \sqcup \sqcup end
24
   endfunction_{\cup\cup\cup\cup\cup\cup}
25
   function<sub>□</sub>[7:0]<sub>□</sub>outFinalFunc;
26
27
   input_{\square}[3:0]_{\square}b;
  ⊔⊔⊔⊔begin
   uuuuuuuucaseu(b)
29
31 ____4'b0001:outFinalFunc = 8'b0110_0001;
   ____4'b0010:outFinalFunc = 8'b1101_1011;
32
33 ____4'b0011:outFinalFunc = 8'b1111_0011;
34 ____4'b0100:outFinalFunc = 8'b0110_0111;
  _____4'b0101:outFinalFunc = 8'b1011_0111;
35
  3 \text{ bound} 4 \text{ bout Final Func} = 8 \text{ bound} 11111;
36
   ____4'b0111:outFinalFunc = 8'b1110_0001;
37
  _{\Box \Box \Box \Box \Box \Box \Box \Box}4'b1000:outFinalFunc = 8'b1111_1111;
   ____4'b1001:outFinalFunc = 8'b1111_0111;
39
40 LILLIULU4'b1010:outFinalFunc = 8'b1110_1111;
41 ____4'b1011:outFinalFunc = 8'b0011_1111;
   _____4'b1100:outFinalFunc = 8'b0001_1011;
42
43 ____4'b1101:outFinalFunc = 8'b0111_1011;
   при 4'b1110:outFinalFunc = 8'b1001_1111;
44
   4'b1111:outFinalFunc = 8'b1000_1111;
45
46
   47
           endcase
       end
48
   endfunction
```

always 部について、以下のように実装することで、reset 時にレジスタの値を 0 にすることと、reset が 0 かつ changeEnable が 1 かつ outputEnable が 1 のときに、クロックが立ち上がったとき に P が O の値を、O が N の値を、...、B が A の値を、A が AR の値を格納して各レジスタの値を更新することを実現している。

ソースコード 6: externalOutput のレジスタ更新部分

```
if(reset) begin
           regP \le 16'b0000_0000_0000_0000;
2
   ____regO_<=_16'b0000_0000_0000_0000;
3
           regN \le 16, b0000_0000_0000_0000;
4
   ____regM_<=_16'b0000_0000_0000_0000;
           reg \tilde{L} <= 16'b0000_0000_0000_0000;
6
   \verb| uuuuuuregK_{U} < = 16'b0000_{-}0000_{-}0000_{-}0000;
7
           \text{regJ} \stackrel{\sim}{<} = 16, $60000_0000_0000_0000;
8
   ____regI_<=_16'b0000_0000_0000_0000;
9
           regH \le 16, b0000_0000_0000_0000;
10
   ____regG_<=_16'b0000_0000_0000_0000;
11
           regF \le 16, b0000_0000_0000_0000;
12
   ____regE__<=_16'b0000_0000_0000_0000;
13
14
           regD \le 16, b0000_0000_0000_0000;
   ____regC_<=_16'b0000_0000_0000_0000;
           regB \le 16, b0000_0000_0000_0000;
16
   ____regA_<=_16'b0000_0000_0000_0000;
17
18
       end else begin
19
           if(changeEnable) begin
               if(outputEnable) begin
20
                   regP \ll regO;
21
                   regO \le regN;
22
```

```
23
                       regN \le regM;
                       regM \le regL;
25
                       regL \le regK;
                       regK \le regJ;
26
                       regJ \le regI;
27
28
                       regI \le regH;
                       regH \le regG
                       regG \le regF:
30
                       regF \le regE;
31
                       regE \le regD;
32
33
                       regD \le regC
                       regC \le regB;
                      regB \le regA;
35
                      regA \le AR;
36
                  \quad \text{end} \quad
37
             \quad \text{end} \quad
38
39
         end
   end
40
```

また、always 部について次のような実装を行うことで、LED の点灯を行う。

各 LED を点灯させる出力 SEG_A~H とセレクタ信号である出力 select を用意する。

SEG_A~H にレジスタ A, レジスタ E に応じた値を格納 \rightarrow 1 クロック後に A,E の部分が点灯するようにセレクタ信号を更新 \rightarrow 2 クロック後にセレクタ信号を 0 にする

 \downarrow

1 クロック後に SEG_A〜H にレジスタ B, レジスタ F に応じた値を格納→ 1 クロック後に B,F の部分が点灯するようにセレクタ信号を更新→ 2 クロック後にセレクタ信号を 0 にする

 \downarrow

1クロック後に SEG_A〜H にレジスタ C, レジスタ G に応じた値を格納...

のようなループを行えるような場合分けをようにするためのカウンタ pattern を実装する。この pattern は 4 ビットであり、入力されたクロック信号が立ち上がるごとに値が増加していく。pattern による場合分けと、値に応じた動作の設定を行う。このように、SEG_A~H の更新と select による点灯のタイミングをずらすことで正常にボード上に各レジスタの値を表示できるようにした。以上の実装を行った always 部の一部は以下のようになっている。

ソースコード 7: externalOutput の LED 更新部分

```
1 if(pattern == 5'b00000) \sqcup begin
 2 ULLUSEG_AL<=LoutFunc(regA[15:12]);
   \sqcup \sqcup \sqcup \sqcup SEG_B_{\sqcup} <= \sqcup outFunc(regA[11:8]);
 4 ⊔⊔⊔⊔SEG_C⊔<=⊔outFunc(regA[7:4]);
    ___SEG_D_<=_outFinalFunc(regA[3:0]);
 5
 6 \sqcup \sqcup \sqcup \sqcup \sqcup SEG\_E_{\sqcup} <= \sqcup outFunc(regE[15:12]);
    \sqcup \sqcup \sqcup \sqcup SEG_F_{\sqcup} <= \sqcup outFunc(regE[11:8]);
 7
    \sqcup \sqcup \sqcup \sqcup \mathsf{SEG\_G}_{\sqcup} <= \sqcup \mathsf{outFunc}(\mathsf{regE}[7:4])
   \sqcup \sqcup \sqcup \sqcup SEG_H_{\sqcup} <= \sqcup outFinalFunc(regE[3:0]);
10 end_else_if(pattern_==_5'b000001) begin
11 select <= 8'b1000_0000;
12 end<sub>□</sub>else<sub>□</sub>if(pattern<sub>□</sub>==<sub>□</sub>5'b00011) begin
          select <= 8'b0000_0000;
13
   end_{\square}else_{\square}if(pattern_{\square}==_{\square}5,b00100) begin
14
          SEG_A \le outFunc(regB[15:12]);
15
16
          SEG_B \le outFunc(regB[11:8]);
          SEG_C \le outFunc(regB[7:4])
17
          SEG_D \le outFinalFunc(regB[3:0]);
19
          SEG_E \le outFunc(regF[15:12]);
          SEG_F \le outFunc(regF[11:8]);
20
          SEG_G \le outFunc(regF[7:4])
          SEG_H \le outFinalFunc(regF[3:0]);
22
23 end else if(pattern == 5'b00101)_begin
24 \square\square\square\squareselect\square<=\square8'b0100\_0000;
25 end else if(pattern == 5'b00111)_begin
```

```
^{26} \text{ } \text{$\sqcup\sqcup\sqcup\sqcup} \text{select} \text{$\sqcup$<=$\sqcup$}, b0000\_0000;
27 end else if(pattern == 5'b01000) ⊔begin
28 LULLUSEG_ALK=LoutFunc(regC[15:12]);
29 ____SEG_B_<=_outFunc(regC[11:8]);
30 ULLLUSEG_C_<=_outFunc(regC[7:4])
      \sqcup \sqcup \sqcup \sqcup SEG_D_{\sqcup} <= \sqcup outFinalFunc(regC[3:0]);
32 \sqcup \sqcup \sqcup \sqcup SEG_E_{\sqcup} <= \sqcup outFunc(regG[15:12]);
      \square SEG_F_{\square}<=\square outFunc(regG[11:8]);
33
34 ___SEG_G_<=_outFunc(regG[7:4])
       ___SEG_H_<=_outFinalFunc(regG[3:0]);
35
36
        end_{\square}else_{\square}if(pattern_{\square}==_{\square}5'b01001) begin
                select <= 8'b0010_0000;
37
       \verb"end" = "end" = 
38
                select \le 8'b0000_0000;
39
        end_else_if(pattern_==_15'b01100) begin
40
                SEG_A \le outFunc(regD[15:12]);
41
42
                SEG_B \le outFunc(regD[11:8]);
                SEG_C \le outFunc(regD[7:4]);
43
                SEG_D \le outFinalFunc(regD[3:0]);
44
                SEG_E \le outFunc(regH[15:12]);
45
                SEG_F \le outFunc(regH[11:8]);
46
                SEG_G \le outFunc(regH[7:4]);
47
                SEG_H \le outFinalFunc(regH[3:0]);
     end else if(pattern == 5'b01101)_begin
49
       50
       end else if(pattern == 5'b01111) ⊔begin
52 ___select_<=_8'b0000_0000;
      end else if(pattern == 5'b10000) ⊔begin
53
54
      \sqcup \sqcup \sqcup \sqcup \sqcup SEG\_A_{\sqcup} <= \sqcup outFunc(regI[15:12]);
55 ___SEG_B_<=_outFunc(regI[11:8]);
      \sqcup \sqcup \sqcup \sqcup SEG\_C_{\sqcup} <= \sqcup outFunc(regI[7:4])
57 ___SEG_D_<=_outFinalFunc(regI[3:0]);
      \square SEG_E_{\square} <=\square outFunc(regM[15:12]);
58
59
       \sqcup \sqcup \sqcup \sqcup \sqcup SEG_F_{\sqcup} <= \sqcup outFunc(regM[11:8]);
      \sqcup \sqcup \sqcup \sqcup \sqcup SEG\_G_{\sqcup} <= \sqcup outFunc(regM[7:4]);
       ___SEG_H_<=_outFinalFunc(regM[3:0]);
61
       \mathtt{end}_{\sqcup}\mathtt{else}_{\sqcup}\mathtt{if}(\mathtt{pattern}_{\sqcup}\mathtt{==}_{\sqcup}5\,\mathtt{'}\,\mathtt{b}10001)\ \mathrm{begin}
62
                select <= 8'b0000_1000;
63
64
        end_else_if(pattern_==_5'b10011) begin
                select <= 8'b0000_0000;
65
        end_{\square}else_{\square}if(pattern_{\square}==_{\square}5'b10100) begin
66
                SEG_A \le outFunc(regJ[15:12]);
67
                SEG_B \le outFunc(regJ[11:8]);
68
                SEG_C \le outFunc(regJ[7:4]);
69
70
                SEG_D \le outFinalFunc(regJ[3:0]);
                SEG_E \le outFunc(regN[15:12]);
71
72
                SEG_F \le outFunc(regN[11:8]);
                SEG_G \le outFunc(regN[7:4])
                SEG_H \le outFinalFunc(regN[3:0]);
74
      end else if(pattern == 5'b10101) ⊔begin
       \square\square\square\squareselect\square<=\square8' b0000\_0100;
      end else if(pattern == 5'b10111) ⊔begin
      78
       end else if(pattern == 5'b11000) ⊔begin
79
80 ULLUSEG_AL<=LoutFunc(regK[15:12]);
81 ___SEG_B_<=_outFunc(regK[11:8]);
      \sqcup \sqcup \sqcup \sqcup SEG\_C_{\sqcup} <= \sqcup outFunc(regK[7:4])
83 ___SEG_D_<=_outFinalFunc(regK[3:0]);
      \sqcup \sqcup \sqcup \sqcup SEG\_E_{\sqcup} <= \sqcup outFunc(reg0[15:12]);
85 \sqcup \sqcup \sqcup \sqcup SEG_F \sqcup \leq \sqcup outFunc(reg0[11:8]);
       \square\square\square\squareSEG_G\square<=\squareoutFunc(reg0[7:4])
86
       ___SEG_H_<=_outFinalFunc(reg0[3:0]);
87
       end_{\square}else_{\square}if(pattern_{\square}==_{\square}5'b11001) begin
                select <= 8'b0000_0010;
89
        end_{\square}else_{\square}if(pattern_{\square}==_{\square}5'b11011) begin
90
                select <= 8'b0000_0000;
91
        end_else_if(pattern_==_15'b11100) begin
92
                SEG_A \leq outFunc(regL[15:12]);
93
94
                SEG_B \le outFunc(regL[11:8]);
```

```
SEG_C \le outFunc(regL[7:4]);
 95
         SEG_D \le outFinalFunc(regL[3:0]);
 96
         SEG_E <= outFunc(regP[15:12]);
SEG_F <= outFunc(regP[11:8]);
SEG_G <= outFunc(regP[7:4]);
 97
 98
 99
         SEG_H \le outFinalFunc(regP[3:0]);
100
101 end else if(pattern == 5'b11101) ⊔begin
102 LILLISelect <= 18' b0000_0001;
103 end else if(pattern == 5'b11111) ⊔begin
104 LULLUSelect <= L8' b0000_0000;
105 end
106
107 pattern \leq pattern + 1;
```

2.4 フォワーディング

2.4.1 回路の仕様

まだ実装できていないため、現時点での仕様の予定を記す。データが利用可能になったら直ちに、レジスタファイルかた読みだせるようになる前に、必要とする任意のユニットにデータをフォワーディングすることを実現する部品である。データハザードが起きる条件のときにフォワーディングが動作できるようにする。

2.4.2 回路の設計

まだ実装できていないため割愛する。