

Câu chuyện bắt đầu từ một cậu bé, và một ý tướng có thể làm thay đổi thế giới... PAY IT FSRWARI

Đó là khi bạn giúp đỡ 3 người bạn không quen biết, dù là bằng thời gian, hay công sức, hay kinh nghiệm, hay kiến thức, hay tiến bạc, ...

Mà không chờ đợi một sự báo ân nào.

của mình.

Chi cần mỗi người trong 3 người đó, lại đem những gì mình có, mà người khác cần, tiếp tục giúp đỡ thêm 3 người nữa.

Chính những người-giúp-đỡ, và người-được-giúp-đỡ, sẽ là những người góp phần thay đổi thế giới...

Một thế giới sẻ chia kiến thức - và yêu thương ...

PAY IT FORWARD ...

Chúng tôi không sáng tạo ra câu nói này.

Pay it forward...

Hãy tri ân người giúp mình bằng cách giúp đỡ người khác Cho đi không phải để nhận lại. CÂU LẠC BỘ NGHIÊN CỨU KHOA HỌC

KHOA ĐIỆN ĐIỆN TỬ

GIAO THỰC SPI VÀ ỨNG DỤNG

MSP430G2553 COURSE

Training document for C7 course



24/11/2012




1. SPI INTERFACE

2. REGISTERS


3. 74HC595


4. SAMPLE CODE







USCI Serial Protocols









USCI Serial Protocols











USCI BLOCK DIAGRAM: SPI MODE




Figure 16-1. USCI Block Diagram: SPI Mode

1 > 2 > 3 > 4

SPI MASTER MODE





Figure 16-2. USCI Master and External Slave





UCAxCTLO/UCBxCTLO

7	6		5	4	3	2	1	0	
UCCKPH	UCCKP	L	UCMSB	UC7BIT	UCMST	UCMODEx		UCSYNC=1	
rw-0	rw-0		rw-0	rw-0	rw-0	rw-0	rw-0		
UCCKPH	Bit 7	Clock	k phase select.						
		0	Data is chan	ged on the first U	ICLK edge and cap	ptured on the follo	owing edge.		
		1	Data is captu	ured on the first U	JCLK edge and cha	anged on the follo	owing edge.		
UCCKPL	Bit 6	Clock	k polarity select.						
		0	The inactive	state is low.					
		1	The inactive	state is high.					
UCMSB	Bit 5	MSB	first select. Con	trols the direction	of the receive and	d transmit shift reg	gister.		
		0	LSB first						
		1	MSB first						
UC7BIT	Bit 4	Bit 4 Character length. Selects 7-bit or 8-bit character length.							
		0	8-bit data						
		1	7-bit data						
UCMST	Bit 3 Master mode select								
		0	Slave mode						
		1	Master mode	è					
UCMODEx	Bits 2-1	USCI mode. The UCMODEx bits select the synchronous mode when UCSYNC = 1.							
		00	3-pin SPI						
		01	4-pin SPI wit	th UCxSTE active	e high: slave enable	ed when UCxSTE	= 1		
		10	4-pin SPI wit	th UCxSTE active	e low: slave enable	d when UCxSTE	= 0		
		11	I ² C mode						
UCSYNC	Bit 0	Synchronous mode enable							
		0	Asynchronou	us mode					
		1	Synchronous	s mode					





payitforward.edu.vn


UCAxCTL1/UCBxCTL1


7	6		5	4	3	2	1	0
UCSSELX			Unused					
rw-0	rw-0	•	rw-0 ⁽¹⁾ r0 ⁽²⁾	rw-0	rw-0	rw-0	rw-0	rw-1
UCSSELX	Bits 7-6		l clock source se in slave mode.	elect. These bits s	elect the BRCLK	source clock in ma	aster mode. UCx	CLK is always
		00	NA					
		01	ACLK					
		10	SMCLK					
		11	SMCLK					
Unused	Bits 5-1	Unus	Unused					
UCSWRST	Bit 0	Software reset enable						
		0	Disabled, US	CI reset released	for operation.			
		1	Enabled, US	Cl logic held in re	eset state.			






👱 payitforward.edu.vn






		INPUTS			FUNCTION
SER	SRCLK	SRCLR	RCLK	OE	FUNCTION
X	X	X	X	Н	Outputs Q _A -Q _H are disabled.
X	X	X	X	L	Outputs Q _A -Q _H are enabled.
X	X	L	X	X	Shift register is cleared.
L	1	Н	X	X	First stage of the shift register goes low. Other stages store the data of previous stage, respectively.
Н	1	Н	X	X	First stage of the shift register goes high. Other stages store the data of previous stage, respectively.
X	Х	X	1	X	Shift-register data is stored in the storage register.





PAY IT FORWARD



payitforward.edu.vn