计算机组成原理
实验 1 数据运算：定点加法

鲁昕宁 2414015

2026 年 3 月 29 日

https://github.com/SidneyLu/Computer-Organization-and-Design-NKU-CS/tree/master/lab1

1 实验目标

参考实验指导手册第一次的加法器实验，完成对加法器的改进：

- 将原始的两个 32 位数的加法器，改进成 4 个 32 位数的加法器。
- 修改 testbench 模块，通过波形仿真验证改进加法器的正确性。
- 修改 display 模块和约束文件，通过上试验箱验证加法器正确性。

2 实验原理

2.1 四操作数定点加法

本实验在原有两操作数加法器基础上，将输入扩展为 4 路 32 位加数和 1 位输入进位：

$$\{cout, result\} = operand1 + operand2 + operand3 + operand4 + cin$$

其中 `result` 为低 32 位结果，`cout` 为高位进位输出（保持与原实验接口一致）。

2.2 显示与交互机制

顶层模块 `adder_display.v` 通过触摸屏输入 32 位数据，通过拨码开关选择写入目标操作数，并在屏幕固定区域显示 4 个加数与结果；`sw_cin` 作为输入进位，`led_cout` 显示输出进位。

表 1: input_sel 与输入目标映射

input_sel	**写入对象**
00	adder_operand1
01	adder_operand2
10	adder_operand3
11	adder_operand4

3 实验过程

3.1 源码修改

Verilog 源码位于 `lab1/lab1.srcs`，关键修改片段如下。

1) `sources_1/new/adder.v`（四操作数加法）

```
module adder(
    input  [31:0] operand1,
```



图 1: 加法器原理图

```
    input  [31:0] operand2,
    input  [31:0] operand3,
    input  [31:0] operand4,
    input         cin,
    output [31:0] result,
    output        cout
    );
    assign {cout,result} = operand1 + operand2 +
                           operand3 + operand4 + cin;
endmodule
```

2) sources_1/new/adder_display.v（输入扩展与显示扩展）

```
input [1:0] input_sel,
...
reg  [31:0] adder_operand3;
reg  [31:0] adder_operand4;
...
else if (input_valid && input_sel==2'b10) begin
    adder_operand3 <= input_value;
end
...
else if (input_valid && input_sel==2'b11) begin
    adder_operand4 <= input_value;
end

6'd3 : begin
    display_valid <= 1'b1;
    display_name  <= "ADD_3";
```

```
    display_value <= adder_operand3;
end
6'd4 : begin
    display_valid <= 1'b1;
    display_name  <= "ADD_4";
    display_value <= adder_operand4;
end
6'd5 : begin
    display_valid <= 1'b1;
    display_name  <= "RESUL";
    display_value <= adder_result;
end
```

3) sim_1/new/testbench.v（仿真激励）

```
always #10 operand1 = $random;
always #10 operand2 = $random;
always #10 operand3 = $random;
always #10 operand4 = $random;
always #10 cin = {$random} % 2;
```

4) constrs_1/new/adder.xdc（新增管脚约束）

```
set_property PACKAGE_PIN AC22 [get_ports input_sel[1]]
set_property PACKAGE_PIN AC23 [get_ports input_sel[0]]
set_property PACKAGE_PIN AD24 [get_ports sw_cin]

set_property IOSTANDARD LVCMOS33 [get_ports input_sel[1]]
set_property IOSTANDARD LVCMOS33 [get_ports input_sel[0]]
set_property IOSTANDARD LVCMOS33 [get_ports sw_cin]
```

3.2 仿真验证

仿真中 4 路操作数每 10ns 随机变化，`result` 与 `cout` 可同步响应输入变化，功能符合设计预期。

3.3 综合与实现

3.4 上板验证

上板验证步骤如下：

1. 下载 `adder_display.bit` 到实验箱；



图 2: 加法器波形仿真



图 3: 加法器实现

2. 设置 `input_sel`，通过触摸屏依次写入 4 个操作数；
3. 通过 `sw_cin` 设置输入进位；
4. 观察 LCD 的 `RESUL` 显示值与 `led_cout` 状态是否与期望一致。

实验箱实拍照片（由本人后续补充）

图 4: 实验箱上板验证

4 实验收获

- 熟悉了从“算法模块修改 → 显示交互修改 → 管脚约束修改 → 仿真/上板验证”的完整 FPGA 实验流程。
- 掌握了组合加法器的多输入扩展方法，以及触摸屏输入、拨码开关选择和 LED 指示的协同调试方法。

5 附：源码目录

- `lab1/lab1.srcs/sources_1/new/adder.v`
- `lab1/lab1.srcs/sources_1/new/adder_display.v`
- `lab1/lab1.srcs/sim_1/new/testbench.v`
- `lab1/lab1.srcs/constrs_1/new/adder.xdc`