

大学生创新创业项目结题答辩

微环调制器波长调节驱动器设计

Design of a Micro-ring Modulator Wavelength-Tuning Driver

2026.4.16

成员：张祥云 庾宇 叶煊喆 李伟翔

指导学长：林亚龙 指导老师：毕晓君

目录

CONTENTS



研究背景与文献综述



数字模块：插值滤波器与Sigma-Delta调制器



模拟模块：4bit-DAC与OTA设计



微环建模：系统整体联调仿真



总结与展望




Part-01

研究背景与文献综述

微环调制器波长调节驱动器设计

微环调制器优势



- 尺寸小、易集成
- 功耗低、调制效率高
- 光电融合应用

指标要求与实现难点

性能指标	要求
等效精度	>12bits
微环输入功率	>15mW
波长调节范围	>5nm
波长调节精度	<1.2pm

- 谐振波长高度敏感
- 高精度模拟 DAC 实现困难
- 大范围调节和高精度控制

架构选择

数字部分

前端通过“插值滤波器 + Sigma-Delta 调制器”产生高速低位宽高精度码流，功耗低、调制效率高


模拟部分

后端采用 4-bit DAC 完成低开销模拟重构，并驱动微环加热调谐

微环建模

利用微环热惯性的天然低通特性，滤除高频整形噪声，实现高精度波长调节

微环调制器波长调节系统结构图




Part-02

数字模块设计

微环调制器波长调节驱动器设计




系统架构图




级联架构设计：采用2×4×16三级级联架构，实现共计128倍升采样，逐级提高信号频率基带，使信号镜像远离基带。

滤波器仿真结果

参数	半带滤波器仿真结果	1/4带滤波器仿真结果
输入采样率	25kHz	50kHz
工作采样率	50kHz	200kHz
滤波器阶数	101	41
通带截止频率	11.012kHz	11.000kHz
阻带起始频率	13.988kHz	38.000kHz
阻带最小抑制	93.57dB	97.42dB
通带纹波	0.000229dB	0.000231dB



/// 系统架构图






乘法器硬件替代：通过 CSD 编码将定点系数拆解为 2^n 的组合，利用物理层面的移位器与加法器彻底取代高能耗的硬核乘法器，降低芯片面积与功耗。

/// 输出波形仿真结果

功率频谱密度分析

带内噪声抑制在 -120dB 以下

抑制深度达到-105.34dB




系统架构图

设计性能指标要求




性能指标	设计要求
输入时钟信号 f_s	3.2MHz
输入信号带宽 f_b	10kHz
过采样率OSR	128
信噪比SNR	>105dB

3阶4比特CIFB结构Sigma-Delta调制器结构图



为解决高精度 DAC 在模拟域直接实现时面积大、功耗高且易受失配影响的问题，本项目引入过采样 Sigma-Delta 调制器作为数字核心，采用 3 阶 4bit CIFB 结构，并结合 CSD 编码 实现硬件优化。该结构可将高精度输入信号转化为高速低位宽码流，并将量化噪声有效推移至高频。

与插值滤波器级联仿真结果




Part-03

模拟模块设计


微环调制器波长调节驱动器设计

系统架构图



本模块采用 4bit 温度计码电流舵型 DAC 架构。前端将 4bit 二进制码译码为 15 位温度计码，使相邻码字切换时仅有一个单位支路翻转，从而显著降低动态毛刺并提升线性度。系统主要由译码与时序缓冲电路、单位电流阵列、差分开关阵列三部分组成。


单模块仿真结果



性能指标汇总


性能指标	符号	仿真结果	单位
满量程输出范围	V_{FS}	0~300	mV
最小有效步长	V_{LSB}	20.0202	mV
微分非线性误差	DNL	0.0002	LSB
积分非线性误差	INL	0.0008	LSB
建立时间	$T_{setting}$	0.2	ns

系统架构图



在与前级 128 倍插值滤波器和 3 阶 4 位 Sigma-Delta 调制器级联后，4bit DAC 接收高速 PDM 码流，并在模拟域成功重构出 10 kHz 正弦波信号。系统在基带内实现了接近 15bit 的等效重构精度，为后续微环精细波长调节提供了高精度驱动基础。


数模混合仿真结果



与前级数字模块级联仿真结果


SNR = 90.09 dB

ENOB = 14.67 bits




/// 电路原理图

由于DAC最大输出只有 300mV，为满足10mW量级的输入功率，采用OTA和功率NMOS闭环反馈结构，从而获得更大加热电流。




/// 幅频响应仿真结果



性能指标汇总

性能指标	符号	仿真结果	单位
开环增益	A_{vOL}	44.56	dB
相位裕度	PM	41.45	($^{\circ}$)
增益带宽积	GBW	56.08	MHz
输入共模范围	ICMR	0~1.48	V



Part-04

微环建模与系统联调

微环调制器波长调节驱动器设计

建模原理

加热器电流 $I_{heater} = \frac{V_{heater}}{R_{heater}}$

一阶低通滤波热响应 $\Delta T(s) = \frac{R_{th}}{1 + s\tau_{th}} \cdot P_{heat}(s)$


热光效应引起波长偏移 $\Delta\lambda = \lambda_{res0} \frac{dn/dT}{n_g} \cdot \Delta T$

环中传播一周相位差 $\phi = 2\pi n_g L \left(\frac{1}{\lambda_{laser}} - \frac{1}{\lambda_{res}} \right)$

透射率公式 $T = \frac{a^2 + t^2 - 2at \cos \phi}{1 + a^2 t^2 - 2at \cos \phi}$


输出光强 $P_{out} = P_{in} \cdot T$

波长与光强仿真结果




微环模块采用 Verilog-A 建立微环行为级模型，将电-热-光三个物理域统一到同一仿真框架中。模型将加热电流变化转化为波长和温度的变化，根据透射率公式，从而引起输出光强的变化。由图可见，当波长达到激光波长处光强达到谷底，符合洛伦兹曲线的形状。

级联测试结构图



系统级联链路由插值滤波器、Sigma-Delta 调制器、4bit DAC、OTA 功率驱动级以及微环行为模型构成。前端数字模块负责生成高保真 4bit 码流，中间模拟模块完成电压重构与电流放大，最终驱动微环加热器实现热调谐。范围和精度测试均采用阶梯输入信号：范围测试采取32步大步长粗调，调节范围达5.3nm；精度测试采用1024步小步长细调，调节精度达1.0pm。

波长调节指标仿真结果




Part-05

总结与展望

微环调制器波长调节驱动器设计

项目总结




分模块设计

本项目完成了插值滤波器、3阶4比特 Sigma-Delta 调制器、4bit 电流舵 DAC、OTA 功率驱动级以及微环 Verilog-A 行为模型的设计

全链路仿真

本项目搭建了跨越数字、模拟与光热物理域的全链路联合仿真平台，结果验证了“高阶数字调制 + 低位模拟输出 + 微环热惯性滤波”协同架构的可行性。

核心成果



数字前端

SNR = **97.83 dB**


ENOB = **15.98 bits**

波长调节

波长调节范围 **1550~1555.3 nm**

波长调节精度 **1.0 pm**

不足改进



缺乏闭环反馈

当前为开环驱动，难以在环境温漂下实现长期自动锁定，引入闭环波长锁定环路，提升环境扰动下的稳定性

非线性调节

波长变化与驱动电压存在平方关系，导致全量程调节步长不均匀，加入平方根压缩与 DEM 技术，进一步改善热调线性度

大学生创新创业项目结题答辩

微环调制器波长调节驱动器设计

Design of a Micro-ring Modulator Wavelength-Tuning Driver

2026.4.16

感谢聆听

成员：张祥云 庾宇 叶煊喆 李伟翔

指导学长：林亚龙 指导老师：毕晓君