

尊敬的各位老师、专家：

你们好！

今天我要进行答辩的题目是：“微环调制器波长调节驱动器设计”。

我们将从研究背景、模块设计、总结与展望等板块进行此次答辩。

随着摩尔定律的逐渐失效，在后摩尔时代，光电融合成为提高性能的重要方向，相较于 MZM 等传统调制器，微环调制器因其具备功耗低、尺寸小、调制效率高等优势成为热点。

但由于其对温度、工艺偏差非常敏感，无补偿难以工作，所以必须设计高精度波长锁定电路，其核心在于设计高精度 DAC。

针对 5nm 调节范围、1.2pm 调节精度的指标要求，经过文献调研以及实验室设计经验，我们完成了微环的建模，并对 DAC 分辨率等参进行计算。

由于高精度模拟 DAC 设计难度较大，调研后我们找到了 PWM 和 DSM 两种数字技术对 DAC 设计进行优化。考虑到微环本身具有热惯性，等效于 1-10kHz 的低通滤波器，结合 DSM 技术将噪声整形到高频的特性，我们最终选择设计 DSM-DAC，并完成相应的架构设计，这是该项目的系统结构图。

其中数字前端通过“插值滤波器 + Sigma-Delta 调制器”产生高速低位宽高精度码流，功耗低、调制效率高，模拟后端采用 4-bit DAC 完成低开销模拟输出，并驱动微环加热调谐，最后驱动微环，完成整体设计。

第二部分，是数字模块设计。

第一个模块是插值滤波器设计，由于仅单个数字滤波器实现插值与噪声抑制会消耗大量资源，我们采用 2x4x16 的级联架构，逐级提高信号频率，使信号镜像远离基带。在前两级滤波器中，我们均实现了大于 90dB 的阻带抑制与小于 0.00025dB 的通带纹波，级联后的幅频曲线也显示出很好的带外抑制效果。

接下来我们利用 Simulink 工具对整个系统的滤波功能进行分析，该模块证明了该模块实现了插值滤波的功能，在增加采样率的同时使曲线变得平滑，其后我们利用 CSD 编码，采用移位器和加法器代替乘法器来编写 Verilog 代码，实现 RTL 级行为级仿真，仿真结果与 matlab 高度一致。最后我们利用 kaiser 窗计算带内信噪比与频谱图绘制，该滤波器在实现 128 倍过采样的同时，带内信噪比为 103dB，为后级电路留下裕度。

第二个模块是 Sigma-Delta 调制器，为了实现高分辨率，我们采用 3 阶 4bit C1FB 结构的调制器，并结合 CSD 编码实现硬件优化。该结构可将高精度输入信号转化为高速低位宽码流，并将量化噪声有效推移至高频。之后我们将其与插值滤波器级联，在 FPGA 开发板上进行功能验证，输入 16 位量化的 10kHz 正弦信号，其输出波形符合预期。最后，我们通过 ILA 将数据导出，利用 MATLAB 进行数据分析，带内信噪比为 97.83dB，有效比特数 15.96bits。

第三部分，是模拟模块设计。

第一个模块是 4bit-DAC 的设计，采用 4bit 温度计码电流舵型 DAC 架构，主要由译码与时序缓冲电路、单位电流阵列、差分开关阵列三部分组成。前端将 4bit 二进制码译码为 15 位温度计码，使相邻码字切换时仅有一个单位支路翻转，来降低动态毛刺并提升线性度。在 Virtuoso 中，我们将其与前级数字模块进行级联仿真，带内信噪比为 90.09dB，有效比特数

为 14.67bits,满足设计指标中 12bits 的设计要求。

第二个模块是 OTA 设计,由于 DAC 最大输出只有 300mV,为满足 10mW 量级的输入功率,本项目采用 OTA 和功率 NMOS 闭环反馈结构,从而获得更大加热电流,幅频响应如图所示,相关的性能指标均可以满足项目要求。

第三部分是微环的建模与系统联调。

基于物理定律,团队用 Verilog-A 建立微环模型,将电-热-光三个物理域统一到同一仿真框架。模型将加热电流变化转化为波长和温度的变化,根据透射率公式,从而引起输出光强的变化。由图可见,当波长达到激光波长处光强达到谷底,符合洛伦兹曲线的形状。

其后,我们将设计的 DSM-DAC、OTA 与微环进行级联,具体的级联方式如上图,来验证调制器真实的调节效果。如右上图所示,在大步长粗调中,调制器的调节范围为 5.3nm;右下图中,在小步长细调中,调节精度为 1.0pm,两个设计指标均满足项目的最初设计需求。

最后,我们对整个项目进行总结和展望。该项目完成了从数字到模拟再到混合的模块设计与全链路仿真,验证架构的可行性与性能。

在数字前端,在 16 位量化的情况下,完成了 97.83dB 的信噪比, 15.98bits 的有效比特数设计;系统级级联时,实现了 5.3nm 的调节范围与 1.0pm 的调节精度。

尽管还存在缺乏闭环反馈和非线性调节等问题,仍可通过平方根压缩电路来进行进一步优化。但总的来说,本团队完成了项目要求的所有指标,较为完整的实现了申报书中的所有要求。

我的答辩到此结束,感谢您的聆听!