ECUE n° 1 : Electronique Générale

Chapitre 8

Les Transistors à Effet de Champ: TRANSISTORS à JONCTION (JFET)

Nombre d'heures/chapitre : 8h

Cours intégré

Système d'évaluation : Continu

**OBJECTIFS DE L'ENSEIGNEMENT :** 

- Connaître les composants élémentaires de l'électronique et leurs applications dans les

fonctions de base

- Décomposer un système en blocs fonctionnels,

- Prendre en compte les limitations et des caractéristiques d'un composant réel,

- Savoir exploiter un document constructeur.

**CONTENU THEORIQUE:** 

Dans ce chapitre en étudie la structure et le fonctionnement de transistor à effet de champ ainsi

que la détermination de réseaux de caractéristiques et l'interprétation de son régime de

fonctionnement.

En deuxième étape en s'intéresse au différents mode de polarisation du transistor à effet de

champ que ce soit la polarisation automatique ou bien par pont diviseur.

En suite en arrive au schéma équivalent de se transistor pour les petits signaux tout en expliquant

l'avantage et l'inconvénient de chaque montage; montage source commune et montage drain

commun.

En fin en arrive à l'application spécifique des FET tout en citons des exemples détaillés que se

soit d'un interrupteur analogique, d'une résistance commandée par la tension, d'une résistance

non linéaire ou bien d'une source de courant.

Suite à ces chapitres en termine par une comparaison avec les transistors bipolaires tout en

intégrant ses études dans des applications.

### Chapitre 8

# Les Transistors à Effet de Champ :

# **Transistors à Jonction (JFET)**

#### 1. Structure:

Contrairement aux transistors bipolaires dont le fonctionnement repose sur deux types de porteurs les trous et les électrons, les transistors unipolaires fonctionnent avec un seul type de charges, les trous ou les électrons. Le transistor à effet de champ à jonction est un premier exemple de transistor unipolaire.

Sur un substrat (P+) très fortement dopé, on diffuse une zone dopée N : **le canal** . Au centre du dispositif, on diffuse une **grille** nommée aussi porte ou gate, dopée P+ reliée au substrat et de part et d'autre de cette grille, deux îlots très fortement dopées N+ : la **source** (zone d'entrée des électrons dans le dispositif) et le **drain** (zone de sortie des charges). Il existe aussi des JFET (acronyme pour Junction Field Effect Transistor) ayant un canal P qui sont complémentaires des transistors canal N.






Figure VIII-1

Pour ces transistors canal P, toutes les tensions et les courants sont à inverser. (Figure VIII-1)

Le symbole utilisé pour les représenter est donné ci-dessous. Le trait qui correspond au canal est continu. La grille et le canal forment une jonction PN; la flèche correspondante est orientée dans le sens passant de cette jonction (Figure VIII-2 et Figure VIII-3). Sur les schémas, elle est parfois décalée du côté de la source.





#### 2. Fonctionnement

## 2.1. Etude expérimentale

On procède au relevé des caractéristiques en utilisant le montage ci-après. En fonctionnement normal la jonction grille canal est polarisée en inverse : le courant d'entrée  $I_G$  est très faible et les courants drain et source sont identiques.

Dans le réseau des caractéristiques de sortie  $I_D$ =  $f(V_{DS})$ , on observe quatre zones différentes. Une zone linéaire dite résistive, un coude, une zone de saturation ( $I_D$ \*constant) et une zone d'avalanche. Figure VIII-4.




Figure VIII-4

### 2.2. Interprétation du fonctionnement

#### a. Zone résistive

Dans une jonction polarisée en inverse existe une zone isolante (sans porteurs libres) dont l'épaisseur e est fonction de la tension inverse (e≈k√VGS). Cette zone isolante qui correspond aux jonctions grille canal et substrat-canal diminue la largeur effective du canal. Figure VIII-5




Figure VIII-5

Pour les tensions  $V_{DS}$  faibles, le canal se comporte comme une résistance ohmique dont la valeur est fonction de sa section et donc de la tension inverse entre la grille et la source. Le JFET est alors équivalent à une résistance commandée par une tension. Pour une valeur VP suffisamment négative de  $V_{GS}$ , la conduction s'annule. On dit que le canal est « pincé » et que VP est la tension de pincement.

### b. Zone du coude:

La largeur de la zone isolante est également influencée par la tension entre le drain et la source. Du côté de la source sa largeur est :  $e1=k\sqrt{V_{GS}}$ . Du côté du drain, elle est :  $e2=k\sqrt{V_{GD}}$ . Quand  $V_{DS}$  augmente, la valeur du courant drain résulte de deux phénomènes compétitifs : une croissance liée au caractère ohmique du canal et une diminution liée au pincement progressif de ce canal. Figure VIII-6




Figure VIII-6

#### c. Zone de saturation

Dans cette zone tout accroissement de  $V_{DS}$  qui augmenterait le courant  $I_D$  augmente aussi le pincement. Quand le canal se pince, la densité du courant augmente jusqu'à ce que les porteurs atteignent leur vitesse limite : le courant drain reste constant et le transistor est dit saturé. La valeur maximum de  $I_D$  pour  $V_{GS}$ = 0, qui correspond au pincement du canal est notée  $I_{DSS}$ 

### d. . Zone d'avalanche

Elle résulte d'un claquage inverse de la jonction drain-grille. Ce claquage est destructeur du dispositif si rien ne limite le courant drain.

### e. Influence de la température

La largeur de la zone de déplétion diminue avec la température ce qui induit une croissance du courant drain. Mais la mobilité des porteurs diminue avec la température. C'est le second effet qui est prépondérant pour les courants drain élevés et il n'y a pas de risque d'emballement thermique avec les transistors à effet de champ.

### 3. Réseaux de caractéristiques

#### 3.1. Réseau d'entrée

Les transistors JFET doivent uniquement être utilisés avec des tensions VGS négatives et inférieures à la tension de claquage inverse. La caractéristique d'entrée est celle d'une diode polarisée en inverse. On a donc toujours :  $\mathbf{I_G=0}$ . Figure VIII-7





Figure VIII-7

#### 3.3. Réseau de sortie

C'est le réseau des courbes  $I_D$ =  $f(V_{DS})$  avec  $V_{GS}$ = Constante. Ce réseau est caractérisé par trois régions utiles : la région ohmique, la zone de coude, la zone de saturation.

Dans cette zone, on note une légère croissance de  $I_D$  avec  $V_{DS}$  car la longueur effective du canal






Figure VIII-8

#### 3.3. Réseau de transfert ou de transconductance

Ce réseau correspond aux courbes ID= f(VGS) pour VDS= Constante. Les caractéristiques sont des droites pour la partie ohmique. Dans la zone de saturation pour les valeurs supérieures de VDS, la caractéristique est parabolique et on peut écrire en première approximation que :

$$I_D = I_{DSS} \left( 1 - \frac{V_{GS}}{V_P} \right)^2$$

Les JFET sont caractérisés par une grande dispersion des valeurs des paramètres. Pour un même type, le courant drain maximum IDSS et la tension VGS de pincement VP peuvent varier d'un facteur 4 à 5. Ainsi pour un 2N 5459, on note les valeurs suivantes :

$$4 \text{ mA} < \text{IDSS} < 16 \text{ mA et} - 2 \text{ V} > \text{VP} > -8 \text{ V}$$

### 4. Polarisation des transistors à effet de champ

A cause de cette dispersion des paramètres, il est impossible de régler le point de fonctionnement en imposant le potentiel de grille car ID peut varier de manière trop importante pour un VGS donné.

## 4.1. Polarisation automatique




Figure VIII-9

La grille est reliée à la masse par une résistance  $R_G$  de forte valeur. Comme le courant grille est nul, le potentiel de grille est nul. Le courant drain produit dans la résistance de source une

chute de tension égale à  $R_S.I_D$ . La tension grille-source vaut donc :  $V_{GS} = V_{GM} - V_{SM} = -R_S.I_D$ . La grille est bien négative par rapport à la source.

L'équation de la droite d'attaque est :  $V_{GS} = -R_{S}I_{D}$  et celle de la droite de charge est :

$$V_{DS}$$
= E-( $R_S$ +  $R_D$ ). $I_D$ 

L'intersection de  $I_D$ = –  $V_{GS}/R_S$  avec la caractéristique de transfert définit la tension  $V_{GS}$  et la valeur de  $I_D$ . L'intersection de la droite de charge et de la caractéristique qui correspond à  $V_GS$  donne la valeur de  $V_{DS}$ .

Si le courant drain augmente, la chute de tension dans la résistance de source augmente ce qui diminue la conduction du canal et donc le courant drain. Il y a une contre-réaction qui stabilise le point de fonctionnement.

## 4.2. Polarisation par pont diviseur

On utilise comme pour les transistors bipolaires une polarisation par pont de base et résistance de source. Figure VIII-10

Le potentiel appliqué à la grille est :  $V_{GM}$ = R2/(R1+ R2) Le potentiel de la source est  $V_{SM}$ = R<sub>S</sub>.I<sub>D</sub>. Comme  $V_{SM}$ =  $V_{GM}$ - $V_{GS}$ , la valeur du courant drain est donc : I<sub>D</sub>=  $(V_{GM}$ - $V_{GS})$ /R<sub>S</sub>. Si l'on prend  $V_{GM}$ 

beaucoup plus grand que  $V_{GS}$ , la stabilisation sera assurée. Si l'on souhaite une stabilisation parfaite, il est possible d'utiliser un transistor bipolaire monté en source de courant constant dont la charge sera constituée par le transistor à effet de champ.




Figure VIII-10

## 5. Chéma équivalent en petits signaux

L'examen des caractéristiques d'un JFET polarisé dans la zone de saturation montre que les équations qui régissent le fonctionnement sont :

En entrée :  $i_G = 0$ 

En sortie :  $i_D$ =  $s_S.v_{GS}$ +  $1/\rho.v_{DS}$ . (Figure VIII-11)

On définit la pente ou transconductance par :  $s = \frac{\Delta I_D}{\Delta V_{GS}} = \left(\frac{i_D}{V_{GS}}\right)_{VDS = Cte}$  et la résistance interne par :

$$\rho = \frac{\Delta V_{DS}}{\Delta I_D} = \left(\frac{V_{DS}}{i_D}\right)_{VGS = Cte}.$$
 En utilisant la relation  $I_D = I_{DSS}.(1 - V_{GS}/V_P)^2$ , on obtient l'expression

suivante pour la valeur de la pente :  $s = 2I_{DSS} \cdot \left(1 - \frac{V_{GS}}{V_P}\right) \cdot \left(\frac{-1}{V_P}\right)$ . Pour les transistors petits signaux

les valeurs typiques de la pente et de la résistance interne sont : s  $\approx$ quelques mA/V  $\rho \approx 10~k\Omega$  à  $100~k\Omega$ 




Figure VIII-11

En entrée, on applique une tension  $V_{GS}$  et le courant consommé est nul. En sortie le FET se comporte comme un générateur de courant d'intensité  $S.V_{GS}$  en parallèle avec une résistance  $\rho$ . Ce schéma simplifié permet d'interpréter le fonctionnement des JFET montés en amplificateur. La caractéristique de transconductance étant parabolique les FET déforment les signaux de grande amplitude. Il faut satisfaire la condition  $i_D << I_D$  pour limiter la distorsion du signal.

On prend souvent  $i_D \approx I_D / 10$ .

Comme pour les transistors bipolaires trois montages peuvent être envisagés. Le montage grille commune ne sera pas étudié car il n'est pratiquement pas utilisé.

#### 6. Montage source commune

Avec une polarisation automatique ou par pont de grille, il faut introduire une résistance de source dont la présence diminue le gain de l'étage. Il est possible de placer en parallèle sur la résistance R<sub>S</sub> un condensateur de découplage. Pour les signaux variables la source est alors au potentiel de la masse. Figure VIII-12




Figure VIII-12

Le schéma équivalent du montage est alors le même que celui du transistor. La résistance de sortie est :  $R_{OUT} = \rho D_S / / R_D / / R_U$ ; La tension d'entrée est  $V_E = V_{GS}$ 

Le gain en tension est donc :  $V_S = -R_{OUT}.i_D = -S.R_{OUT}.V_{GS}$ 

$$A_V = -S.R_{OUT}$$

Ce montage est donc caractérisé par une très grande impédance d'entrée, une impédance de sortie moyenne et un gain en tension moyen et négatif : il existe un déphasage de 180° entre l'entrée et la sortie.

### **MONTAGE NON DECOUPLE:**

Soit rS la partie non découplée de la résistance de source ( $R_S = R'_S + r_S$ ). La tension d'entrée est alors :  $V_E = S.V_{GS} + r_S.i_D = S.V_{GS} + r_S.S.V_{GS} = V_{GS}(1 + S.r_S)$ .

Le gain en tension devient :  $A_V = -S.R_D/(1 + S.r_S) \approx -R_D/r_S$ 

L'utilisation de la notion de transconductance ou pente permet de mettre en évidence l'analogie qui existe entre les montages source commune et les montages émetteur commun.

# 10. Montage drain commun

Le signal de sortie est prélevé aux bornes de la résistance de source. L'impédance de sortie est :

$$\rho_S = R_S / / \rho_{DS} / / R_U$$

La tension de sortie est :  $V_S = S.V_{GS}$ 

En entrée, on a :  $V_{GS} = V_{GM} - V_{SM} = V_E - V_S$ 

$$V_S = S.\rho_S(V_E - V_S) \Rightarrow V_S(1 + S.\rho_S) = S.\rho_S.V_E$$

(Figure VIII-13)




Figure VIII-13

La valeur du gain en tension est donc :

$$A_V = \frac{s.\rho_s}{(1+s.\rho_s)} < 1$$

L'impédance d'entrée est : Z<sub>E</sub>= R<sub>G</sub>

Le calcul de l'impédance de sortie est un peu plus délicat. Par définition, celle-ci est égale au quotient de la tension de sortie à vide par le courant de court-circuit.

$$Z_S = \frac{V_S}{i_{CC}} = \frac{A_V \cdot v_E}{i_{CC}}$$
 et  $i_{CC} = s \cdot V_{GS} = s(v_E - v_S)$ 

Si la sortie est en court-circuit, la tension de sortie est nulle et donc icc= S.V<sub>E</sub> d'où

$$Z_{S} = \frac{\left(\frac{s.\rho_{S}}{1+s.\rho_{S}}\right).v_{E}}{s.v_{E}} = \frac{\rho_{S}}{1+s.\rho_{S}} \prec \rho_{S}$$

Ce montage est caractérisé par un gain en tension légèrement inférieur à l'unité, une très grande impédance d'entrée et une impédance de sortie faible. C'est un montage adaptateur d'impédance.

## 11. Applications spécifiques des FET

# 8.1. Interrupteur analogique

On considère un FET dont la source est à la masse. Pour une tension  $V_{GS}$  nulle, le transistor étant saturé présente une résistance  $R_{DS}$  faible ( $\approx \! 100~\Omega$ ). Si par contre  $V_{GS}$  est très négatif il est bloqué et la résistance  $R_{DS}$  est très grande. Cette propriété est très utilisée dans les interrupteurs analogiques qui permettent la commutation de signaux alternatifs.

On utilise soit la connexion « shunt » soit la connexion « série ». Dans les deux cas l'interrupteur n'est pas parfait et présente une résistance R<sub>DS</sub>. Figure VIII-14

Id Vgs = 0

Saturation Vds

Blocage

Figure VIII-14

Le modèle série peut être utilisé comme « hacheur » de signal : les signaux lentement variables avec le temps sont difficiles à amplifier. On applique sur la grille une tension de commande rectangulaire variant entre 0 et la tension de blocage du FET. On transforme ainsi le signal d'entrée continu en un signal alternatif rectangulaire dont la fréquence est celle du générateur de commande. Il est alors possible d'utiliser un amplificateur alternatif conventionnel pour amplifier le signal. On effectue ensuite un redressement pour obtenir l'image amplifiée du signal original. Figure VIII-15




Figure VIII-15

# 11.2. Résistance commandée par une tension

Dans la région ohmique, la résistance drain-source  $R_{DS}$  est fonction de la valeur de  $V_{GS}$ . Plus cette tension est négative et plus  $R_{DS}$  est grand. Pour  $V_{GS}$  nul, la valeur de  $R_{DS}$  est voisine d'une

centaine d'ohms. Si la tension aux bornes de R<sub>DS</sub> est inférieure à 100 mV, le FET peut être utilisé avec des tensions alternatives. On peut utiliser cette résistance commandée en tension pour stabiliser le taux de réaction dans un oscillateur.

#### 8.3. Résistance non linéaire

Un transistor dont la grille est reliée au drain se comporte comme une résistance non linéaire dont la caractéristique est le lieu des points tels que  $V_{DS} = V_{GS}$ .

#### 8.4. Source de courant

On trouve dans les catalogues des constructeurs des diodes à courant constant qui sont en fait des transistors à effet de champ dont la grille est reliée à la source. Cette « diode » se comporte comme un générateur de courant constant égal à  $I_{DSS}$  (gamme 0,2 à 5 mA) et de résistance interne R (gamme 20 M $\Omega$  à 200 k $\Omega$ ). La chute de tension dans la diode doit rester inférieure à la tension de claquage du transistor.

### 12. Comparaison avec les transistors bipolaires

Il existe beaucoup d'analogies entre les montages amplificateurs réalisés soit avec des FET soit avec des transistors à jonction. Les montages source commune se comportent comme les montages à émetteur commun et les montages drain commun comme les montages à collecteur commun.

# ✓ Les avantages des FET sont :

- une grande résistance d'entrée
- le faible niveau de bruit lié au fait qu'il n'y a qu'un seul type de porteurs et donc pas de recombinaisons.

### ✓ Les inconvénients des FET sont :

- une faible pente
- le manque de linéarité
- la grande dispersion des caractéristiques
- la polarité opposée des tensions V<sub>DS</sub> et V<sub>GS</sub> qui interdit les liaisons directes entre étages.

Dans les montages amplificateurs, les FET seront principalement utilisés dans l'étage d'entrée. On profite de leur grande impédance d'entrée qui permet de ne pas perturber la source. Dans ce premier étage l'amplitude des signaux est petite et de ce fait l'influence de la non linéarité du transistor est minime si la polarisation est correcte. Pour les étages suivants, on utilisera des transistors bipolaires qui autorisent une plus grande dynamique au niveau de l'amplitude des signaux.

## 10. Application


#### **Exercice 1:**

On désire alimenter une LED à courant constant (10 mA) avec une source de tension (Vcc) qui peut évoluer entre 12 et 24 V. Pour cela, on utilise un transistor JFET BF245C (I<sub>DSS</sub>= 17 mA, ce qui est suffisant pour fournir 10 mA) fonctionnant en source de courant : Figue de dessous.

- 1) Calculer la valeur de la résistance R.
- 2) Calculer la tension Vcc minimale qui permet d'avoir un courant de 10 mA (on tolère une variation de 1 mA).

On donne: Tension aux bornes de la LED: 2,0 V pour 10 mA

3) Le data sheet du transistor indique que : P = 300 mW (max). Vérifier qu'il n'y a pas de problèmes d'échauffement du transistor.



## Corrigé:

1) D'après la figure 1 :

$$I_D = 10 \text{ mA} => V_{GS} = -1.6 \text{ V} => R = -V_{GS} / I_D = 160 \Omega (1/4 \text{ W})$$

2) D'après la figure 2

$$V_{DS} > 4 V = V_{CC} > 4 + 1.6 + 2.0 = 7.6 V \text{ (environ)}$$

3) 
$$P = V_{DS}I_{D} = (Vcc - 1.6 - 2.0) \cdot 0.010$$

P = 200 mW pour Vcc = 24 V donc pas de problèmes d'échauffement.

#### Exercice 2:

Soit un transistor MOS à canal N avec une tension de seuil  $V_T = 2$  V et une polarisation  $V_S = 0$ ,  $V_D = V_G = 3$  V. Dans ces conditions, on mesure un courant de drain  $I_D = 1$  mA.

Répondre aux questions suivantes en utilisant le modèle simplifié du MOS (sans effet de substrat).

- a) Le point de fonctionnement est-il dans la zone de conduction (non saturée) ou dans la zone saturée des caractéristiques ?
- b) Que devient le courant  $I_D$  si la polarisation est portée à  $V_D = 5$  V et  $V_G = 4$  V?
- c) Quelle est la résistance du canal  $R_{on}$  autour de  $V_{DS} = 0$  V lorsque  $V_G = 4$  V?

### Corrigé:

Modèle simplifié  $\ll$  n = 1  $\ll$  V'<sub>T</sub> = V<sub>T</sub>

a) 
$$V_S = 0 \implies V_D = V_G = V_{DS} = V_{GS} = 3 \text{ V}$$

$$V_G > V_T + V_S$$
 et  $V_D > V_{D \text{ sat}} = V_G - V_T = 1$  V => transistor saturé!

$$I_D = 1 \text{ mA} \Rightarrow \beta = \frac{2.I_D}{(V_{GS} - V_T)^2} = 2 \text{ mA/V}_2$$

b) 
$$V_S = 0 \Rightarrow V_D = V_{DS} = 5 \text{ V et } V_G = V_{GS} = 4 \text{ V}$$

$$V_G > V_T + V_S$$
 et  $V_D > V_{D,sat} = V_G$  -  $V_T = 2$  V => zone saturée

$$=> I_D = \frac{\beta}{2} \cdot (V_{GS} - V_T)2 = 4 \text{ mA}$$

c) Pour des petits écarts autour de  $V_{DS}$ = 0, on peut approximer la caractéristique  $I_D$  =  $f(V_{DS})$  (mode de conduction) par une droite passant par l'origine et de pente :

$$\frac{1}{R_{ON}} = \frac{\partial I_D}{\partial V_{DS}} | V_{DS=0} = \beta (V_{GS} - V_T)$$

$$=> R_{on} \gg 250 \text{ W pour V}_{GS} = 4 \text{ V}.$$