Санкт-Петербургский политехнический университет Петра Великого Институт компьютерных наук и технологий Кафедра компьютерных систем и программных технологий

Отчет по лабораторной работе №11_3 Курс: «Проектирование реконфигурируемых гибридных вычислительных систем»

Тема: «Задержка (Latency)»

Выполнил студент гр. 3540901/81501		Селиверстов С.А
	(подпись)	
Руководитель		Антонов А.П.
	(подпись)	
	٠٠)	2019 г.

Санкт – Петербург 2019

ОГЛАВЛЕНИЕ

1.	Задание	3
2.	Исходный код	6
3.	Моделирование	9
4.	Исследование	. 10
4.1.	Решение 1а	. 10
4.1.	2.Синтез решения 1а	. 10
4.2.	Решение 2а	. 13
4.2.	2.Синтез решения 2а	. 14
4.3.	Решение За	. 16
4.3.	2.Синтез решения 3а	. 16
4.4.	Решение 4а	. 18
4.4.	2.Синтез решения 4а	. 19
9	Вывол	2.1

1. Задание

- Создать проект lab11_3
- Микросхема: xa7a12tcsg325-1q
- Познакомиться с исходным кодом функции loop_imperfect.c
- Познакомиться с исходным кодом теста loop_imperfect_test.c для проверки функции. Осуществить моделирование (с выводом результатов в консоль)
- Исследование:
- Solution_1a
 - задать: clock period 10; clock_uncertainty 0.1
 - установить реализацию ПО УМОЛЧАНИЮ
 - осуществить синтез для:
 - привести в отчете:
 - performance estimates=>summary (timing, latency)
 - utilization estimates=>summary
 - performance Profile
 - Resource profile
 - scheduler viewer (выполнить Zoom to Fit)
 - о На скриншоте показать Latency
 - о На скриншоте показать Initiation Interval
 - resource viewer (выполнить Zoom to Fit)
 - о На скриншоте показать Latency
 - На скриншоте показать Initiation Interval
 - Выполнить cosimulation и привести временную диаграмму
- Solution_2a
 - задать: clock period 10; clock_uncertainty 0.1
 - преобразовать функцию из формы Unperfect в форму Perfect
 - установить реализацию ПО УМОЛЧАНИЮ
 - осуществить синтез
 - привести в отчете:
 - performance estimates=>summary (timing, latency)
 - utilization estimates=>summary
 - performance Profile
 - Resource profile
 - scheduler viewer (выполнить Zoom to Fit)
 - На скриншоте показать Latency
 - На скриншоте показать Initiation Interval

- resource viewer (выполнить Zoom to Fit)
 - о На скриншоте показать Latency
 - о На скриншоте показать Initiation Interval
- Выполнить cosimulation и привести временную диаграмму
- Сравнить два решения (solution_1a и solution_2a) и сделать выводы; объяснить (посчитать) число циклов Latency, II...
- Solution_3a
 - задать: clock period 10; clock_uncertainty 0.1
 - использовать функцию преобразованную в форму Perfect
 - установить реализацию Flattend для внутреннего цикла
 - осуществить синтез
 - привести в отчете:
 - performance estimates=>summary (timing, latency)
 - utilization estimates=>summary
 - performance Profile
 - Resource profile
 - scheduler viewer (выполнить Zoom to Fit)
 - о На скриншоте показать Latency
 - На скриншоте показать Initiation Interval
 - resource viewer (выполнить Zoom to Fit)
 - о На скриншоте показать Latency
 - о На скриншоте показать Initiation Interval
 - Выполнить cosimulation и привести временную диаграмму (интерес представляет количество и тип портов)
- Сравнить два решения (solution_2a и solution_3a) и сделать выводы; объяснить (посчитать) число циклов Latency, II...
- Solution_4a
 - задать: clock period 10; clock_uncertainty 0.1
 - использовать функцию, преобразованную в форму Perfect
 - установить реализацию UNROLLED для внутреннего цикла
 - осуществить синтез
 - привести в отчете:
 - performance estimates=>summary (timing, latency)
 - utilization estimates=>summary

- performance Profile
- Resource profile
- scheduler viewer (выполнить Zoom to Fit)
 - о На скриншоте показать Latency
 - о На скриншоте показать Initiation Interval
- resource viewer (выполнить Zoom to Fit)
 - о На скриншоте показать Latency
 - о На скриншоте показать Initiation Interval
- Выполнить cosimulation и привести временную диаграмму (интерес представляет количество и тип портов)
- Сравнить два решения (solution_3a и solution_4a) и сделать выводы; объяснить (посчитать) число циклов Latency, II...

2. Исходный код

```
Зададим следующий код устройства:
#include "loop_imperfect.h"
void loop_imperfect(din_t A[N], dout_t B[N]) {
    int i,j;
    dint_t acc;
    LOOP_I: for (i=0; i < 20; i++){
        acc = 0;
        LOOP_J: for (j=0; j < 20; j++){
            acc += A[j] * j;
        if (i\%2 == 0)
            B[i] = acc / 20;
        else
            B[i] = 0;
    }
}
    Код устройства в форме PERFECT имеет вид
    #include "loop_imperfect.h"
    void loop_imperfect(din_t A[N], dout_t B[N]) {
         int i,j;
         dint_t acc;
        LOOP I: for (i = 0; i < 20; i + +){
             LOOP_J: for (j=0; j < 20; j++){
                if(j = 0)
               {
                  acc = 0;
                  acc += A[j] * j;
                  if (j == 19)
                    if (i\%2 == 0)
               B[i] = acc / 20;
             else
               B[i] = 0;
             }
         }
    }
```

Заголовочный файл определим как:

```
#ifndef LOOP IMPERFECT H
#define LOOP IMPERFECT H
#include "ap_cint.h"
#define N 20
typedef int5 din_t;
typedef int12 dint_t;
typedef int6 dout t;
void loop imperfect (din t A[N], dout t B[N]);
#endif
    Исходный код теста имеет вид:
    #include < stdio.h>
    #include "loop_imperfect.h"
    int main() {
        din_t A[N];
        dout_t B[N];
        int i, retval = 0;
        FILE *fp;
        for (i = 0; i < N; ++i) {
            A[i] = i;
        // Save the results to a file
        fp = fopen("result.dat", "w");
        // Call the function
        loop imperfect (A, B);
        for (i = 0; i < N; ++i) {
             fprintf(fp, "%d_\n", B[i]);
        fclose (fp);
        // Compare the results file with the golden results
        retval = system("diff_-brief_-w_result.dat_result.golden.dat");
        if (retval != 0) {
             printf("Test_failed__!!!\n");
             retval = 1;
        } else {
             printf("Test_passed_!\n");
        // Return 0 if the test passed
        return retval;
    }
```

Скрипт для запуска программы с консоли имеет вид:

```
open project -reset lab11 3 imperfect
add files loop imperfect.c
add files -tb loop imperfect test.c
add files -tb result.golden.dat
set_top_loop_imperfect
open solution solution 1a -reset
set part {xa7a12tcsg325-1q}
create clock -period 10ns
set clock uncertainty 0.1
csim design
csynth design
# cosim design -trace level all
open project -reset lab11 3 perfect
add files loop perfect.c
add files -tb loop imperfect test.c
add files -tb result.golden.dat
set top loop imperfect
set solutions [list 2a 3a 4a]
foreach sol $solutions {
  open solution solution sol -reset
  set part {xa7a12tcsg325-1q}
  create clock -period 10ns
  set clock uncertainty 0.1
  if \{\$sol = "3a"\}
    set directive loop flatten "loop imperfect/LOOP J"
  if \{\$sol = "4a"\}
    set_directive_unroll "loop_imperfect/LOOP_J"
  csim design
  csynth design
 # cosim design -trace level all
exit
  8
```

3. Моделирование

Результаты моделирования, подтверждающие корректность работы устройства, имеют вид:

4. Исследование

4.1. Решение 1а

В соответствие с планом лабораторной работы устанавливаем:

- clock period = 10;
- clock uncertainty = 0.1;
- реализация ПО УМОЛЧАНИЮ

Директивы данного решения имеют вид:

- ▼ @ loop_imperfect
 - A
 - B
 - ▼ ¾ LOOP_I ¾ LOOP_J

4.1.2.Синтез решения 1а

Результаты оценки производительности имеют вид:

Performance Estimates

□ Timing (ns)

■ Summary

			Uncertainty
ap_clk	10.00	9.332	0.10

□ Latency (clock cycles)

Summary

Late	ency	Inte		
min	max	min	max	Туре
861	861	861	861	none

По данным результатам синтеза можно сделать вывод, что оценка производительности видно устройства соответствует заданным критериям.

Оценка использования имеет вид:

Utilization Estimates


∃ Summary

Name	BRAM_18K	DSP48E	FF	LUT
DSP	-	-	-	-
Expression	-	3	0	47
FIFO	-	-	-	-
Instance	-	-	-	-
Memory	-	-	-	-
Multiplexer	-	-	-	42
Register	-	-	84	-
Total	0	3	84	89
Available	40	40	16000	8000
Utilization (%)	0	7	~0	1

Профиль производительности имеет вид:

Performance Profile Σ	Reso	urce Profile			Œ
	Pipelined	Latency	Iteration Latency	Initiation Interval	Trip count
loop_imperfect	-	861	-	862	-
▼ • LOOP_I	no	860	43	-	20
O LOOP_	no	40	2	-	20

Данные планировщика просмотра имеет вид:



Данные обзора ресурсов имеет вид:

	Resource\Control Step	C0	C1	C2	C3	C4
1	⊡I/O Ports					
2	B(p0)			write		write
3	A(p0)			re	ad	
4	⊡Memory Ports					
5	B(p0)			write		write
6	A(p0)			re	ad	
7	Expressions					
8	i_1_fu_135		+			
9	i_phi_fu_93		phi_mux			
10	exitcondl_fu_129		icmp			
11	j_1_fu_147			+		
12	acc_phi_fu_117			phi_mux		
13	j_phi_fu_105			phi_mux		
14	mul_fu_253			*		
15	exitcond_fu_141			icmp		
16	grp_fu_261				+	
17	neg_mul_fu_187					-
18	neg_ti_fu_229					-
19	p_v_fu_217					select
20	tmp_s_fu_239					select

Задержка (внутреннего цикла Loop j) = = 20*2=40 тактов.

Для внешнего цикла значение задержка составляет: LatencyI = LatencyJ + 1 (общий подготовительный такт) + 1(подготовительный такт для цикла J) + 1 (завершающий такт) = 40 + 1 + 1 + 1 = 43 такта.

С учетом того, что число итераций 20, то

Latency = 20*Latency I + 1(подготовительный такт) = 861

4.2. Решение 2а

В соответствие с планом лабораторной работы устанавливаем:

- clock period 10;
- clock_uncertainty 0.1
- преобразовать функцию из формы Unperfect в форму Perfect
- установить реализацию ПО УМОЛЧАНИЮ

Директивы данного решения имеют вид:

✓ ● loop_imperfect● A● B✓ ¾ LOOP_I

₩ LOOP_

4.2.2.Синтез решения 2а

Результаты оценки производительности имеют вид:

Performance Estimates

□ Timing (ns)

□ Summary

Clo	ock	Target	Estimated	Uncertainty
ар	clk	10.00	9.332	0.10

□ Latency (clock cycles)

□ Summary

Late	ency	Inte		
min	max	min	max	Туре
1241	2041	1241	2041	none

Оценка использования имеет вид:

Utilization Estimates


∃ Summary

Name	BRAM_1	8K	DSP48	E	FF	LUT
DSP	-			2	-	-
Expression	-		-		0	152
FIFO	-		-		-	-
Instance	-		-		-	-
Memory	-		-		-	-
Multiplexer	-		-		-	68
Register	-		-		98	-
Total		0		2	98	220
Available		40	4	0	16000	8000
Utilization (%)		0		5	~0	2

Профиль производительности имеет вид:

E Performance Profile ∑	3 E Resor				
	Pipelined	Latency	Iteration Latency	Initiation Interval	Trip c
▼ • loop_imperfect	-	1241~2041	-	1242 ~ 2042	-
▼ • LOOP_I	no	1240 ~ 2040	62 ~ 102	-	20
• LOOP_J	no	60 ~ 100	3 ~ 5	-	20

Данные планировщика просмотра имеет вид:



Данные обзора ресурсов имеет вид:

цанные обзора ресурсов имеет вид.									
Resource\Control Step	C0	C1	C2	C3	C4	C5	C6		
⊡I/O Ports									
A(p0)			re	ad					
B(p0)							write		
∃Memory Ports									
A(p0)			re	ad					
B(p0)							write		
-Expressions									
i_phi_fu_91		phi_mux							
i_1_fu_132		+							
exitcondl_fu_126		icmp							
j_phi_fu_102			phi_mux						
j_1_fu_149			+						
exitcond_fu_143			icmp						
p_acc_1_fu_169				select					
grp_fu_269				+					
tmp_4_fu_163				icmp					
tmp_s_fu_185				icmp					
mul_fu_277					*				
neg_mul_fu_206						-			
neg_ti_fu_247						-			
tmp_12_fu_257						select			
p_v_fu_235						select			
storemerge_phi_fu_114							phi_mux		
	Resource\Control Step I/O Ports A(p0) B(p0) Memory Ports A(p0) B(p0) Expressions i_phi_fu_91 i_1_fu_132 exitcondl_fu_126 j_phi_fu_102 j_1_fu_149 exitcond_fu_143 p_acc_1_fu_169 grp_fu_269 tmp_4_fu_163 tmp_s_fu_185 mul_fu_277 neg_mul_fu_206 neg_ti_fu_247 tmp_12_fu_257 p_v_fu_235	Resource\Control Step C0 I/O Ports A(p0) B(p0) Memory Ports A(p0) Expressions i_phi_fu_91 i_1_fu_132 exitcondl_fu_126 j_phi_fu_102 j_1_fu_149 exitcond_fu_143 p_acc_1_fu_169 grp_fu_269 tmp_4_fu_163 tmp_s_fu_185 mul_fu_277 neg_mul_fu_206 neg_ti_fu_247 tmp_12_fu_235	Resource\Control Step C0 C1 I/O Ports A(p0) B(p0) Memory Ports A(p0) B(p0) Expressions i_phi_fu_91 i_1_fu_132 exitcond1_fu_126 j_phi_fu_102 j_1_fu_149 exitcond_fu_143 p_acc_1_fu_169 grp_fu_269 tmp_4_fu_163 tmp_s_fu_185 mul_fu_277 neg_mul_fu_206 neg_ti_fu_247 tmp_12_fu_257 p_v_fu_235	Resource\Control Step C0 C1 C2 □I/O Ports A(p0) B(p0) □Memory Ports A(p0) □Expressions i_phi_fu_91 i_1_fu_132 exitcondl_fu_126 j_phi_fu_102 j_lfu_149 exitcond_fu_143 p_acc_l_fu_169 grp_fu_269 tmp_4_fu_163 tmp_s_fu_185 mul_fu_277 neg_mul_fu_206 neg_ti_fu_247 tmp_12_fu_235	Resource\Control Step C0 C1 C2 C3 ∃I/O Ports	Resource\Control Step C0 C1 C2 C3 C4 □I/O Ports A(p0) read B(p0) □Expressions i_phi_fu_91 phi_mux i_1_fu_132 + exitcondl_fu_126 icmp j_phi_fu_102 phi_mux j_1_fu_149 + exitcond_fu_143 icmp grp_fu_269 + tmp_4_fu_163 icmp tmp_s_fu_185 icmp mul_fu_277 neg_mul_fu_206 neg_ti_fu_247 tmp_12_fu_257 p_v_fu_235	Resource\Control Step C0 C1 C2 C3 C4 C5 ∃I/O Ports A(p0) read read Resource\Control Step Page 1 Page 2 Page 2		


После преобразования в форму PERFECT, производительность ухудшилась по сравнению с Решением 1a.

4.3. Решение 3а

В соответствие с планом лабораторной работы устанавливаем:


- clock period 10;
- clock uncertainty 0.1
- использовать функцию, преобразованную в форму Perfect
- установить реализацию Flattend для внутреннего цикла

Директивы данного решения имеют вид:



4.3.2.Синтез решения 3а


Результаты оценки производительности имеют вид:



Оценка использования имеет вид:

Utilization Estimates										
⊡ Summary										
Name	BRAM_18K	DSP48E	FF	LUT						
DSP	-	2	-	-						
Expression	-	-	0	180						
FIFO	-	-	-	-						
Instance	-	-	-	-						
Memory	-	-	-	-						
Multiplexer	-	-	-	74						
Register	-	-	116	-						
Total	0	2	116	254						
Available	40	40	16000	8000						
Utilization (%)	0	5	~0	3						





Данные обзора ресурсов имеет вид:

	Resource\Control Step	C0	C1	C2	C3	C4	C5
1	∃I/O Ports						
2	A(p0)		read				
3	B(p0)						write
4	∃Memory Ports						
5	A(p0)		read				
6	B(p0)						write
7	-Expressions						
8	indvar_flatten_next_fu_138		+				
9	indvar_flatten_phi_fu_90		phi_mux				
10	j_phi_fu_113		phi_mux				
11	i_phi_fu_101		phi_mux				
12	j_mid2_fu_150		select				
13	exitcond5_fu_144		icmp				
14	exitcond_flatten_fu_132		icmp				
15	i_s_fu_166			+			
16	i_cast3_mid2_v_fu_172			select			
17	p_acc_1_fu_192			select			
18	grp_fu_293			+			
19	tmp_s_fu_207			icmp			
20	tmp_4_fu_187			icmp			
21	mu1_fu_302				*		
22	neg_ti_fu_271					-	
23	neg_mul_fu_238					-	
24	tmp_10_fu_281					select	
25	p_v_fu_260					select	
26	j_1_fu_288						+
27	storemerge_phi_fu_124						phi_mux


По результатам синтеза можно сделать вывод, что два вложенных цикла преобразовались в один, число итераций 400, вместе с тем длительность одной итерации составляет от 3 до 5 тактов, таким образом, данное решение менее производительнее, чем Решение 1а

4.4. Решение 4а

В соответствие с планом лабораторной работы устанавливаем:


- clock period 10;
- clock_uncertainty 0.1
- использовать функцию, преобразованную в форму Perfect
- установить реализацию UNROLLED для внутреннего цикла

Директивы данного решения имеют вид:



4.4.2.Синтез решения 4а

Результаты оценки производительности имеют вид:



По оценке производительности видно, что устройство соответствует НЕ заданным критериям.


Оценка использования имеет вид:

Utilization Estimates

Summary

Name	BRAM_18K	DSP48E	FF	LUT
DSP	-	4	-	-
Expression	-	-	0	478
FIFO	-	-	-	-
Instance	-	-	-	-
Memory	-	-	-	-
Multiplexer	-	-	-	218
Register	-	-	229	-
Total	0	4	229	696
Available	40	40	16000	8000
Utilization (%)	0	10	1	8

Профиль производительности имеет вид:



Данные обзора ресурсов имеет вид:



Представленное решение имеет лучшую оценочную производительность, за счёт разворачивания внутреннего цикла, несмотря на то, что не укладывается в отведённый временной интервал.

9. Вывод

Директива UNROLL позволяет «развернуть» цикл для получения конвейера, однако, чем больше «глубина» такого конвейера, тем больше количество затраченных ресурсов. Для управления глубиной конвейера используется параметр factor, что позволяет получить «золотую середину» между пропускной способностью и требуемыми ресурсами. Для объединения циклов и оптимизации проекта при написании кода стоит учитывать, что циклы лучше писать в виде PERFECT для максимальной оптимизации результата.