# Санкт-Петербургский политехнический университет Петра Великого Институт компьютерных наук и технологий Кафедра компьютерных систем и программных технологий

# Отчет по лабораторной работе №7\_1 Курс: «Проектирование реконфигурируемых гибридных вычислительных систем»

**Teмa: Pipeline** 

Выполнил студент гр. 3540901/81501		Селиверстов С.А		
	(подпись)			
Руководитель		Антонов А.П.		
	(подпись)			
	26 27	2019 г.		

Санкт – Петербург 2019

## ОГЛАВЛЕНИЕ

3
3
<i>6</i>
7
7
7
10
11
14
14
15

## 1.Задание

## 1.1. Исходный код программы

Листинг. Исходный код основной программы и теста

```
#include "dct.h"
void dct 1d(dct data t src[DCT SIZE], dct data t dst[DCT SIZE])
   unsigned int k, n;
   int tmp;
   const dct data t dct coeff table[DCT SIZE][DCT SIZE] = {
#include "dct coeff table.txt"
DCT Outer Loop:
   for (k = 0; k < DCT SIZE; k++) {
DCT Inner Loop:
      for (n = 0, tmp = 0; n < DCT SIZE; n++) {
         int coeff = (int)dct coeff table[k][n];
         tmp += src[n] * coeff;
      dst[k] = DESCALE(tmp, CONST BITS);
   }
}
void dct_2d(dct_data_t in_block[DCT_SIZE][DCT_SIZE],
      dct data t out block[DCT_SIZE][DCT_SIZE])
   dct data t row outbuf[DCT SIZE][DCT SIZE];
   dct data t col outbuf[DCT SIZE][DCT SIZE], col inbuf[DCT SIZE][DCT SIZE];
   unsigned i, j;
   // DCT rows
Row DCT Loop:
   for(i = 0; i < DCT SIZE; i++) {</pre>
      dct 1d(in block[i], row outbuf[i]);
   // Transpose data in order to re-use 1D DCT code
Xpose Row Outer Loop:
   for (j = 0; j < DCT SIZE; j++)
Xpose Row Inner Loop:
      for (i = 0; i < DCT SIZE; i++)
         col inbuf[j][i] = row_outbuf[i][j];
   // DCT columns
Col DCT Loop:
   for (i = 0; i < DCT SIZE; i++) {
      dct 1d(col inbuf[i], col outbuf[i]);
   // Transpose data back into natural order
Xpose Col Outer Loop:
   for (j = 0; j < DCT SIZE; j++)
Xpose_Col_Inner_Loop:
      for(i = 0; i < DCT SIZE; i++)
         out_block[j][i] = col_outbuf[i][j];
void read data(short input[N], short buf[DCT SIZE][DCT SIZE])
   int r, c;
```

```
RD Loop Row:
  for (r = 0; r < DCT SIZE; r++) {
RD Loop Col:
      for (c = 0; c < DCT SIZE; c++)
        buf[r][c] = input[r * DCT SIZE + c];
}
void write data(short buf[DCT SIZE][DCT SIZE], short output[N])
  int r, c;
WR Loop Row:
  for (r = 0; r < DCT SIZE; r++) {
WR Loop Col:
      for (c = 0; c < DCT SIZE; c++)
        output[r * DCT SIZE + c] = buf[r][c];
}
void dct(short input[N], short output[N])
   short buf 2d in[DCT SIZE][DCT SIZE];
  short buf 2d out[DCT SIZE][DCT SIZE];
   // Read input data. Fill the internal buffer.
  read data(input, buf 2d in);
  dct 2d(buf 2d in, buf 2d out);
  // Write out the results.
  write data(buf 2d out, output);
// Copyright (C) 2008 AutoESL Design Techonologies, Inc.
// All rights reserved.
#include <stdio.h>
#include "dct.h"
// **************
int main() {
  short a[N], b[N], b_expected[N];
   int retval = 0, i;
  FILE *fp;
   fp=fopen("in.dat","r");
   for (i=0; i< N; i++) {
      int tmp;
      fscanf(fp, "%d", &tmp);
     a[i] = tmp;
   fclose(fp);
   fp=fopen("out.golden.dat","r");
   for (i=0; i< N; i++) {
      int tmp;
     fscanf(fp, "%d", &tmp);
     b_expected[i] = tmp;
```

```
fclose(fp);
  dct(a, b);
  for (i = 0; i < N; ++i) {
     if(b[i] != b expected[i]){
        printf("Incorrect output on sample %d. Expected %d, Received %d \n",
i, b expected[i], b[i]);
        retval = 2;
      }
#if 0 // Optionally write out computed values
  fp=fopen("out.dat", "w");
   for (i=0; i< N; i++) {
     fprintf(fp, "%d\n", b[i]);
  fclose(fp);
#endif
  if(retval != (2)){
     printf("
               *** *** *** \n");
     printf("
                Results are good \n");
     printf("
                *** *** *** \n");
   } else {
     printf("
                 *** *** *** \n");
     printf("
               BAD!! %d \n", retval);
     printf("
                *** *** *** \n");
  return retval;
#ifndef DCT H
#define __DCT_H__
#define DW 16
#define N 1024/DW
#define NUM TRANS 16
typedef short dct data t;
\#define DCT SIZE 8 /* defines the input matrix as 8x8 */
#define CONST BITS 13
#define DESCALE(x,n) (((x) + (1 << ((n)-1))) >> n)
void dct(short input[N], short output[N]);
#endif // DCT H not defined
```

## 1.2. Задание

- Launch the Vivado® HLS tool.
- Open the provided **dct\_prj** Vivado HLS tool project located at:
   C:\training\pipeline\demo\dct\_prj
- Access and review the source files (*dct.c* and *dct.h*) from the Explorer pane.
- Run C synthesis.
- Review the Synthesis report
- Double-click **dct\_2d\_csynth.rpt** to open the Synthesis report available under the *dct\_prj > solution1 > syn > report* folder in the Explorer pane.
- Similarly, open the **dct\_1d2\_csynth.rpt** file under the *dct\_prj* > *solution1* > *syn* > *report* folder in the Explorer pane.
- Create a new solution named *solution2*.
- Accept the default settings and click **Finish**.
- Select Project > Close Inactive Solution Tabs.
- Apply the **PIPELINE** directive on *DCT\_Inner\_Loop* of the *dct\_1d* function (shown below).
- Similarly, apply the **PIPELINE** directive to the following loops:
- *Xpose\_Row\_Inner\_Loop* of the *dct\_2d* function
- *Xpose\_Col\_Inner\_Loop* of the *dct\_2d* function
- *RD\_Loop\_Col* of the *read\_data* function
- WR\_Loop\_Col of the write\_data function
- Run C synthesis.
- Compare the results of the two solutions (*solution1* and *solution2*).
- Select **Project** > **Compare Reports**.
- Add the reports you wish to compare.
- Double-click **dct\_2d\_csynth.rpt** to open the Synthesis report available under the  $dct\_prj > solution2 > syn > report$  folder in the Explorer pane.
- Similarly, open the **dct\_1d2\_csynth.rpt** file under the *dct\_prj* > *solution2* > *syn* > *report* folder in the Project Explorer pane.
- Create a new solution named *solution3*.
- Accept the default settings and click **Finish**.
- Delete the **PIPELINE** directive from *DCT Inner Loop* of the *dct 1d* function.
- Apply the **PIPELINE** directive on *DCT\_Outer\_Loop* of the *dct\_1d* function.
- Run C synthesis.
- It is safe to ignore the warnings if any.
- Compare the results of the two solutions (*solution2* and *solution3*).

## 2.Решение №1

## 2.1 Моделирование

При запуске моделирования можно увидеть, что тест успешно пройден:

Рис.1.1.

## 2.2. Синтез

Приведем в отчете требуемые данные о проекте:



Рис. 1.2. Информация о производительности

Здесь можно увидеть, что достигнутая задержка равна 8.454 + 0.1, что укладывается в заданные нами требования к тактовой частоте. Также вычислено наихудшее значение Latency равное 2935.

#### **Utilization Estimates** Summary DSP48E FF LUT Name BRAM\_18K URAM DSP Expression 156 0 FIFO Instance 3 1 177 671 0 2 Memory 0 0 Multiplexer 149 Register 69 5 Total 1 246 976 0 Available 650 600 202800 101400 0 ~0 ~0 Utilization (%) ~0 ~0

Рис. 1.3. Занимаемые ресурсы

Данный проект займет на микросхеме 1 блок DSP48E, 5 BRAM\_18K, 246 FF (69 регистров и 177 экземпляров), 976 LUT.

Произведем синтез функции dct 2d и приведем его отчет на рис 1.4.




Рис. 1.4. Информация о производительности dct\_2d

Здесь можно увидеть, что достигнутая задержка равная 8.454 + 0.1 не изменилась по сравнению с первым вариантом. Также вычислено наихудшее значение Latency, которое немного лучше предыдущего равное 2644.

Произведем синтез функции dct\_1d2 и приведем его отчет на рис 1.5.




Рис. 1.5. Информация о производительности dct\_1d2

Здесь можно увидеть, что достигнутая задержка равная 8.454 + 0.1 не изменилась по сравнению с первым вариантом. Значение Latency улучшилось и составило 145.

## 3. Решение №2

## 3.1.Директива

Добавим директиву PIPELINE: % HLSPIPELINE – рисунок 2.1.




Рисунок 2.1. Добавленные директивы PIPELINE

## 3.2.Синтез

Приведем в отчете требуемые данные о результатах синтеза второго решения:




Рисунок 2.2. Отчет о синтезе второго решения. Производительность и занимаемые ресурсы.

Здесь можно увидеть, что достигнутая задержка во-втром решении составила 8.454 + 0.1. Наихудшее значение Latency составило 1723.

Данный проект займет на микросхеме 1 блок DSP48E, 5блоков BRAM\_18K, 223 FF (61 регистр и 162 экземпляров), 1263 LUT.

Сравним результаты синтеза первого и второго решения на рисунке 2.3.




Рисунок 2.3. Сравнение отчетов синтеза первого и второго решений.

Отчет о синтезе функции dct\_2d представим на рисунке 2.4.




Рисунок 2.4. Отчет о синтезе функции dct 2d

Здесь можно увидеть, что достигнутая задержка во-втром решении составила также 8.454 + 0.1. Наихудшее значение Latency составило 1590.

Отчет о синтезе функции dct\_1d2представим на рисунке 2.5.




Рисунок 2.5. Отчет о синтезе функции dct 1d2

Здесь можно увидеть, что достигнутая задержка составила также 8.454 + 0.1, а наихудшее значение Latency -89.

## 4.Решение №3

## 4.1.Директива.

Добавим директиву PIPELINE к внешнему циклу – рисунок 3.1.




Рисунок 3.1. Применение директивы PIPELINE к внешнему циклу.

## 4.2. Синтез

Отчет о синтезе функции представим на рисунке 3.2.

erforman	ce I	Stim	ate	5					
Timing	(ns	)							
Clock				solutio		n3 sol		lution2	
+		rget		10.00		10.00			
		imated		8.454			8.454		
<ul><li>Latency</li></ul>	(cl	ock	cycl	es)					
			solut		on3	solutio		n2	
Latency	tency min 859			172	1723				
max		85	859		1723				
Interval min		859			1723				
	n	nax	859			172			
tilization l	Fsti	mate	es						
		sol	utio	n3	sol	utior	2		
BRAM_18	K	5			5				
DSP48E		8			1	_			
FF		670			223				
LUT		1403			1263				
		0			0				

Рисунок 3.2. Сравнение отчетов второго и третьего решений

В решении 3 величина задержки меньше, чем во -втором , Latency = 859. Ресурсов в третьем решении используется больше чем во втором: FF = 670, LUT = 1403, DSP48E - 8.

## 5. Выводы

Директива PIPELINE используется для добавления регистров конвейеризации что ведет к снижению значения Latency в проекте. Если данная директива применяется к внешнему циклу, автоматически будут развернуты внутренние циклы и будут добавлены регистры конвейеризации. При правильном применении директивы PIPELINE можно значительно увеличить пропускную способность проекта.