

Санкт-Петербургский политехнический университет Петра Великого

Институт компьютерных наук и технологий

Кафедра компьютерных систем и программных технологий

## Отчет по лабораторной работе №8\_1

**Курс: «Проектирование реконфигурируемых гибридных**

**ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ»**

## Tema: Dataflow. Single-producer-consumer Violations

Выполнил студент гр. 3540901/81501

Селиверстов С.А.

(подпись)

## Руководитель

АНТОНОВ А.П.

(подпись)

“ ” 2019 г.

Санкт – Петербург

2019

# ОГЛАВЛЕНИЕ

<b>1. Задание .....</b>	<b>3</b>
<b>2. Скрипт .....</b>	<b>5</b>
<b>3.Решение №1.....</b>	<b>6</b>
3.1. Исходный код программы и теста.....	6
3.2.Моделирование .....	8
3.3.Синтез.....	8
<b>4. Решение №2.....</b>	<b>10</b>
4.1. Исходный код программы и теста.....	10
4.2. Директивы.....	12
4.3. Моделирование .....	12
4.4. Синтез.....	12
4.5. C/RTL моделирование .....	14
<b>5. Решение №3.....</b>	<b>15</b>
5.1. Исходный код программы и теста.....	15
5.2. Директивы.....	16
5.3. Моделирование .....	17
5.4. Синтез.....	17
<b>6. Вывод.....</b>	<b>19</b>

# 1. Задание

- Создать проект lab8\_1
- Микросхема: ха7a12tcsg325-1q
- Создать две функции (см. Текст ниже) – исходную и модифицированную - и провести их анализ.
- **Single-producer-consumer Violations**

For Vivado HLS to perform the DATAFLOW optimization, all elements passed between tasks must follow a single-producer-consumer model. Each variable must be driven from a single task and only be consumed by a single task. In the following code example, temp1 fans out and is consumed by both Loop2 and Loop3. This violates the single-producer-consumer model.

```
void foo_b(int data_in[N], int scale, int data_out1[N], int data_out2[N]) {
    int temp1[N];
    Loop1: for(int i = 0; i < N; i++) {
        temp1[i] = data_in[i] * scale;
    }
    Loop2: for(int j = 0; j < N; j++) {
        data_out1[j] = temp1[j] * 123;
    }
    Loop3: for(int k = 0; k < N; k++) {
        data_out2[k] = temp1[k] * 456;
    }
}
```

A modified version of this code uses function Split to create a single-producer-consumer design. In this case, data flows from Loop1 to Split and then to Loop2 and Loop3. The data now flows between all four tasks, and Vivado HLS can perform the DATAFLOW Optimization

```
void Split (in[N], out1[N], out2[N]) {
    // Duplicated data
    L1:for(int i=1;i<N;i++) {
        out1[i] = in[i];
        out2[i] = in[i];
    }
}

void foo_m(int data_in[N], int scale, int data_out1[N], int data_out2[N]) {
    int temp1[N], temp2[N], temp3[N];
    Loop1: for(int i = 0; i < N; i++) {
        temp1[i] = data_in[i] * scale;
    }
    Split(temp1, temp2, temp3);
    Loop2: for(int j = 0; j < N; j++) {
        data_out1[j] = temp2[j] * 123;
    }
    Loop3: for(int k = 0; k < N; k++) {
        data_out2[k] = temp3[k] * 456;
    }
}
```

- Создать тест lab8\_1\_test.c для проверки функций выше.
- Для функции **foo\_b**
  - задать: clock period 10; clock\_uncertainty 0.1
  - осуществить моделирование (с выводом результатов в консоль)
  - осуществить синтез для:
    - привести в отчете:
      - performance estimates=>summary
      - utilization estimates=>summary
      - scheduler viewer (выполнить Zoom to Fit)
        - На скриншоте показать Latency
        - На скриншоте показать Initiation Interval
      - resource viewer (выполнить Zoom to Fit)
        - На скриншоте показать Latency
        - На скриншоте показать Initiation Interval
- Для функции **foo\_m**
  - задать: clock period 10; clock\_uncertainty 0.1
  - осуществить моделирование (с выводом результатов в консоль)
  - осуществить синтез для случая **FIFO for the memory buffers**:
    - привести в отчете:
      - performance estimates=>summary
      - utilization estimates=>summary
      - scheduler viewer (выполнить Zoom to Fit)
        - На скриншоте показать Latency
        - На скриншоте показать Initiation Interval
      - resource viewer (выполнить Zoom to Fit)
        - На скриншоте показать Latency
        - На скриншоте показать Initiation Interval
      - Dataflow viewer
  - осуществить синтез для случая **ping-pong buffers**:
    - привести в отчете:
      - performance estimates=>summary
      - utilization estimates=>summary
      - scheduler viewer (выполнить Zoom to Fit)
        - На скриншоте показать Latency
        - На скриншоте показать Initiation Interval
      - resource viewer (выполнить Zoom to Fit)
        - На скриншоте показать Latency
        - На скриншоте показать Initiation Interval
      - Dataflow viewer
  - Осуществить C|RTL моделирование для случая **FIFO for the memory buffers**
    - Привести результаты из консоли
    - Открыть временную диаграмму (все сигналы)
      - Отобразить два цикла обработки на одном экране
        - На скриншоте показать Latency
        - На скриншоте показать Initiation Interval
- Выводы
  - Объяснить отличия в синтезе foo\_b и двух вариантов foo\_m между собой

## 2. Скрипт

Представим на рис. 2.1 скрипт, для автоматизации выполнения лабораторной работы.

```
open_project -reset lab8_1_b add_files lab8_1_b . c
set_top foo
add_files -tb lab8_1_test . c

open_solution solution1 -reset set_part {xa7a12tcs325-1q} create_clock -period 10ns
set_clock_uncertainty 0.1

csim_design csynth_design

open_project -reset lab8_1_m add_files lab8_1_m . c
set_top foo
add_files -tb lab8_1_test . c

open_solution solution_ping_pong -reset set_part {xa7a12tcs325-1q} create_clock -period 10ns
set_clock_uncertainty 0.1 config_dataflow -default_channel pingpong set_directive_dataflow foo

csim_design csynth_design

open_solution solution_fifo -reset set_part {xa7a12tcs325-1q} create_clock -period 10ns
set_clock_uncertainty 0.1 config_dataflow -default_channel f i f o set_directive_dataflow foo

csim_design csynth_design cosim_design -trace_level all

exit
```

Рис. 2.1. Скрипт

## 3.Решение №1.

### 3.1. Исходный код программы и теста

```
#include "lab8_1.h"
void foo_b(int data_in[N], int scale, int data_out1[N], int data_out2[N]) {
    int temp1[N];
    Loop1: for(int i = 0; i < N; i++) {
        temp1[i] = data_in[i] * scale;
    }
    Loop2: for(int j = 0; j < N; j++) {
        data_out1[j] = temp1[j] * 123;
    }
    Loop3: for(int k = 0; k < N; k++) {
        data_out2[k] = temp1[k] * 456;
    }
}
```

Рис. 3.1. Исходный код устройства

```
#define N 20
```

Рис. 3.2. Заголовочный файл

```
#include <stdio.h>
#include "lab8_1.h"

void generate_test_data ( int scale , int data_in [N] , int data_out1 [N] , int data_out2 [N] ) {
    int temp1 [N] ;
    for ( int i = 0 ; i < N; i++) {
        data_in [ i ] = i ;
        temp1 [ i ] = i * scale ;
    }
    for ( int j = 0 ; j < N; j++) {
        data_out1 [ j ] = temp1 [ j ] * 123 ;
    }
    for ( int k = 0 ; k < N; k++) {
        data_out2 [ k ] = temp1 [ k ] * 456;
    }
}

int compare_array_eq ( int actual [N] , int expected [N] ) {
    for ( int i = 0 ; i < N; ++i ) {
        if ( actual [ i ] != expected [ i ] ) {
            fprintf ( stdout , "%d: Expeced %d Actual  %d\n" , i , expected [ i ] , actual
[ i ] );
            return 0;
        }
    }
    return 1;
}
```

```

int main() {
    int pass = 1;
    int data_in [N];
    int scale;
    int data_out1[N];
    int data_out2[N];
    int expected_out1[N];
    int expected_out2[N];

    for (int i = 1; i < 4; ++i) {
        scale = i;
        generate_test_data( scale, data_in, expected_out1, expected_out2);

        foo_b(data_out1, data_out2, data_in, scale);

        if ( !compare_array_eq ( data_out1, expected_out1 ) || !compare_array_eq (
            ( data_out2 , expected_out2 )) {
            pass = 0;
        }
    }

    if (pass) {
        fprintf(stdout, "-----Pass!-----\n");
        return 0;
    } else {
        fprintf(stdout, "-----Fail!-----\n");
        return 1;
    }
}

```

Рис. 3.3. Исходный код теста

## 3.2. Моделирование

Ниже приведены результаты успешного моделирования.

```
INFO: [SIM 211-2] ***** CSIM start *****
INFO: [SIM 211-4] CSIM will launch GCC as the compiler.
  Compiling(apcc) ../../../../lab8_1_test.c in debug mode
INFO: [HLS 200-10] Running '/opt/Xilinx/Vivado/2018.2/bin/unwrapped/lnx64.o/apcc'
INFO: [HLS 200-10] For user 'direc' on host 'gadolinium.local' (Linux_x86_64 version 5.3.12
18:48 MSK 2019
INFO: [HLS 200-10] On os "Arch Linux"
INFO: [HLS 200-10] In directory '/home/direc/Downloads/labs_from_8/lab8_z1/source/lab8_1_b/
INFO: [APCC 202-3] Tmp directory is /tmp/apcc_db_direc/726751575634729007530
INFO: [APCC 202-1] APCC is done.
  Compiling(apcc) ../../../../lab8_1_b.c in debug mode
INFO: [HLS 200-10] Running '/opt/Xilinx/Vivado/2018.2/bin/unwrapped/lnx64.o/apcc'
INFO: [HLS 200-10] For user 'direc' on host 'gadolinium.local' (Linux_x86_64 version 5.3.12
18:54 MSK 2019
INFO: [HLS 200-10] On os "Arch Linux"
INFO: [HLS 200-10] In directory '/home/direc/Downloads/labs_from_8/lab8_z1/source/lab8_1_b/
INFO: [APCC 202-3] Tmp directory is /tmp/apcc_db_sobol/727321575634734167362
INFO: [APCC 202-1] APCC is done.
  Generating csim.exe
-----Pass!-----
INFO: [SIM 211-1] CSim done with 0 errors.
INFO: [SIM 211-3] ***** CSIM finish *****
```

Рис. 3.4. Результаты моделирования

## 3.3. Синтез

По оценке производительности видно, что устройство соответствует заданным критериям.

Performance Estimates

Timing (ns)

Summary

Clock	Target	Estimated	Uncertainty
ap_clk	10.00	8.470	0.10

Latency (clock cycles)

Summary

Latency		Interval		
min	max	min	max	Type
243	243	243	243	none

Рис. 3.5. Performance estimates



### Utilization Estimates

#### Summary

Name	BRAM_18K	DSP48E	FF	LUT
DSP	-	-	-	-
Expression	-	9	0	141
FIFO	-	-	-	-
Instance	-	-	-	-
Memory	0	-	64	10
Multiplexer	-	-	-	107
Register	-	-	215	-
<b>Total</b>	<b>0</b>	<b>9</b>	<b>279</b>	<b>258</b>
Available	40	40	16000	8000
<b>Utilization (%)</b>	<b>0</b>	<b>22</b>	<b>1</b>	<b>3</b>

Рис. 3.6. Utilization estimates

Performance Profile		Resource Profile			
	Pipelined	Latency	Iteration Latency	Initiation Interval	Trip count
▼ foo	-	243	-	244	-
Loop1	no	80	4	-	20
Loop2	no	80	4	-	20
Loop3	no	80	4	-	20

Рис. 3.7. Performance profile




Рис. 3.8. Scheduler viewer

	Resource\Control Step	C0	C1	C2	C3	C4	C5	C6	C7	C8	C9	C10	C11	C12
1	I/O Ports													
2	scale	read												
3	data_in(p0)		read											
4	data_out1(p0)									write				
5	data_out2(p0)													write
6	Memory Ports													
7	data_in(p0)		read											
8	templ(p0)					write	read				read			
9	data_out1(p0)									write				
10	data_out2(p0)													write
11	Expressions													
12	i_l_fu_160		+											
13	i_phi_fu_121		phi_mux											
14	exitcond2_fu_154		icmp											
15	tmp_1_fu_171				*									
16	j_l_fu_181						+							
17	j_phi_fu_132						phi_mux							
18	exitcond1_fu_175						icmp							
19	tmp_4_fu_192								*					
20	k_l_fu_204										+			
21	k_phi_fu_143										phi_mux			
22	exitcond_fu_198										icmp			
23	tmp_7_fu_215												*	

Рис. 3.9. Resource viewer

## 4. Решение №2.

### 4.1. Исходный код программы и теста

```
#include "lab8_1 .h"

void Split ( int in [N] , int out1 [N] , int out2 [N]) {
// Duplicated data
L1: for ( int i =0; i<N; i++) {
    out1 [ i ] = in [ i ] ;
    out2 [ i ] = in [ i ] ;
}
void foo ( int data_in [N] , int scale , int data_out1 [N] , int data_out2 [N]) {
    int temp1 [N] , temp2 [N] , temp3 [N] ;
    Loop1 : for ( int i = 0; i < N; i++) {
        temp1 [ i ] = data_in [ i ] * scale ;
    }
    Split (temp1 , temp2 , temp3) ;
    Loop2 : for ( int j = 0; j < N; j++) {
        data_out1 [ j ] = temp2 [ j ] * 123;
    }
    Loop3 : for ( int k = 0; k < N; k++) {
        data_out2 [ k ] = temp3 [ k ] * 456;
    }
}
}
```

Рис. 4.1. Исходный код устройства

```
#define N 20
```

Рис. 4.2. Заголовочный файл

```

#include <stdio.h>
#include "lab8_1.h"

void generate_test_data ( int scale , int data_in [N] , int data_out1 [N] , int data_out2 [N] ) {
    int temp1 [N] ;
    for ( int i = 0 ; i < N; i++ ) {
        data_in [ i ] = i ;
        temp1 [ i ] = i * scale ;
    }
    for ( int j = 0 ; j < N; j++ ) {
        data_out1 [ j ] = temp1 [ j ] * 123 ;
    }
    for ( int k = 0 ; k < N; k++ ) {
        data_out2 [ k ] = temp1 [ k ] * 456;
    }
}

int compare_array_eq ( int actual [N] , int expected [N] ) {
    for ( int i = 0 ; i < N; ++i ) {
        if ( actual [ i ] != expected [ i ] ) {
            fprintf ( stdout , "%d: Expeced %d Actual  %d\n" , i , expected [ i ] , actual
[ i ] );
            return 0;
        }
    }
    return 1;
}

int main() {
    int pass = 1;
    int data_in [N];
    int scale;
    int data_out1[N], int data_out2[N];
    int expected_out1[N], int expected_out2[N];
    for (int i = 1; i < 4; ++i) {
        scale = i;
        generate_test_data( scale, data_in, expected_out1, expected_out2);
        foo_b(data_out1, data_out2, data_in, scale);

        if ( !compare_array_eq ( data_out1, expected_out1 ) || !compare_array_eq (
( data_out2 , expected_out2 )) {
            pass = 0;
        }
    }
    if (pass) {
        fprintf(stdout, "-----Pass!-----\n");
        return 0;
    } else {
        fprintf(stdout, "-----Fail!-----\n");
        return 1;
    }
}

```

Рис. 4.3. Исходный код теста

## 4.2. Директивы

В данном решении были установлены директивы, приведённые ниже.




Рис. 4.4. Исходный код теста

## 4.3. Моделирование

Ниже приведены результаты моделирования.

```
INFO: [APCC 202-1] APCC is done.  
Generating csim.exe  
-----Pass!-----  
INFO: [SIM 211-1] CSim done with 0 errors.  
INFO: [SIM 211-3] ***** CSIM finish *****
```

Рис. 4.5. Результаты моделирования

По результатам моделирования видно, что устройство работает корректно.

## 4.4. Синтез

По оценке производительности видно, что устройство соответствует заданным критериям.

## Performance Estimates

### Timing (ns)

#### Summary

Clock	Target	Estimated	Uncertainty
ap_clk	10.00	8.470	0.10

### Latency (clock cycles)

#### Summary

Latency		Interval		Type
min	max	min	max	
85	85	82	82	dataflow

Рис. 4.6. Performance estimates

## Utilization Estimates

### Summary

Name	BRAM_18K	DSP48E	FF	LUT
DSP	-	-	-	-
Expression	-	-	0	24
FIFO	6	-	147	120
Instance	-	9	245	469
Memory	-	-	-	-
Multiplexer	-	-	-	-
Register	-	-	-	-
<b>Total</b>	<b>6</b>	<b>9</b>	<b>392</b>	<b>613</b>
Available	40	40	16000	8000
Utilization (%)	15	22	2	7

Рис. 4.7. Utilization estimates

Performance Profile		Resource Profile			
	Pipelined	Latency	Iteration Latency	Initiation Interval	Trip count
foo	-	85	-	82	-

Рис. 4.8. Performance profile




Рис. 4.9. Scheduler viewer

	Resource\Control Step	C0	C1	C2	C3	C4	C5
1	I/O Ports						
2	scale	read					
3	Instances						
4	Loop_Loop1_proc_U0	call					
5	Split_U0			call			
6	Loop_Loop3_proc_U0					call	
7	Loop_Loop2_proc_U0					call	

Рис. 4.10. Resource viewer




Рис. 4.11. Dataflow viewer

## 4.5. C/RTL моделирование




Рис. 4.12. Временная диаграмма

## 5. Решение №3.

### 5.1. Исходный код программы и теста

```
#include "lab8_1.h"

void Split ( int in [N] , int out1 [N] , int out2 [N]) {
// Duplicated data
L1: for ( int i =0; i<N; i++) {
    out1 [ i ] = in [ i ] ;
    out2 [ i ] = in [ i ] ;
}
void foo ( int data_in [N] , int scale , int data_out1 [N] , int data_out2 [N]) {
    int temp1 [N] , temp2 [N] , temp3 [N] ;
Loop1 : for ( int i = 0; i < N; i++) {
    temp1 [ i ] = data_in [ i ] * scale ;
}
Split (temp1 , temp2 , temp3) ;
Loop2 : for ( int j = 0; j < N; j++) {
    data_out1 [ j ] = temp2 [ j ] * 123;
}
Loop3 : for ( int k = 0; k < N; k++) {
    data_out2 [ k ] = temp3 [ k ] * 456;
}
}
```

Рис. 5.1. Исходный код устройства

```
#define N 20
```

Рис. 5.2. Заголовочный файл

```
#include <stdio.h>
#include "lab8_1.h"

void generate_test_data ( int scale , int data_in [N] , int data_out1 [N] , int data_out2 [N] ) {
    int temp1 [N] ;
    for ( int i = 0 ; i < N; i++) {
        data_in [ i ] = i ;
        temp1 [ i ] = i * scale ;
    }
    for ( int j = 0 ; j < N; j++) {
        data_out1 [ j ] = temp1 [ j ] * 123 ;
    }
    for ( int k = 0 ; k < N; k++) {
        data_out2 [ k ] = temp1 [ k ] * 456;
    }
}

int compare_array_eq ( int actual [N] , int expected [N] ) {
    for ( int i = 0 ; i < N; ++i ) {
        if ( actual [ i ] != expected [ i ] ) {
            fprintf ( stdout , "%d: Expeced %d Actual %d\n" , i , expected [ i ] , actual
```

```

    [ i ] );
        return 0;
    }
}
return 1;
}
int main() {
    int pass = 1;
    int data_in [N];
    int scale;
    int data_out1[N], int data_out2[N];
    int expected_out1[N], int expected_out2[N];
    for (int i = 1; i < 4; ++i) {
        scale = i;
        generate_test_data( scale, data_in, expected_out1, expected_out2);
        foo_b(data_out1, data_out2, data_in, scale);

        if ( !compare_array_eq ( data_out1, expected_out1 ) || !compare_array_eq (
            ( data_out2 , expected_out2 )) {
            pass = 0;
        }
    }
    if (pass) {
        fprintf(stdout, "-----Pass!-----\n");
        return 0;
    } else {
        fprintf(stdout, "-----Fail!-----\n");
        return 1;
    }
}

```

Рис. 5.3. Исходный код теста

## 5.2. Директивы

В данном решении были установлены директивы, приведённые ниже.






Рис. 5.4. Исходный код теста

### 5.3. Моделирование

Ниже приведены результаты моделирования.

```

INFO: [APCC 202-1] APCC is done.
Generating csim.exe
-----Pass!-----
INFO: [SIM 211-1] CSim done with 0 errors.
INFO: [SIM 211-3] ***** CSIM finish *****
  
```

Рис. 5.5. Результаты моделирования

По результатам моделирования видно, что устройство работает корректно.

### 5.4. Синтез

По оценке производительности видно, что устройство соответствует заданным критериям.

### Performance Estimates

#### Timing (ns)

##### Summary

Clock	Target	Estimated	Uncertainty
ap_clk	10.00	8.470	0.10

#### Latency (clock cycles)

##### Summary

Latency		Interval		Type
min	max	min	max	
205	205	82	82	dataflow

Рис. 5.6. Performance estimates

### Utilization Estimates

#### Summary

Name	BRAM_18K	DSP48E	FF	LUT
DSP	-	-	-	-
Expression	-	-	0	56
FIFO	-	-	-	-
Instance	-	9	271	391
Memory	0	-	192	30
Multiplexer	-	-	-	18
Register	-	-	2	-
Total	0	9	465	495
Available	40	40	16000	8000
Utilization (%)	0	22	2	6

Рис. 5.7. Utilization estimates

Performance Profile		Resource Profile			
	Pipelined	Latency	Iteration Latency	Initiation Interval	Trip count
foo	-	205	-	82	-

Рис. 5.8. Performance profile

Operation\Control Step		0	1	2	3	4
scale_read(read)						
Loop_Loop1_proc(function)						
Split(function)						
Loop_Loop2_proc(function)						
Loop_Loop3_proc(function)						

Рис. 5.9. Scheduler viewer

	Resource\Control Step	C0	C1	C2	C3	C4	C5
1	I/O Ports						
2	scale	read					
3	Instances						
4	Loop_Loop1_proc_U0	call					
5	Split_U0			call			
6	Loop_Loop2_proc_U0					call	
7	Loop_Loop3_proc_U0					call	

Рис. 5.10. Resource viewer




Рис. 5.11. Dataflow viewer

## 6. Вывод

В данной лабораторной работе были рассмотрены варианты применения директивы DATAFLOW.

В первом решении не используются директивы, выполнение циклов в функции происходит последовательно. В случае, когда добавляется директива DATAFLOW для функции, между функциями добавляются буферы данных, что позволяет циклам работать параллельно. Количество требуемых ресурсов выше чем у первого случая.

В третьем решении, вместо буферов FIFO используются буферы ring-pong, что сказывается негативно на производительности.