Санкт-Петербургский политехнический университет Петра Великого Институт компьютерных наук и технологий Кафедра компьютерных систем и программных технологий

Отчет по лабораторной работе №3_1 Курс: «Проектирование реконфигурируемых гибридных вычислительных систем» Тема: «Port-level IO protocols»

Выполнил студент гр. 3540901/81501 Селиверстов Я.А.

(подпись)

Руководитель

(подпись)

(подпись)

""

2019 г.

Санкт – Петербург 2019

Оглавление

1. Задание	3
2. Первое решение	5
2.1 Исходный код функции и программы	5
2.2 Моделирование	6
2.3 Синтез	6
2.4 C RTL моделирование	8
3. Второе решение	10
3.1 Моделирование	10
3.2 Синтез	10
3.3 C RTL моделирование	13
4. Третье решение	14
4.1 Моделирование	14
4.2 Синтез	14
4.3 C RTL моделирование	17
5.Выводы	17

1. Задание

- Создать проект lab2_1
- Подключить файл lab2_1.c (папка source)
- Подключить тест lab2_1_test.c (папка source)
- Микросхема: xa7a12tcsg325-1q
- Сделать solution1
 - о задать: clock period 6; clock_uncertainty 0.1
 - о осуществить моделирование
 - о осуществить синтез
 - привести в отчете:
 - performance estimates=>summary
 - utilization estimates=>summary
 - Performance Profile
 - interface estimates=>summary
 - о объяснить какой интерфейс использован для блока (и какие сигналы входят) и для портов (и какие сигналы входят).
 - scheduler viewer (выполнить Zoom to Fit)
 - о На скриншоте показать Latency
 - о На скриншоте показать Initiation Interval
 - resource viewer (выполнить Zoom to Fit)
 - о На скриншоте показать Latency
 - о На скриншоте показать Initiation Interval
 - о Осуществить C|RTL моделирование
 - Открыть временную диаграмму (все сигналы)
 - Отобразить два цикла обработки на одном экране
 - о На скриншоте показать Latency
 - о На скриншоте показать Initiation Interval
- Сделать solution2
 - о Задать протокол (block-level): ap_cntl_chain
 - о осуществить моделирование
 - о осуществить синтез
 - привести в отчете:
 - performance estimates=>summary
 - utilization estimates=>summary
 - Performance Profile
 - interface estimates=>summary
 - о объяснить какой интерфейс использован для блока (и какие сигналы входят) и для портов (и какие сигналы входят).
 - scheduler viewer (выполнить Zoom to Fit)
 - На скриншоте показать Latency

- о На скриншоте показать Initiation Interval
- resource viewer (выполнить Zoom to Fit)
 - о На скриншоте показать Latency
 - На скриншоте показать Initiation Interval
- о Осуществить C|RTL моделирование
 - Открыть временную диаграмму (все сигналы)
 - Отобразить два цикла обработки на одном экране
 - о На скриншоте показать Latency
 - На скриншоте показать Initiation Interval
- Сделать solution3
 - Задать протокол (block-level): ap_cntl_none
 - о задать: clock period 10; clock_uncertainty 0.1
 - о осуществить моделирование
 - о осуществить синтез
 - привести в отчете:
 - performance estimates=>summary
 - utilization estimates=>summary
 - Performance Profile
 - interface estimates=>summary
 - о объяснить какой интерфейс использован для блока (и какие сигналы входят) и для портов (и какие сигналы входят).
 - scheduler viewer (выполнить Zoom to Fit)
 - о На скриншоте показать Latency
 - о На скриншоте показать Initiation Interval
 - resource viewer (выполнить Zoom to Fit)
 - о На скриншоте показать Latency
 - о На скриншоте показать Initiation Interval
 - о Осуществить C|RTL моделирование
 - Проверить происходит или нет моделирование, объяснить почему.
 - Если моделирование происходит, то открыть временную диаграмму (все сигналы)
 - Отобразить два цикла обработки на одном экране
 - о На скриншоте показать Latency
 - о На скриншоте показать Initiation Interval
- Выводы
 - о Объяснить отличие протоколов block_level

2. Первое решение




Рисунок 2.1 Параметры первого решения

2.1 Исходный код функции и программы

```
int lab1_1( char a, char b, char c, char d) {
    int y;
    y = a*b+c+d;
    return y;
#include <stdio.h>
bool areEqual(int arr1[], int arr2[])
    // Linearly compare elements
    for (int i = 0; i < 3; i++)
        if (arr1[i] != arr2[i])
            return false;
    // If all elements were same.
    return true;
int main() {
    char inA, inB, inC;
    int inArr[3] = \{10, 20, 30\};
    int outArr[3];
    int pass = 1;
    int i;
    //150 250 350
    //270 470 670
    //390 690 990
    int refout[3][3] = { \{150,250,350\}, \{270,470,670\}, \{390,690,990\} },
    inA = 10;
    inB = 20;
    inC = 30;
if (pass)
    fprintf(stdout, "-----Pass!----\n");
    return 0;
}
else
    fprintf(stderr, "-----Fail!-----\n");
    return 1;
return 0;
}
```

2.2 Моделирование

```
2 INFO: [SIM 4] CSIM will launch GCC as the compiler.
     Compiling(apcc) ../../../source/lab3_1_test.c in debug mode
4 INFO: [HLS 200-10] Running 'D:/Program_Files/Xilinx/Vivado/2019.1/bin/unwrapped/win64.o/apcc.exe' 5 INFO: [HLS 200-10] For user 'P>PμPsPSPEPr' on host 'P>PμPsPSPEPr'-PïPe' (Windows NT_amd64 version 6.1)
6 INFO: [HLS 200-10] In directory 'D:/Program_Files/projects/hls/lab3_z1/lab2_1/solution1/csim/build' 7 INFO: [APCC 202-3] Tmp directory is apcc_db
8 INFO: [APCC 202-1] APCC is done.
     Compiling(apcc) ../../../source/lab3_1.c in debug mode
10 INFO: [HLS 200-10] Running 'D:/Program_Files/Xilinx/Vivado/2019.1/bin/unwrapped/win64.o/apcc.exe'
11 INFO: [HLS 200-10] For user 'P>PμPsPSPëPr' on host 'P>PμPsPSPëPr'-PïPe' (Windows NT_amd64 version 6.1)
12 INFO: [HLS 200-10] In directory 'D:/Program_Files/projects/hls/lab3_z1/lab2_1/solution1/csim/build'
13 INFO: [APCC 202-3] Tmp directory is apcc_db
14 INFO: [APCC 202-1] APCC is done.
15 Generating csim.exe
16 10*20+30+40=270
17 20*30+40+50=690
18 30*40+50+60=1310
19 -----Pass!-----
20 INFO: [SIM 1] CSim done with 0 errors.
```

Рисунок 2.2 Результат успешного моделирования

Моделирование второго решения прошло успешно.

2.3 Синтез

Данные о проекте




Рисунок 2.3 Performance estimates – summary

Здесь можно увидеть, что достигнутая задержка равна 3.820 + 0.1, что укладывается в заданные нами требования к тактовой частоте.

Использование ресурсов

tilization Estimat	tes				
Summary					
Name	BRAM_18K	DSP48E	FF	LUT	URAM
DSP	-	1	-	-	-
Expression	-	-	0	16	-
FIFO	-	-	-	-	-
Instance	-	-	-	-	-
Memory	-	-	-	-	-
Multiplexer	-	-	-	21	-
Register	-	-	12	-	-
Total	0	1	12	37	0
Available	40	40	16000	8000	0
Utilization (%)	0	2	~0	~0	0

Рисунок 2.4 Utilization estimates – summary

Данный проект займет на микросхеме 1 DSP блок (в котором будут использованы и сумматоры и умножитель), 12 регистров для хранения чисел, и 37 LUT.



Рисунок 2.5a Performance Profile




Рисунок 2.6b Performance Profile




Рисунок 2.7 Interface estimates – summary

Для расчета схемы требуется более одного такта, поэтому в схему были добавлены ap_clk и ap_rst. Оба являются однобитовыми входами. Протокол управления вводом / выводом на уровне блоков был добавлен для управления RTL. Порты: ap_start, ap_done, ap_idle и ap_ready. Входные порты: a, b, c, d являются 8-битными входами и имеют входы / выходы, протокол ap_none.

Конструкция имеет 32-битный выходной порт для возврата функции ap_return.




Рисунок 2.8 Schedule viewer

На рисунке 2.7 видно, что задержка получения выходного значения составляет 2 такта с момента старта, а задержка после старта до готовности приема новых данных – 3. Покажем эти интервалы на временной диаграмме. Здесь мы видим весь процесс получения результата. На первом такте происходит считывание операторов A и B, а также начинается их умножение. На втором такте начинается считывание C и D, а также их сложение. Таким образом суммарная задержка latency = 2, а со следующего 3-го такта можно подавать следующие данные (II = 3).




Рисунок 2.9 Resource viewer

2.4 C|RTL моделирование

Cosimulation Report for 'lab1_1'

Result									
		Latency		Interval					
RTL	Status	min	avg	max	min	avg	max		
VHDL	NA	NA	NA	NA	NA	NA	NA		
Verilog	Pass	2	2	2	3	3	3		

Export the report(.html) using the Export Wizard

Рисунок 2.10 Отчет о моделировании

При совместном моделировании, программа отобразила те же самые, ожидаемые нами значения Latency и II.

Покажем временную диаграмму совместного моделирования с отмеченными на ней Latency и II:




Рисунок 2.11 Временная диаграмма

3. Второе решение

Рисунок 3.1 Листинг кода и директивы

Во-втором задании добавлен протокол ар_ctrl_chain. Данный протокол является протоколом ввода-вывода на уровне блоков для цепочки управления. Этот протокол ввода / вывода в основном используется для объединения конвейерных блоков.

3.1 Моделирование

```
2 INFO: [SIM 4] CSIM will launch GCC as the compiler.
     Compiling(apcc) ../../../source/lab3_1_test.c in debug mode
 4 INFO: [HLS 200-10] Running 'D:/Program_Files/Xilinx/Vivado/2019.1/bin/unwrapped/win64.o/apcc.exe'
 5 INFO: [HLS 200-10] For user 'P>PμPsPSPEPr' on host 'P»PμPsPSPEPr-PTPe' (Windows NT_amd64 version 6.1) on
 6 INFO: [HLS 200-10] In directory 'D:/Program_Files/projects/hls/lab3_1/lab2_1/solution2/csim/build'
 7 INFO: [APCC 202-3] Tmp directory is apcc_db
8 INFO: [APCC 202-1] APCC is done.
9 Compiling(apcc) ../../../source/lab3_1.c in debug mode
10 INFO: [HLS 200-10] Running 'D:/Program_Files/Xilinx/Vivado/2019.1/bin/unwrapped/win64.o/apcc.exe'
11 INFO: [HLS 200-10] For user 'P>PµPsPSPëPr' on host 'P>PµPsPSPëPr'-PïPe' (Windows NT_amd64 version 6.1) on
12 INFO: [HLS 200-10] In directory 'D:/Program_Files/projects/hls/lab3_z1/lab2_1/solution2/csim/build
13 INFO: [APCC 202-3] Tmp directory is apcc_db
14 INFO: [APCC 202-1] APCC is done.
15 Generating csim.exe
16 10*20+30+40=270
17 20*30+40+50=690
18 30*40+50+60=1310
19 -----Pass!-----
20 INFO: [SIM 1] CSim done with 0 errors.
```

Рисунок 3.2 Результат успешного моделирования

Моделирование второго решения также прошло успешно.

3.2 Синтез




Рисунок 3.3 Performance estimates – summary

Значения соответствуют тем, которые были определены в решении 1.

Использование ресурсов




Рисунок 3.4 Utilization estimates – summary

Данный проект будет занимать на микросхеме: 1 DSP блок, где будут задействованы сумматор и умножитель, 45 регистров для хранения и считывания данных (чисел), 57LUT. По сравнению с предыдущим решением выросло на 33 количество используемых регистров и на 20 количество LUT.




Рисунок 3.5a Performance Profile




Рисунок 3.5b Resource Profile

Здесь мы также видим отличия, согласно общему отчету о затраченных ресурсах.




Рисунок 3.6 Interface estimates – summary

По сравнению с решением 1 появился протокол ap_ctrl_chain. Порты: ap_start, ap_done, ap_idle, ap_ready, ap_clk, ap_rst, ap_continue (активен, когда ap_done завершается для следующей транзакции; дает возможность останавливать дальнейшую обработку при отсутствии возможности обработки новых данных).

Входные порты: a, b, c, d являются 8-битными входами и имеют входы / выходы, протокол ap_none.

Конструкция имеет 32-битный выходной порт для возврата функции ap_return.




Рисунок 3.7 Schedule viewer




Рисунок 3.8 Resource viewer

3.3 C|RTL моделирование

При осуществлении совместного моделирования программа показала ожидаемые результаты Latency

Cosimulation Report for 'lab1_1'

Result							
		I	Latency	/		Interva	I
RTL	Status	min	avg	max	min	avg	max
VHDL	NA	NA	NA	NA	NA	NA	NA
Verilog	Pass	2	2	2	3	3	3

Export the report(.html) using the Export Wizard

Рисунок 3.9 Отчет о моделировании

Покажем временную диаграмму совместного моделирования




Рисунок 3.10 Временная диаграмма

4. Третье решение

Clock Period:	10	Uncertainty:	0.1	
Part Sele Part: x a	a7a12t-csg325-1Q			

Рисунок 4.1 Настройки третьего решения

```
int lab1_1( char a, char b, char c, char d) {
    #pragma HLS INTERFACE ap_ctrl_none port=return
    int y;
    y = a*b+c+d;
    return y;
    }
}

# HLS INTERFACE ap_ctrl_none port=return
    a
    b
    c
    d

d
```

Рисунок 4.2 Листинг кода и директива настройки.

4.1 Моделирование

```
2 INFO: [SIM 4] CSIM will launch GCC as the compiler.
      Compiling(apcc) ../../../source/lab3_1_test.c in debug mode
 4 INFO: [HLS 200-10] Running 'D:/Program Files/Xilinx/Vivado/2019.1/bin/unwrapped/win64.o/apcc.exe'
5 INFO: [HLS 200-10] For user 'P>PµPsPSPëPr' on host 'P>PµPsPSPëPr-PïPe' (Windows NT_amd64 version 6.1) on
6 INFO: [HLS 200-10] In directory 'D:/Program_Files/projects/hls/lab3_z1/lab2_1/solution3/csim/build'
 7 INFO: [APCC 202-3] Tmp directory is apcc_db
 8 INFO: [APCC 202-1] APCC is done.
 9 Compiling(apcc) ../../../source/lab3_1.c in debug mode
10 INFO: [HLS 200-10] Running 'D:/Program_Files/Xilinx/Vivado/2019.1/bin/unwrapped/win64.o/apcc.exe'
11 INFO: [HLS 200-10] For user 'P>PμPsPSPEPr' on host 'P>PμPsPSPEPr'-PïPe' (Windows NT_amd64 version 6.1) on
12 INFO: [HLS 200-10] In directory 'D:/Program_Files/projects/hls/lab3_z1/lab2_1/solution3/csim/build'
13 INFO: [APCC 202-3] Tmp directory is apcc_db
14 INFO: [APCC 202-1] APCC is done.
     Generating csim.exe
16 10*20+30+40=270
    20*30+40+50=690
17
18 30*40+50+60=1310
19 -----Pass!-----
20 INFO: [SIM 1] CSim done with 0 errors.
```

Рисунок 4.3 Результат успешного моделирования

4.2 Синтез




Рисунок 4.4 Performance estimates – summary

По сравнению с предыдущими решениями значение задержки изменилось из-за того, что были заданы другие конфигурации решения. Величина полученной задержки соответствует заданному значению.

Использование ресурсов:

tilization Estimates								
Summary								
Name	BRAM_18K	DSP48E	FF	LUT	URAM			
DSP	-	1	-	-	-			
Expression	-	-	0	16	-			
FIFO	-	-	-	-	-			
Instance	-	-	-	-	-			
Memory	-	-	-	-	-			
Multiplexer	-	-	-	-	-			
Register	-	-	-	-	-			
Total	0	1	0	16	0			
Available	40	40	16000	8000	0			
Utilization (%)	0	2	0	~0	0			

Рисунок 4.5 Utilization estimates – summary

Данный проект будет занимать на микросхеме: 1 DSP блок, где будут задействованы сумматор и умножитель. Количество используемых LUT в выражениях сократилось на 2 LUT и составило 16 LUT.

По сравнению с предыдущими решениями использование регистров и мультиплексеров полностью отсутствует.




Рисунок 4.6a Performance Profile




Рисунок 4.6b. Resource Profile

Здесь мы также видим отличия, согласно общему отчету о затраченных ресурсах.





Рисунок 4.7 Interface estimates – summary

По сравнению с предыдущими решениями в данном решении отсутствуют ap_start, ap_done, ap_idle, ap_ready, ap_clk, ap_rst, ap_continue RTL порты.

Входные порты: a, b, c, d являются 8-битными входами и имеют входы / выходы, протокол ap_none.

Конструкция имеет 32-битный выходной порт для возврата функции ар return.

Заданный протокол ap_ctrl_none: No block-level I/O protocol. Когда используется протокол интерфейса ap_ctrl_none, никакие протоколы ввода-вывода уровня блока не используются



На данном изображении видно, что задержка получения результата отсутствует, а интервал инициализации составляет 1 такт.



Рисунок 4.9 Resource viewer

4.3 C|RTL моделирование

Cosimulation Report for 'lab1_1'




Рисунок 4.10 Отчет о моделировании

Покажем временную диаграмму совместного моделирования




Рисунок 4.12 Временная диаграмма

5.Выводы

Существуют следующие типы протоколов: ap_ctrl_none, ap_ctrl_hs, и ap_ctrl_chain. Они могут быть заданы только для возвращаемого значения функции. ap_ctrl_hs задается как протокол по умолчанию. Протокол ap_ctrl_chain похож на ap_ctrl_hs, но имеет дополнительный входной порт ap_continue. Если порт ap_continue является логическим 0, когда функция завершается, блок остановит операцию и следующая транзакция не будет продолжена. Следующая транзакция будет выполняться только тогда, когда ap_continues иммет значение 1. Режим ap_ctrl_none реализует моделирование без какого-либо блочного протокола ввода-вывода.

В данной работе рассмотрены следующие директивы блочного протокола.

- 1. ap_ctrl_none: нет протокола управления вводом / выводом на уровне блоков,
- 2. ap_ctrl_hs: стандартный протокол управления вводом-выводом на уровне блоков,
- 3. ap ctrl chain: протокол ввода-вывода для управления цепочками конвейерных блоков.