# Санкт-Петербургский политехнический университет Петра Великого Институт компьютерных наук и технологий Кафедра компьютерных систем и программных технологий

# Отчет по лабораторной работе №6\_1 Курс: «Проектирование реконфигурируемых гибридных вычислительных систем» Тема: «Port-level IO protocols»


> Санкт – Петербург 2019

# ОГЛАВЛЕНИЕ

1.	Задание	3
2. I	Первое решение	5
2	2.1. Исходный код программы и теста	5
2	2.2. Моделирование	6
2	2.3. Синтез	6
2	2.4. C RTL моделирование	8
3.	Второе решение	10
3	3.1. Настройки второго решения	10
3	3.2. Моделирование	10
3	3.3. Синтез	11
3	3.4. C RTL моделирование	13
4 B	БЫВОЛЫ	14

## 1. Задание

- Создать проект lab6\_1
- Микросхема: xa7a12tcsg325-1q
- Создать Си код на основе слайда (функция foo)



- Создать тест lab6\_1\_test.c на основе слайда выше.
- Сделать solution 1
  - о задать: clock period 6; clock\_uncertainty 0.1
  - о осуществить моделирование (на основе слайда выше, с выводом результатов в консоль)
  - о осуществить синтез (с настройками по умолчанию интерфейс ap-fifo)
    - привести в отчете:
      - performance estimates=>summary
      - utilization estimates=>summary
      - Performance Profile
      - interface estimates=>summary
        - о объяснить какой интерфейс использован для блока (и какие сигналы входят) и для портов (и какие сигналы входят).
      - scheduler viewer (выполнить Zoom to Fit)
        - На скриншоте показать Latency
        - о На скриншоте показать Initiation Interval
      - resource viewer (выполнить Zoom to Fit)
        - На скриншоте показать Latency
        - На скриншоте показать Initiation Interval
  - о Осуществить C|RTL моделирование
    - Привести результаты из консоли
    - Открыть временную диаграмму (все сигналы)
      - Отобразить два цикла обработки на одном экране
        - На скриншоте показать Latency
        - На скриншоте показать Initiation Interval

- Сделать solution2
  - о Задать протокол
    - a: ap\_bus
  - о осуществить моделирование
  - о осуществить синтез
    - привести в отчете:
      - performance estimates=>summary
      - utilization estimates=>summary
      - Performance Profile
      - interface estimates=>summary
        - о объяснить какой интерфейс использован для блока (и какие сигналы входят) и для портов (и какие сигналы входят).
      - scheduler viewer (выполнить Zoom to Fit)
        - о На скриншоте показать Latency
        - о На скриншоте показать Initiation Interval
      - resource viewer (выполнить Zoom to Fit)
        - о На скриншоте показать Latency
        - о На скриншоте показать Initiation Interval
  - о Осуществить C|RTL моделирование
    - Привести результаты из консоли
    - Открыть временную диаграмму (все сигналы)
      - Отобразить два цикла обработки на одном экране
        - о На скриншоте показать Latency
        - о На скриншоте показать Initiation Interval
- Выводы
  - о Объяснить отличие протоколов

## 2. Первое решение



Рисунок 1.1. Параметры первого решения

#### 2.1. Исходный код программы и теста

Рисунок 1.2. Исходный код синтезируемой функции

```
    Iab6_1_test.c
    □

    Iab6_1_test.c
    □

In the state of the st
   lab6_1_main.c
  1 #include <stdio.h>
  2 #define N5
  40 int main() {
                                  int d[5];
  6
                                  int i;
  7
                                  for (i=0; i<5; i++) {
  8
  9
                                                     d[i] = i + 5;
                          }
 .0
                                  foo(d);
 .1
 .2
 .3
                                 //check results
 .4
                                  int res[5] = {6, 13, 21, 30, 9};
 .5
                                  int pass = 1;
 .6
                                fprintf(stdout, "Expected Actual\n");
fprintf(stdout, "-----\n");
for (i = 0; i < 5; i++) {</pre>
 .7
 8.
 .9
0
                                                     fprintf(stdout, "res[%d]:%2d == d[%d]:%2d\n", i, res[i], i, d[i]);
1
                                                     if (res[i] != d[i])
12
                                                                        pass = 0;
!3
                                  }
4
.5
                                  if (pass)
.6
                                  {
17
                                                     fprintf(stdout, "-----Pass!----\n");
8
                                                     return 0;
9
0
                                  else
1
                                  {
                                                     fprintf(stdout, "-----Fail!-----\n");
2
13
                                                     return 1;
4
15
6 }
```

Рисунок 1.3. Исходный код теста

## 2.2. Моделирование

Рисунок 1.4. Результат успешного моделирования

Моделирование прошло успешно.

#### 2.3. Синтез

#### Данные о проекте

	Clock	Targ	et E	stimated	Unc	Uncertainty 0.10	
	ap_clk	6.	00	4.854			
			ycles)				
-	Sumn						
-		пагу		erval			
	∃ Sumn	пагу		erval max	Туре		

Рисунок 1.5. Performance estimates – summary

Здесь можно увидеть, что достигнутая задержка равна 4.854 + 0.1, что укладывается в заданные нами требования к тактовой частоте.

Summary						
Name	BRAM_18K	DSP48E	FF	LUT	URAM	
DSP	-	-	-	-	-	
Expression	-	-	0	60	-	
FIFO	-	-	-	-	-	
Instance	-	-	-	-	-	
Memory	-	-			-	
Multiplexer	-			51	-	
Register	-	-	74		-	
Total	0	0	74	111	0	
Available	40	40	16000	8000	0	
Utilization (%)	0	0	~0	1	0	

Рисунок 1.6. Utilization estimates – summary

Данный проект займет на микросхеме 74 регистра для хранения чисел и 111 LUT.




Рисунок 1.7. Interface estimates – summary

Для расчета схемы требуется более одного такта. На рисунке 1.7 представлены интерфейсы, которые используются в синтезированном устройстве. Видно, что в схеме применяется протокол ар\_memory. Порты d\_d0 и d\_q0 32-битные.





Рисунок 1.8. Performance Profile

На рисунке 1.8 видно, что задержка получения первого выходного значения составляет 3 такта с момента старта (всех данных -13), а задержка после старта до готовности приема новых данных -14.



J

На рисунке 1.9 в первом такте происходит подготовка к запуску цикла, вероятно. Далее на первом такте каждой итерации цикла инициализация переменной-счетчика, проверка условия завершения, увеличение счетчика и начало считывания данных из массива d. На втором — завершение считывания данных из массива d. На третьем — чтение сохраненного значения аккумулятора, прибавление к нему значение элемента, прочитанного из d, запись результата обратно в аккумулятор и в массив d.

Рассмотрим профиль ресурсов:




Рисунок 1.10. Resource Profile.

Значения в Resource Profile на рис. 1.10 совпадает с результатами синтеза на рис. 1.6.

#### 2.4. C|RTL моделирование




Рисунок 1.11. Cosimulation Report

При совместном моделировании, программа на рисунке 1.11 отобразила те же самые, ожидаемые нами значения Latency и II.

Покажем на рисунке 1.12 временную диаграмму совместного моделирования с отмеченными на ней Latency и II:




Рисунок 1.12. Design Top Signals

## 3. Второе решение

#### 3.1. Настройки второго решения

Clock						
Period:	6	Uncertainty:	0.1			
Part Selection						
Part: xa7a12t-csg325-1Q						

Рисунок 2.1. Параметры второго решения

Добавим директиву, которая изменяет используемый port-level протокол




Рисунок 2.2. Directive Interface

#### 3.2. Моделирование

```
5|INFO: [HLS 200-10] For user 'tay' on host 'tay-PiPe' (Windows NT_amd64 version 6.1) on Thu Dec 05 13: 6|INFO: [HLS 200-10] In directory 'D:/SPbPU/HLS/lab6_z1/lab6_z1/solution2/csim/build'
 7 INFO: [APCC 202-3] Tmp directory is apcc_db
 8 INFO: [APCC 202-1] APCC is done.
      Compiling(apcc) ../../../source/lab6_z1.c in debug mode
10 INFO: [HLS 200-10] Running 'C:/Xilinx/Vivado/2019.2/bin/unwrapped/win64.o/apcc.exe'
11 INFO: [HLS 200-10] For user 'tay' on host 'tay-PïPe' (Windows NT_amd64 version 6.1) on Thu Dec 05 13:
12 INFO: [HLS 200-10] In directory 'D:/SPbPU/HLS/lab6_z1/lab6_z1/solution2/csim/build'
13 INFO: [APCC 202-3] Tmp directory is apcc_db
14 INFO: [APCC 202-1] APCC is done.
15 Generating csim.exe
16 Expected
                    Actual
18 res[0]: 6 == d[0]: 6
19 res[1]:13 == d[1]:13
20 res[2]:21 == d[2]:21
21 res[3]:30 == d[3]:30
22 res[4]: 9 == d[4]: 9
           -----Pass!-----
24 INFO: [SIM 1] CSim done with 0 errors.
```

Рисунок 2.3 Результат успешного моделирования

Моделирование второго решения также прошло успешно.

#### 3.3. Синтез




Рисунок 2.4. Performance estimates – summary

На рисунке 2.4. можно увидеть, что достигнутая задержка равна 5.900 + 0.1, укладывается в заданные требования тактовой частоты.

#### Использование ресурсов:




Рисунок 2.5. Utilization estimates – summary

На рисунке 2.5. видно, что данный проект теперь займет на микросхеме 109 регистров для хранения чисел, и 125 LUT.




Рисунок 2.6. Interface Summary.




Рисунок 2.7. Performance Profile

На рисунке 2.7. видно, что задержка получения первого выходного значения составляет 7 тактов с момента старта, для остальных -25, а задержка после старта до готовности приема новых данных -26:




Рисунок 2.8. Schedule viewer

Последовательность работы близка к решению 1, однако, операции чтения и записи в массив d теперь выполняются отдельно от всех остальных операций, и на это тратится больше тактов.

Рассмотрим профиль ресурсов:




Рисунок 2.9. Resource Profile

Здесь мы также видим отличия, согласно общему отчету о затраченных ресурсах.

# 3.4. C|RTL моделирование

При осуществлении совместного моделирования программа показала ожидаемые результаты Latency




Рисунок 2.10. Отчет о моделировании

Покажем временную диаграмму совместного моделирования




Рисунок 2.11. Design Top Signals

Здесь также видны отличия во времени выполнения итераций и протоколе работы с массивом D.

## 4.Выводы

В данной работе были рассмотрены различия, которые могут появиться при синтезе устройства с применением различных block-level протоколов (ap\_memory и ap\_bus). По-умолчанию для массивов используется протокол типа тип аp\_memory. Протокол типа аp\_bus реализует переменные указателя и передачи по ссылке в виде шины общего назначения.

В результате получены 2 решения: первое – полный цикл выполнения 6 тактов, а максимальная задержка обработки сигнала на такте составляет 4.854 нс, и второе – полный цикл выполнения тоже 6 тактов, но задержка уже 5.900 нс и используется протокол ар bus.