Санкт-Петербургский политехнический университет Петра Великого Институт компьютерных наук и технологий Кафедра компьютерных систем и программных технологий

Отчет по лабораторной работе №1_2 Курс: «Проектирование реконфигурируемых гибридных вычислительных систем»

Тема: «Введение в Vivado HLS»

Выполнил студент гр. 3540901/81501		Селиверстов С.А.
	(подпись)	
Руководитель		Антонов А.П.
	(подпись)	
c	٠ ,,	2019 г

Санкт – Петербург 2019

Оглавление

Задание	3
Решение №1	
Моделирование	
Синтез	
C/RTL моделирование	8
Решение №2	9
Моделирование	9
Синтез	10
С/RTL моделирование	12
Выводы	13

Задание

Создать проект, подключив готовые файлы исходного кода устройства и теста к нему.

Исходный код функции:

```
void lab1_2 (int in[3], char a, char b, char c, int out[3]) {
  int x,y;
  for(int i = 0; i < 3; i++) {
    x = in[i];
    y = a*x + b + c;
  out[i] = y;
  }
}</pre>
```

Исходный код теста:

```
#include <stdio.h>
int main()
      int In[3] = \{1,3,9\};
      int inA, inB, inC;
      int res[3];
      // For adders
      int refOut[9] = {30, 40, 70, 90, 140, 290, 150, 240, 510};
      int pass;
      int i;
      inA = 5;
      inB = 10;
      inC = 15;
      for (i=0; i<3; i++)</pre>
            lab1_2(In, inA, inB, inC, res);
            for (int j=0; j<3; j++)</pre>
            fprintf(stdout, " %d*%d+%d+%d=%d \n", inA, In[j], inB, inC, res[j]);
        // Test the output against expected results
            if (res[j] == refOut[i*3+j])
                   pass = 1;
            else
                   pass = 0;
            inA=inA+20;
            inB=inB+20;
            inC=inC+20;
      }
      if (pass)
      {
            fprintf(stdout, "------n");
            return 0;
      }
      else
      {
            fprintf(stderr, "------Fail!-----\n");
            return 1;
      }
```

Создать 2 решения для синтеза устройства на основе xa7a12tcsg325-1q: задать clock period 6 и clock period 10, а также clock uncertain 0.1 в обоих случаях.

Для обоих решений осуществить моделирование и синтез, привести в данном отчете:

- performance estimates=>summary
- utilization estimates=>summary
- Performance Profile
- scheduler viewer (выполнить Zoom to Fit)
 - о На скриншоте показать Latency
 - о На скриншоте показать Initiation Interval
- resource viewer (выполнить Zoom to Fit)
 - о На скриншоте показать Latency
 - о На скриншоте показать Initiation Interval

Также для обоих решений осуществить C|RTL моделирование:

- Отобразить два цикла обработки на одном экране
 - о На скриншоте показать Latency
 - о На скриншоте показать Initiation Interval

Написать выводы, где среди прочего объяснить отличие двух решений.

Решение №1

При создании решения зададим настройки: clock period 6, clock uncertain 0.1, устройство xa7a12tcsg325-1q.




Рис. 1. Конфигурация проекта

Моделирование

При запуске моделирования можно увидеть, что тест успешно пройден:

```
INFO: [HLS 200-10] Setting target device to 'xa7a12t-csg325-1Q'
INFO: [SIM 211-2]
                     ************** CSIM start ***
INFO: [SIM 211-4] CSIM will launch GCC as the compiler.
Compiling(apcc) ../../../../Desktop/SPBGPU_Mag/Antonov/lab_1/lab1_2.c in debug mode
INFO: [HLS 200-10] Running 'C:/Xilinx/Vivado/2019.1/bin/unwrapped/win64.o/apcc.exe'
INFO: [HLS 200-10] For user 'Yaroslav' on host 'svytoslavpc' (Windows NT_amd64 version 6.1) on Tue Oct 08 14:15:24 +0300 2019
INFO: [HLS 200-10] In directory 'C:/Users/Yaroslav/AppData/Roaming/Xilinx/Vivado/lab1_2/solution1/csim/build'
INFO: [APCC 202-3] Tmp directory is apcc_db
INFO: [APCC 202-1] APCC is done.
   Generating csim.exe
  5*1+10+15=30
  5*3+10+15=40
  5*9+10+15=70
  25*1+30+35=90
  25*3+30+35=140
  25*9+30+35=290
  45*1+50+55=150
  45*3+50+55=240
  45*9+50+55=510
  -----Pass!----
```

Синтез

Приведем в отчете требуемые данные о проекте:




Рис. 2. Информация о проекте

Здесь можно увидеть, что достигнутая задержка равна 5.690 + 0.1, что укладывается в заданные нами требования к тактовой частоте.

Itilization Estimates					
 Summary 					
Name	BRAM_18K	DSP48E	FF	LUT	URAM
DSP	-	-	-	-	-
Expression	-	-	0	73	-
FIFO	-	-	-	-	-
Instance	-	2	166	49	-
Memory	-	-	-	-	-
Multiplexer	-	-	-	50	-
Register	-	-	141	-	-
Total	0	2	307	172	0
Available	40	40	16000	8000	0
Utilization (%)	0	5	1	2	0

Рис. 3. Занимаемые ресурсы

Данный проект займет на микросхеме 2 DSP блока (в которых будут использованы и сумматоры и умножитель), 307 триггеров для хранения чисел, и 172 LUT.




Рис. 4. Профиль производительности

На этом рисунке видно, что задержка получения выходного значения составляет 19 тактов с момента старта, а задержка после старта до готовности приема новых данных — 20. Покажем эти интервалы на временной диаграмме:




Рис. 5. Временная диаграмма

Здесь мы видим весь процесс получения результата. На первом такте происходит считывание операторов A, B и C, а также начинается их сложение. На втором такте начинает цикл длиной в 6 тактов, который повторяется 3 раза (всего 18 тактов). Таким образом суммарная задержка latency = 19, а со следующего 20-го такта можно подавать следующие данные ($\Pi = 20$).

Приведем профиль ресурсов:




Рис. 6. Профиль ресурсов

Здесь можно увидеть те же числа, что и в отчете синтезатора.

C/RTL моделирование

При совместном моделировании, программа отобразила те же самые, ожидаемые нами значения Latency и II:

Cosimulation Report for 'lab1_2'

Result							
		Latency			Interval		
RTL	Status	min	avg	max	min	avg	max
VHDL	NA	NA	NA	NA	NA	NA	NA
Verilog	Pass	19	19	19	20	20	20

Export the report(.html) using the Export Wizard

Рис. 7. Результаты C/RTL моделирования

Покажем временную диаграмму совместного моделирования с отмеченными на ней Latency и II:




Рис. 8. Временная диаграмма совместного моделирования

Решение №2

Моделирование

Создадим второе решение для данного проекта. Его настройки:

Synth	esis Settings		
Clock Period:	10	Uncertainty: 0.1	
Part Se	lection ra7a12tcsg325-1Q		
SDA	ccel Bottom Up Flow		

Рис. 10. Конфигурация проекта

Настройки этого решения изменены согласно заданию.

```
🖳 Console 🛭 🔍 🔮 Errors 🐧 Warnings 🖆 DRCs
Vivado HLS Console
Starting C simulation .
  /Xilinx/Vivado/2019.1/bin/vivado_hls.bat C:/Users/Yaroslav/AppData/Roaming/Xilinx/Vivado/lab1_2/solution2/csim.tcl
INFO: [HLS 200-10] Running 'C:/Xilinx/Vivado/2019.1/bin/unwrapped/win64.o/vivado_hls.exe'
INFO: [HLS 200-10] For user 'Yaroslav' on host 'svytoslavpc' (Windows NT_amd64 version 6.1) on Tue Oct 08 14:52:45 +0300 2019
INFO: [HLS 200-10] In directory 'C:/Users/Yaroslav/AppData/Roaming/Xilinx/Vivado'
Sourcing Tcl script 'C:/Users/Yaroslav/AppData/Roaming/Xilinx/Vivado/lab1_2/solution2/csim.tcl
INFO: [HLS 200-10] Opening project 'C:/Users/Yaroslav/AppData/Roaming/Xilinx/Vivado/lab1_2'.

INFO: [HLS 200-10] Opening solution 'C:/Users/Yaroslav/AppData/Roaming/Xilinx/Vivado/lab1_2'.

INFO: [SYN 201-201] Setting up clock 'default' with a period of 10ns.

INFO: [SYN 201-201] Setting up clock 'default' with an uncertainty of 0.1ns.
INFO: [SIM 211-4] CSIM will launch GCC as the compiler.
   Compiling(apcc) ../../../../../Desktop/SPBGPU_Mag/Antonov/lab_1/lab1_2_test.c in debug mode
INFO: [HLS 200-10] Running 'C:/Xilinx/Vivado/2019.1/bin/unwrapped/win64.o/apcc.exe'
INFO: [HLS 200-10] For user 'Yaroslav' on host 'svytoslavpc' (Windows NT_amd64 version 6.1) on Tue Oct 08 14:52:48 +0300 2019
INFO: [APCC 202-1] APCC is done.
   Compiling(apcc) ../../../../../Desktop/SPBGPU Mag/Antonov/lab 1/lab1 2.c in debug mode
INFO: [HLS 200-10] Running 'C:/Xilinx/Vivado/2019.1/bin/unwrapped/win64.o/apcc.exe'
INFO: [HLS 200-10] For user 'Yaroslav' on host 'svytoslavpc' (Windows NT_amd64 version 6.1) on Tue Oct 08 14:52:53 +0300 2019
INFO: [HLS 200-10] In directory 'C:/Users/Yaroslav/AppData/Roaming/Xilinx/Vivado/lab1_2/solution2/csim/build'
INFO: [APCC 202-3] Tmp directory is apcc_db
INFO: [APCC 202-1] APCC is done.
   Generating csim.exe
  5*1+10+15=30
  5*3+10+15=40
  5*9+10+15=70
  25*1+30+35=90
  25*3+30+35=140
  25*9+30+35=290
  45*1+50+55=150
  45*3+50+55=240
  45*9+50+55=510
    -----Pass!--
Finished C simulation.
```

Моделирование второго решения также прошло успешно.

Синтез




Рис. 11. Производительность

На этом рисунке видно, что данное решение также укладывается в установленный период тактовой частоты, однако задержки сильно отличаются, что означает, что изменения периода тактовой частоты повлекло за собой существенные изменения устройства.

На примере затрачиваемых на решение ресурсов это также хорошо видно:

tilization Estima	tes				
Summary					
Name	BRAM_18K	DSP48E	FF	LUT	URAM
DSP	-	-	-	-	-
Expression	-	2	0	94	-
FIFO	-	-	-	-	-
Instance	-	-	-	-	-
Memory	-	-	-	-	-
Multiplexer	-	-	-	42	-
Register	-	-	139	-	-
Total	0	2	139	136	0
Available	40	40	16000	8000	0
Utilization (%)	0	5	~0	1	0

Рис. 12. Затрачиваемые ресурсы

В сравнении с предыдущим решением в схеме количество триггеров сократилось на 168 (Δ FF = FF1-FF2 = 307-139 =168), а LUT на 36 (Δ LUT = LUT1 – LUT2 = 172-132 =36).




Рис. 13. Профиль производительности

Сразу видно, что задержка цикла уменьшилась с 6 до 4 тактов, а новые данные можно подавать уже через 14 тактов. Покажем это на временной диаграмме:




Рис. 14. Временная диаграмма

Если изучить эту диаграмму подробнее, то можно сказать, что умножение занимает значительно меньше тактов.





Рис. 15. Профиль ресурсов

Здесь мы также видим отличия, согласно общему отчету о затраченных ресурсах.

C/RTL моделирование

При осуществлении совместного моделирования программа показала ожидаемые результаты Latency, но II также стал нулевым:



Export the report(.html) using the Export Wizard

Рис. 16. C/RTL моделирование

Покажем временную диаграмму совместного моделирования:




Рис. 17. Временная диаграмма совместного моделирования

Здесь видно, что задержка подачи новых данных сократилась до 14 циклов.

Выводы

В данной работе главным образом были рассмотрены синтезируемые устройства при наличии в программе циклов. В данном примере видно, что при большем периоде тактов, программа сумела уместить расчет одного цикла в меньшее число тактов. Таким образом, получены 2 решения: первое — полный цикл выполнения 20 тактов, а максимальная задержка обработки сигнала на такте составляет 5.690 нс, и второе — 14 тактов, задержка в котором уже 8.470 нс, но все выполняется всего за меньшее число тактов.