Санкт-Петербургский политехнический университет Петра Великого Институт компьютерных наук и технологий Кафедра компьютерных систем и программных технологий

Отчет по лабораторной работе №6_2 Курс: «Проектирование реконфигурируемых гибридных вычислительных систем» Тема: «Port-level IO protocols»

Выполнил студент гр. 3540901/81501		Селиверстов Я.А
	(подпись)	
Руководитель		Антонов А.П.
	(подпись)	
	٠٠ ;	2019 г

Санкт – Петербург 2019


ОГЛАВЛЕНИЕ

Задание	3
1. Первое решение	5
1.1. Исходный код программы и теста	5
1.2. Моделирование	6
1.3. Синтез	6
1.4. C RTL моделирование	8
2. Второе решение	10
2.1. Настройки второго решения	10
2.2. Моделирование	11
2.3. Синтез	11
2.4. C RTL моделирование	13
3. Третье решение	15
3.1. Настройки третьего решения	15
3.2. Моделирование	16
3.3. Синтез	16
3.4. C RTL моделирование	19
4. Четвертое решение	20
4.1. Настройки четвертого решения	20
4.2. Моделирование	21
4.3. Синтез	21
4.4. C RTL моделирование	23
4 Выволы	25

Задание

- Создать проект lab6_2
- Микросхема: xa7a12tcsg325-1q
- Создать четыре функции на основе слайда (функция foo_1, foo_2, foo_3, foo_4). При желании можно сделать 4 отдельные лабораторные работы lab6 2 1 ...lab6 2 4 но они все будут очень похожи.

Void foo (int *d) { standard mode void foo (int *d) { static int acc = 0; int i; acc += d[i]; d[i] = acc; }



```
## Dist Mode

void foo (int *d) {
    int buf1[4], buf2[4];
    int i;

memcpy(buf1,d,4*sizeof(int));

for (i=0;i<4;i++) {
    buf2[i] = buf1[3-i];
    }

memcpy(d,buf2,4*sizeof(int));
}
```

- Создать тест lab6_2_test.c для проверки функций выше (это может быть один тест или разные тесты. Функция main д.б. одна, а в ней использовать проверяемый модуль. Д.б. вывод результатов в консоль.).
- Для каждой функции сделать свой solution
 - о задать: clock period 10; clock_uncertainty 0.1
 - о Задать протокол
 - a: ap_bus
 - о осуществить моделирование (с выводом результатов в консоль)
 - о осуществить синтез
 - привести в отчете:
 - performance estimates=>summary
 - utilization estimates=>summary
 - Performance Profile
 - interface estimates=>summary
 - о объяснить какой интерфейс использован для блока (и какие сигналы входят) и для портов (и какие сигналы входят).
 - scheduler viewer (выполнить Zoom to Fit)

- о На скриншоте показать Latency
- о На скриншоте показать Initiation Interval
- resource viewer (выполнить Zoom to Fit)
 - о На скриншоте показать Latency
 - о На скриншоте показать Initiation Interval
- о Осуществить C|RTL моделирование
 - Привести результаты из консоли
 - Открыть временную диаграмму (все сигналы)
 - Отобразить два цикла обработки на одном экране
 - На скриншоте показать Latency
 - о На скриншоте показать Initiation Interval
- Выводы
 - Объяснить отличие процедур обращения к элементам массива для каждого случая

1. Первое решение




Рисунок 1.1. Параметры первого решения

1.1. Исходный код программы и теста

```
Vivado HLS Directive Editor
lab6_2_main.c 

□ lab6_2_test.c
                                              foo_csim.log
                                                                                            Directive
      #include <stdio.h>
                                              ⊿ ⊚ foo
                                                                                            INTERFACE
                                                                                                                          ▼
  2 #define N5
                                                                                            Destination
                                                    % HLS INTERFACE ap_bus port=d
  40 void foo (int*d) {
                                                                                            C Source File
                                                    №S acc
           static int acc = 0;

    Directive File

           int i;
  6
                                                                                            mode (optional):
  8
           acc+= d[i];
  9
           d[i] = acc;
                                                                                            depth (optional):
 10
                                                                                            latency (optional):
 11 }
12
                                                                                            port (required):
```

Рисунок 1.2. Исходный код синтезируемой функции

```
lab6_2_main.c

  Iab6_2_test.c

  □ lab6_2_test.c

  □ foo_csim.log

     #include <stdio.h>
     #define N5
  40 int main() {
         int d[5];
  6
         int i;
         for (i=0; i<5; i++) {
  8
              d[i] = i + 5;
  9
 10
         foo(d);
 12
 13
          //check results
         int res[5] = {5, 6, 7, 8, 9};
 14
         int pass = 1;
 15
         fprintf(stdout, "Expected
fprintf(stdout, "------
 17
                                        Actual\n");
                                         ----\n");
 18
         for (i = 0; i < 5; i++) {
 19
 20
              fprintf(stdout, "res[%d]:%2d == d[%d]:%2d\n", i, res[i], i, d[i]);
 21
              if (res[i] != d[i])
 22
                  pass = 0;
 23
          }
 24
 25
          if (pass)
 26
 27
              fprintf(stdout, "-----Pass!-----\n");
 28
              return 0;
 29
 30
         else
 31
         {
              fprintf(stdout, "-----Fail!-----\n");
 32
 33
              return 1;
 34
 35
36 }
```

Рисунок 1.3. Исходный код теста

1.2. Моделирование

Рисунок 1.4. Результат успешного моделирования

Моделирование прошло успешно.

1.3. Синтез

Данные о проекте




Рисунок 1.5. Performance estimates – summary

Здесь можно увидеть, что достигнутая задержка равна 9.900 + 0.1, что укладывается в заданные нами требования к тактовой частоте.

Jtilization Estimates								
─ Summary								
Name	BRAM_18K	DSP48E	FF	LUT	URAM			
DSP	-	-	-	-	-			
Expression	-	-	0	39	-			
FIFO	-	-	-	-	-			
Instance	-	-	-	-	-			
Memory	-	-	-	-	-			
Multiplexer	-	-	-	48	-			
Register	-	-	101	-	-			
Total	0	0	101	87	0			
Available	40	40	16000	8000	0			
Utilization (%)	0	0	~0	1	0			

Рисунок 1.6. Utilization estimates – summary

Данный проект займет на микросхеме 101 регистр для хранения чисел и 87 LUT. Interface

□ Summary					
RTL Ports	Dir	Bits	Protocol	Source Object	С Туре
ap_clk	in	1	ap_ctrl_hs	foo	return value
ap_rst	in	1	ap_ctrl_hs	foo	return value
ap_start	in	1	ap_ctrl_hs	foo	return value
ap_done	out	1	ap_ctrl_hs	foo	return value
ap_idle	out	1	ap_ctrl_hs	foo	return value
ap_ready	out	1	ap_ctrl_hs	foo	return value
d_req_din	out	1	ap_bus	d	pointer
d_req_full_n	in	1	ap_bus	d	pointer
d_req_write	out	1	ap_bus	d	pointer
d_rsp_empty_n	in	1	ap_bus	d	pointer
d_rsp_read	out	1	ap_bus	d	pointer
d_address	out	32	ap_bus	d	pointer
d_datain	in	32	ap_bus	d	pointer
d_dataout	out	32	ap_bus	d	pointer
d_size	out	32	ap_bus	d	pointer

Рисунок 1.7. Interface estimates – summary

Для расчета схемы требуется более одного такта. На рисунке 1.7 представлены интерфейсы, которые используются в синтезированном устройстве. Видно, что в схеме применяется протокол ар_bus. Порты d_adress, d_datain, d_dataout и d_size 32-битные.





Рисунок 1.8. Performance Profile

На рисунке 1.8 видно, что задержка получения выходного значения составляет 4 такта с момента старта, а задержка после старта до готовности приема новых данных – 5.



7

На рисунке 1.9 представлена диаграмма Schedule viewer. На ней видно, что величина Latency составляет 4 такта, а Iteration latency – 5 тактов.

Далее рассмотрим профиль ресурсов:




Рисунок 1.10. Resource Profile.

Значения в Resource Profile на рис. 1.10 совпадает с результатами синтеза на рис. 1.6.

1.4. C|RTL моделирование




Рисунок 1.11. Cosimulation Report

При совместном моделировании, программа на рисунке 1.11 отобразила те же самые, ожидаемые нами значения Latency и II.

Покажем на рисунке 1.12 временную диаграмму совместного моделирования с отмеченными на ней Latency и II:




Рисунок 1.12. Design Top Signals

2. Второе решение

2.1. Настройки второго решения



Рисунок 2.0. Параметры второго решения

Программа, тест к ней и интерфейс (директива) представлены на рисунках 2.1 и 2.2.

```
🚵 Vivado HLS Directive Editor
Iab6_22main.c 

□ lab6_22test.c
                                                  Directive
   1 #include <stdio.h>
                                                  INTERFACE
                                                                                   ▼
  2
  3⊖ void foo (int*d) {
                                                  Destination
  4
           static int acc = 0;
                                                  C Source File
  5
           int i;

    Directive File

  6
                                                  Options
  7
           for (i = 0; i < 4; i++) {
                                                  mode (optional):
                                                               ap_bus
  8
                acc+= d[i];
  9
                d[i] = acc;
                                                  depth (optional):
 10
 11
           }
                                                  latency (optional):
 12 }
                                                  port (required): d
13
```

Рисунок 2.1Исходная программа.

```
    Iab6_22main.c
    Iab6_22test.c
    Iab6_22test.c
    Iab6_22test.c

    #include <stdio.h>
  3⊖ int main()
         int d[4];
         int i;
         for (i=0; i<4; i++) {
            d[i] = i;
 10
         foo(d);
 11
         //check results
 12
        int res[4] = {0, 1, 3, 6};
int pass = 1;
 13
 14
 15
        16
 17
 18
 19
 20
21
22
23
24
25
                 pass = 0;
         }
         if (pass)
             fprintf(stdout, "-----Pass!----\n");
 26
27
             return 0;
 28
 29
        else
 30
         {
             fprintf(stdout, "-----Fail!-----\n");
 31
 32
             return 1;
 33
 34
35 }
```

Рисунок 2.2. Тест к программе.

2.2. Моделирование

```
    Iab6_22main.c
    Iab6_22test.c
    Iab6_co_csim.log
    Iab6_22test.c

   Compiling(apcc) ../../../../Desktop/SPBGPU_Mag/Antonov/lab_6/lab6_z2_2/lab6_22test.c in debug mode
   4 INFO: [HLS 200-10] Running 'C:/Xilinx/Vivado/2019.1/bin/unwrapped/win64.o/apcc.exe'
5 INFO: [HLS 200-10] For user 'Yaroslav' on host 'svytoslavpc' (Windows NT_amd64 version 6.1) on Fri Jan 03 01:31:40 +0300 2020
6 INFO: [HLS 200-10] In directory 'C:/Users/Yaroslav/AppData/Roaming/Xilinx/Vivado/lab6_2_2/solution1/csim/build'
   7 INFO: [APCC 202-3] Tmp directory is apcc_db
   8 INFO: [APCC 202-1] APCC is done.
  9 Compiling(apcc) ../../../../../../pesktop/SPBGPU_Mag/Antonov/lab_6/lab6_z2_2/lab6_22main.c in debug mode
10 INFO: [HLS 200-10] Running 'C:/Xilinx/Vivado/2019.1/bin/unwrapped/win64.o/apcc.exe'
11 INFO: [HLS 200-10] For user 'Yaroslav' on host 'svytoslavpc' (Windows NT_amd64 version 6.1) on Fri Jan 03 01:31:46 +0300 2020
  12 INFO: [HLS 200-10] In directory 'C:/Users/Yaroslav/AppData/Roaming/Xilinx/Vivado/lab6_2_2/solution1/csim/build' 13 INFO: [APCC 202-3] Tmp directory is apcc_db
  14 INFO: [APCC 202-1] APCC is done.
        Generating csim.exe
  16 Expected Actual
  18 res[0]: 0 == d[0]: 0
  19 res[1]: 1 == d[1]: 1
20 res[2]: 3 == d[2]: 3
  21 res[3]: 6 == d[3]: 6
  22 -----Pass!----
  24 INFO: [SIM 3]
```

Рисунок 2.3 Результат успешного моделирования

Моделирование второго решения также прошло успешно.

2.3. Синтез




Рисунок 2.4. Performance estimates – summary

На рисунке 2.4. можно увидеть, что достигнутая задержка равна 9.900 + 0.1, укладывается в заданные требования тактовой частоты. А величина Latency 14. Использование ресурсов:




Рисунок 2.5. Utilization estimates – summary

На рисунке 2.5. видно, что данный проект теперь займет на микросхеме 108 регистров для хранения чисел, и 113 LUT.

Interface					
■ Summary					
RTL Ports	Dir	Bits	Protocol	Source Object	С Туре
ap_clk	in	1	ap_ctrl_hs	foo	return value
ap_rst	in	1	ap_ctrl_hs	foo	return value
ap_start	in	1	ap_ctrl_hs	foo	return value
ap_done	out	1	ap_ctrl_hs	foo	return value
ap_idle	out	1	ap_ctrl_hs	foo	return value
ap_ready	out	1	ap_ctrl_hs	foo	return value
d_req_din	out	1	ap_bus	d	pointer
d_req_full_n	in	1	ap_bus	d	pointer
d_req_write	out	1	ap_bus	d	pointer
d_rsp_empty_n	in	1	ap_bus	d	pointer
d_rsp_read	out	1	ap_bus	d	pointer
d_address	out	32	ap_bus	d	pointer
d_datain	in	32	ap_bus	d	pointer
d_dataout	out	32	ap_bus	d	pointer
d_size	out	32	ap_bus	d	pointer

Рисунок 2.6. Interface Summary.

Полученные значения Interface Summary на рисунке 2.6. совпадают с прошлым решением, представленным на рисунке 1.7. На рисунке 2.6 также представлены интерфейсы, которые используются в синтезированном устройстве. Видно, что в схеме применяется те же протоколы ар_bus. Порты d_adress, d_datain, d_dataout и d_size 32-битные.

Ferformance Profile 🗵 📜 Resource Profile									
	Pipelined	Latency	Iteration Latency	Initiation Interval	Trip count				
⊿ ● foo	-	14	-	15	-				
● Loop 1 no 12 3 - 4									

Рисунок 2.7. Performance Profile

На рисунке 2.7. видно, что задержка получения первого выходного значения составляет 3 такта с момента старта, для остальных -14, а задержка после старта до готовности приема новых данных -15:




Рисунок 2.8. Schedule viewer

В отличие от предыдущего решения у нас присутствует цикл. За счет этого величина latency увеличилась до 14.

Рассмотрим профиль ресурсов:




Рисунок 2.9. Resource Profile

Здесь мы также видим отличия, согласно общему отчету о затраченных ресурсах.

2.4. C|RTL моделирование

При осуществлении совместного моделирования программа показала ожидаемые результаты Latency




Рисунок 2.10. Отчет о моделировании

Покажем временную диаграмму моделирования на рисунке 2.11.




Рисунок 2.11. Design Top Signals

Здесь также видны отличия во времени выполнения итераций, задержка составила 14 в отличие от предыдущего решения, в котором она была равна 4.

3. Третье решение

3.1. Настройки третьего решения




Рисунок 3.0. Параметры второго решения

Программа, тест к ней и интерфейс (директива) представлены на рисунках 3.1 и 3.2.

```
Vivado HLS Directive Editor
🖸 lab6_23main.c 🛭 🗀
                         lab6_23test.c
                                                  Directive
  1 #include <stdio.h>
                                                                                   ▾
                                                  INTERFACE
  2
  3⊖ void foo (int*d) {
                                                   C Source File
  4
           static int acc = 0;

    Directive File

  5
           int i;
  6
                                                  Options
  7
           for (i = 0; i < 4; i++) {
                                                  mode (optional): ap_bus
  8
                acc+= *(d +i);
  9
                                                  depth (optional):
                 *(d +i) = acc;
 10
                                                  latency (optional):
 11
           }
 12
                                                  port (required): d
```

Рисунок 3.1Исходная программа.

```
  Iab6_22main.c
  Iab6_22test.c

  Iab6_22main.c

  1 #include <stdio.h>
  3⊖ int main() {
  4
           int d[4];
           int i;
           for (i=0; i<4; i++) {
               d[i] = i;
  10
           foo(d);
  11
  12
           //check results
           int res[4] = {0, 1, 3, 6};
 13
           int pass = 1;
 14
 15
           fprintf(stdout, "Expected Actual\n");
fprintf(stdout, "-----\n");
for (i = 0; i < 4; i++) {</pre>
 16
 17
 18
               frintf(stdout, "res[%d]:%2d == d[%d]:%2d\n", i, res[i], i, d[i]);
if (res[i] != d[i])
    pass = 0;
 19
 20
21
22
23
24
25
26
27
28
           }
           if (pass)
                fprintf(stdout, "-----Pass!----\n");
                return 0:
 29
30
           else
 31
                fprintf(stdout, "-----Fail!-----\n");
 32
                return 1;
 33
 34
 35 }
```

Рисунок 3.2. Тест к программе.

3.2. Моделирование

```
lab6_23main.c
                        lab6_23test.c
                                                 foo_csim.log 🖾
                          ************** CSIM start *****
   1 INFO: [SIM 2]
   2 INFO: [SIM 4] CSIM will launch GCC as the compiler.
         Compiling(apcc) ../../../../../../../Desktop/SPBGPU_Mag/Antonov/lab_6/lab6_z2_3/lab6_23test.c in debug mode
   INFO: [HLS 200-10] For user 'Yaroslav' on host 'svytoslavpc' (Windows NT_amd64 version 6.1) on Fri Jan 03 02:35:54 +0300 2020
   6 INFO: [HLS 200-10] In directory 'C:/Users/Yaroslav/AppData/Roaming/Xilinx/Vivado/lab6_2 3/solution1/csim/build
   7 INFO: [APCC 202-3] Tmp directory is apcc_db
 **NRO: [APCC 202-3] Imp directory is apcc_ub

8 INFO: [APCC 202-1] APCC is done.

9 Compiling(apcc) ../../../../../../Desktop/SPBGPU_Mag/Antonov/lab_6/lab6_z2_3/lab6_23main.c in debug mode

10 INFO: [HLS 200-10] Running 'C:/Xilinx/Vivado/2019.1/bin/unwrapped/win64.o/apcc.exe'

11 INFO: [HLS 200-10] For user 'Yaroslav' on host 'svytoslavpc' (Windows NT_amd64 version 6.1) on Fri Jan 03 02:36:00 +0300 2020

12 INFO: [HLS 200-10] In directory 'C:/Users/Yaroslav/AppData/Roaming/Xilinx/Vivado/lab6_2_3/solution1/csim/build'

13 INFO: [APCC 202-3] Tmp directory is apcc_db
 14 INFO: [APCC 202-1] APCC is done.
        Generating csim.exe
 16 Expected Actual
 18 res[0]: 0 == d[0]: 0
 19 res[1]: 1 == d[1]: 1
20 res[2]: 3 == d[2]: 3
21 res[3]: 6 == d[3]: 6
 24 INFO: [SIM 3]
```

Рисунок 3.3 Результат успешного моделирования

Моделирование второго решения также прошло успешно.

3.3. Синтез




Рисунок 3.4. Performance estimates – summary

На рисунке 3.4. можно увидеть, что достигнутая задержка равна 9.900 + 0.1, укладывается в заданные требования тактовой частоты и совпадает со вторым решением . Величина Latency равная 14, также совпадает со вторым решением .

Использование ресурсов:




Рисунок 3.5. Utilization estimates – summary

На рисунке 3.5. видно, что данный проект теперь займет на микросхеме 108 регистров для хранения чисел, и 113 LUT. Затрачиваемые ресурсы также совпадают со вторым решением.

iterface					
- Summary					
RTL Ports	Dir	Bits	Protocol	Source Object	С Туре
ap_clk	in	1	ap_ctrl_hs	foo	return value
ap_rst	in	1	ap_ctrl_hs	foo	return value
ap_start	in	1	ap_ctrl_hs	foo	return value
ap_done	out	1	ap_ctrl_hs	foo	return valu
ap_idle	out	1	ap_ctrl_hs	foo	return valu
ap_ready	out	1	ap_ctrl_hs	foo	return valu
d_req_din	out	1	ap_bus	d	pointe
d_req_full_n	in	1	ap_bus	d	pointe
d_req_write	out	1	ap_bus	d	pointe
d_rsp_empty_n	in	1	ap_bus	d	pointe
d_rsp_read	out	1	ap_bus	d	pointe
d_address	out	32	ap_bus	d	pointe
d_datain	in	32	ap_bus	d	pointe
d_dataout	out	32	ap_bus	d	pointe
d_size	out	32	ap_bus	d	pointe

Рисунок 3.6. Interface Summary.

Полученные значения Interface Summary на рисунке 3.6. совпадают с прошлыми решениями, представленым на рисунке 1.7. и 2.6. На рисунке 3.6 также представлены интерфейсы, которые используются в синтезированном устройстве. Видно, что в схеме применяется те же протоколы ар_bus. Порты d_adress, d_datain, d_dataout и d_size 32-битные.




Рисунок 3.7. Performance Profile

Регformance Profile совпадает на рисунке 3.7 совпадает с предыдущим решением. Из рисунка видно, что задержка получения первого выходного значения составляет 3 такта с момента старта, для остальных -14, а задержка после старта до готовности приема новых данных -15.




Рисунок 3.8. Schedule viewer

Schedule viewer также совпадает с предыдущим решением.

Величина latency также составила 14.

Профиль ресурсов также совпадает со вторым решением.

Performance Profile 📃 Resource Profile 🗵										
	BRAM	DSP	FF	LUT	Bits P0	Bits P1	Bits P2	Banks/Depth	Words	W*Bits*Bank
o foo	0	0	108	113						
					32					
Instances(0)	0	0	0	0						
Memories(0)	0		0	0	0			0	0	0
Expressions(5)	0	0	0	71	42	39	0			
			108		108					
◆ acc			32		32					
add_ln8_reg			32		32					
ap_CS_fsm			5		5					
d_read_reg_			32		32					
			3		3					
			3		3					
♦ icmp_ln9_re			1		1					
Channels (0)	0		0	0	0			0	0	0
Multiplexers(2)	0		0	42	4			0		
DSP(0)		0								

Рисунок 3.9. Resource Profile

Здесь мы также не видим отличий от второго решения.

3.4. С|RTL моделирование

При осуществлении совместного моделирования программа показала ожидаемые результаты Latency, которые также соответствуют второму решению.




Рисунок 3.10. Отчет о моделировании

Покажем временную диаграмму моделирования на рисунке 3.11.




Рисунок 3.11. Design Top Signals

Здесь также не видны отличия во времени выполнения итераций от второго решения. Задержка составила также 14, отличие есть только с первым решением, в котором она была равна 4.

4. Четвертое решение

4.1. Настройки четвертого решения




Рисунок 4.0. Параметры второго решения

Программа, тест к ней и интерфейс (директива) представлены на рисунках 4.1 и 4.2.

```
lab6_24main.c 

□ lab6_24test.c
                                              fo fo
      #include <stdio.h>
  1
                                                    🔈 Vivado HLS Directive Editor
  2
   3⊖ void foo (int*d) {
                                                       INTERFACE
                                                                                      ▾
   4
           int buf1[4], buf2[4];
  5
           int i;
                                                       Destination
  6

    Source File

  7
           memcpy (buf1,d,4*sizeof(int));

    Directive File

  8
  9
           for (i = 0; i < 4; i++) {
                                                       mode (optional):
                                                                   ap_bus
  10
                buf2[i]= buf1[3-i];
 11
                                                       depth (optional):
 12
                                                       latency (optional):
           memcpy (buf1,d,4*sizeof(int));
 13
 14
                                                       port (required): d
```

Рисунок 4.1. Исходная программа.

```
1 #include <stdio.h>
  3⊖ int main() {
          int d[4];
          int i;
          for (i=0; i<4; i++) {
              d[i] = i;
 10
          foo(d);
          //check results
         int res[4] = {0, 1, 2, 3};
int pass = 1;
 13
 14
 15
         fprintf(stdout, "Expected Actual\n");
fprintf(stdout, "-----\n");
 16
          for (i = 0; i < 4; i++) {
              fprintf(stdout, "res[%d]:%2d == d[%d]:%2d\n", i, res[i], i, d[i]);
if (res[i] != d[i])
 20
 21
22
23
24
25
26
27
28
29
30
31
                  pass = 0;
          }
          if (pass)
              fprintf(stdout, "-----Pass!-----\n");
              return 0;
         else
         {
              fprintf(stdout, "-----Fail!----\n");
 32
              return 1;
 33
34
          }
 35 }
```

Рисунок 4.2. Тест к программе.

4.2. Моделирование

Рисунок 4.3 Результат успешного моделирования

Моделирование четвертого решения – операции копирования также прошло успешно.

4.3. Синтез




Рисунок 4.4. Performance estimates – summary

На рисунке 4.4. можно увидеть, что достигнутая задержка 0.000 + 0.1, и не совпадает ни с одним решением. Величина Latency составила 0, что также не совпадает ни с одним решением. Операция копирования прошла без задержек.

Использование ресурсов:




Рисунок 4.5. Utilization estimates – summary

На рисунке 4.5. видно, что данный проект теперь займет на микросхеме только 1 регистр для хранения чисел. Затрачиваемые ресурсы не совпадают ни с одним решением, так осуществляется процедура копирования.

Interface					
— Summary					
RTL Ports	Dir	Bits	Protocol	Source Object	С Туре
ap_clk	in	1	ap_ctrl_hs	foo	return value
ap_rst	in	1	ap_ctrl_hs	foo	return value
ap_start	in	1	ap_ctrl_hs	foo	return value
ap_done	out	1	ap_ctrl_hs	foo	return value
ap_idle	out	1	ap_ctrl_hs	foo	return value
ap_ready	out	1	ap_ctrl_hs	foo	return value
d_req_din	out	1	ap_bus	d	pointer
d_req_full_n	in	1	ap_bus	d	pointer
d_req_write	out	1	ap_bus	d	pointer
d_rsp_empty_n	in	1	ap_bus	d	pointer
d_rsp_read	out	1	ap_bus	d	pointer
d_address	out	32	ap_bus	d	pointer
d_datain	in	32	ap_bus	d	pointer
d_dataout	out	32	ap_bus	d	pointer
d_size	out	32	ap_bus	d	pointer

Рисунок 4.6. Interface Summary.

Полученные значения Interface Summary на рисунке 4.6. совпадают с прошлыми решениями, представленным на рисунке 1.7, 2.6 и 3.6. На рисунке 4.6 также представлены интерфейсы, которые используются в синтезированном устройстве. Видно, что в схеме применяется те же протоколы ар_bus. Порты d_adress, d_datain, d_dataout и d_size 32-битные.




Рисунок 4.7. Performance Profile

Performance Profile на рисунке 4.7 говорит о том, что задержка при копировании отсутствует, а арифметических операций не происходит.



Рисунок 4.8. Schedule viewer

Schedule viewer также говорит о том, что процедура копирования происходит без задержек.

Профиль ресурсов также имеет ожидаемую структуру. 🖆 Performance Profile 📜 Resource Profile 🖂 BRAM DSP FF LUT Banks/Depth Bits P0 Bits P1 Bits P2 Words W*Bits*Banks ⊿ ⊜ foo 0 1 0 32 Instances(0) 0 0 0 0 Memories(0) 0 0 0 0 0 Expressions(0) 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 Channels(0) 0 Multiplexers(0) 0 0 0 0 0 DSP(0) 0

Рисунок 4.9. Resource Profile

4.4. C|RTL моделирование

При осуществлении совместного моделирования программа показала ожидаемые результаты Latency, которые также соответствуют второму решению.

Cosimulation Report for 'foo'




Рисунок 4.10. Отчет о моделировании

Покажем временную диаграмму моделирования на рисунке 4.11.




Рисунок 4.11. Design Top Signals

Здесь также видно, что операция копирования идет без задержек и иных арифметических операций не происходит.

4.Выводы

В данной работе были рассмотрены различия, которые могут появиться при синтезе устройства с применением протокола шины на уровне порта.

Инструмент Vivado HLS поддерживает протокол ввода-вывода шины:

- Протокол ввода-вывода это протокол общей шины
- Протокол ввода / вывода не является отраслевым стандартом
- Протокол шины инструментов Vivado HLS позволяет подключаться к ядрам адаптера.

Протокол ввода / вывода шины поддерживает тетсру

- Протокол ввода / вывода шины поддерживает функцию С тетсру
- Обеспечивает высокопроизводительный интерфейс для пакетной передачи данных в стиле DMA

Протокол ввода / вывода шины поддерживает сложную арифметику указателей на вводе / выводе

- Указатели на ввод / вывод могут быть синтезированы в ар fifo или ар bus
- При использовании ар fifo доступ должен быть последовательным
- Если используется арифметика указателя, порт должен использовать ap_bus

Протокол типа ap_bus реализует переменные указателя и передачи по ссылке в виде шины общего назначения.

В результате получены 4 решения: первое — одиночная операция чтения и записи массива в стандартном режиме. Ведичина latancy составила 4 такта, а максимальная задержка обработки сигнала на такте составляет 9.900 + 0.1нс; второе — множественная операция чтения и записи массива с аккумулирующим значением без дополнительных арифметических операций в стандартном режиме, полный цикл выполнения за 14 тактов, задержка составила также 9.900 + 0.1нс; третье решение также — множественная операция чтения и записи массива с аккумулирующим значением с дополнительными арифметическими операциями в стандартном режиме, полный цикл выполнения также за 14 тактов, а максимальная задержка обработки сигнала на такте составила также 9.900 + 0.1нс; четвертое решение — режим копирования, данный режим прошел без задержек и занял минимальное количество ресурсов.