Санкт-Петербургский политехнический университет Петра Великого Институт компьютерных наук и технологий Кафедра компьютерных систем и программных технологий

Отчет по лабораторной работе №9_1 Курс: «Проектирование реконфигурируемых гибридных вычислительных систем» Тема: Optimizing array structures

> Санкт – Петербург 2019

ОГЛАВЛЕНИЕ

1. Задание	3
1.1 Код программы и теста	3
Задание:	5
2.Решение №1.	6
2.1. Синтез	6
3. Второе решение	7
3.1.Директива	7
3.2 Синтез	8
3.3. Вывод логов	9
4. Решение №3.	10
4.1 Параметры третьего решения	10
4.2 Синтез	11
5 Rubon	12

1. Задание

1.1 Код программы и теста

```
#include "dct.h"
void dct 1d(dct data t src[DCT SIZE], dct data t dst[DCT SIZE])
  unsigned int k, n;
   int tmp;
   const dct data t dct coeff table[DCT SIZE][DCT SIZE] = {
#include "dct coeff table.txt"
   };
DCT Outer Loop:
   for (k = 0; k < DCT SIZE; k++) {
DCT Inner Loop:
      for (n = 0, tmp = 0; n < DCT SIZE; n++) {
         int coeff = (int)dct coeff table[k][n];
         tmp += src[n] * coeff;
      dst[k] = DESCALE(tmp, CONST BITS);
void dct 2d(dct data t in block[DCT SIZE][DCT SIZE],
      dct data t out block[DCT SIZE][DCT SIZE])
   dct data t row outbuf[DCT SIZE][DCT SIZE];
   dct data t col outbuf[DCT SIZE][DCT SIZE],
col inbuf[DCT SIZE][DCT SIZE];
   unsigned i, j;
   // DCT rows
Row DCT Loop:
   for (i = 0; i < DCT SIZE; i++) {
      dct 1d(in block[i], row outbuf[i]);
   // Transpose data in order to re-use 1D DCT code
Xpose Row Outer Loop:
   for (j = 0; j < DCT SIZE; j++)
Xpose Row Inner Loop:
      for (i = 0; i < DCT SIZE; i++)
         col inbuf[j][i] = row outbuf[i][j];
   // DCT columns
Col DCT Loop:
   for (i = 0; i < DCT SIZE; i++) {
      dct 1d(col inbuf[i], col outbuf[i]);
   // Transpose data back into natural order
Xpose Col Outer Loop:
   for (j = 0; j < DCT SIZE; j++)
Xpose Col Inner Loop:
```

```
for (i = 0; i < DCT SIZE; i++)
         out block[j][i] = col outbuf[i][j];
void read data(short input[N], short buf[DCT SIZE][DCT SIZE])
  int r, c;
RD Loop Row:
  for (r = 0; r < DCT SIZE; r++) {
RD Loop Col:
      for (c = 0; c < DCT SIZE; c++)
        buf[r][c] = input[r * DCT SIZE + c];
void write_data(short buf[DCT SIZE][DCT SIZE], short output[N])
   int r, c;
WR Loop Row:
   for (r = 0; r < DCT SIZE; r++) {
WR Loop Col:
      for (c = 0; c < DCT SIZE; c++)
         output[r * DCT SIZE + c] = buf[r][c];
void dct(short input[N], short output[N])
   short buf 2d in[DCT SIZE][DCT SIZE];
   short buf 2d out[DCT SIZE][DCT SIZE];
   // Read input data. Fill the internal buffer.
  read data(input, buf 2d in);
  dct 2d(buf 2d in, buf 2d out);
   // Write out the results.
  write data(buf 2d out, output);
#ifndef DCT H
#define DCT H
#define DW 16
#define N 1024/DW
#define NUM TRANS 16
typedef short dct data t;
#define DCT SIZE 8 /* defines the input matrix as 8x8 */
#define CONST BITS 13
#define DESCALE(x,n) (((x) + (1 << ((n)-1))) >> n)
void dct(short input[N], short output[N]);
#endif // DCT H not defined
```

Задание:

Launch the Vivado® HLS tool.
 Open the provided dct_prj Vivado HLS tool project located at:

C:\training\optimize_array_performance\demo\dct_prj

- Access and review the source files (*dct.c* and *dct.h*) from the Explorer pane.
- Run C synthesis.
- Review the Synthesis report.
- Create a new solution named *solution2* (select **Project** > **New Solution**).
- Accept the default settings and click **Finish**.
- Apply the **PIPELINE** directive on *DCT_Outer_Loop* of the *dct_1d* function (shown below).
- Similarly, apply the **PIPELINE** directive to the following loops:
 - *Xpose_Row_Inner_Loop* of the *dct_2d* function
 - *Xpose_Col_Inner_Loop* of the *dct_2d* function
 - *RD_Loop_Col* of the *read_data* function
- WR_Loop_Col of the write_data function
- Compare the results of two solutions (*solution1* and *solution2*).
- What is the worst-case latency of the design?
- Go to the Utilization Estimates section and note the number of DSP48E and block RAMs used to implement *solution2*.
- Select the **Console** tab and review the synthesis information.
- Create a new solution named *solution3*.
- Accept the default settings and click **Finish**.
- Apply the **ARRAY_PARTITION** directive to *buf_2d_in* of the *dct* function as shown in the figure below.
- Similarly, apply the **ARRAY_PARTITION** directive *col_inbuf* of the *dct_2d* function.
- Run C synthesis.
- Compare the results of the two solutions (*solution2* and *solution3*).

2.Решение №1.

2.1. Синтез

Результаты синтеза с оценкой производительности и используемых ресурсов представлены на рисунках 2.1 и 2.2 соответственно.




Рисунок 2.1. Отчет о синтезе




Рисунок 2.2. Отчет об используемых ресурсах

Величина Latency составила 4215.

Количество ресурсов в проекте составило 5 блоков BRAM_18К и один блок DSP48E.

3. Второе решение

3.1.Директива

Пропишем директиву PIPELINE, рисунок 3.1.




Рисунок 3.1. Параметры второго решения

3.2 Синтез

Результаты синтеза с оценкой производительности и сравнительном анализе используемых ресурсов первого и второго решения представлены на рисунках 3.2 и 3.3 соответственно.




Рисунок 3.1. Отчет о синтезе

Величина Latency составила 899.




Рисунок 2.3. Сравнительный отчет первого и второго решений В проекте используется 5 блоков BRAM и 8 блоков DSP.

3.3. Вывод логов.

```
INFO: [SCHED 284-61] Pipelining loop 'DCT_Outer_Loop'.

MANDING: [SCHED 284-62] Pipelining loop 'DCT_Outer_Loop'.

MANDING: [SCHED 284-62] Pipelining result regret of the properties of 'src_load 5', dct_cil7) on array 'src' due to limited memory ports. Please consider using a memory core wit 
MANDING: [SCHED 284-22] The critical path in module 'dct_id1' consists of the following:

"mul' operation of DSP[189] ("mul_in17", dct_cil2) [184] (2.84 for file of the following:

"mul' operation of DSP[189] ("mul_in17", dct_cil2) [184] (2.84 for file of the following:

"mul' operation of DSP[189] ("mul_in17", dct_cil2) [189] (2.95 ns)

IMFO: [SCHED 284-12] The critical path in module 'dct_id1' consists of the following:

"mul' operation of DSP[189] ('add_in15_5', dct_cil2) [189] (2.95 ns)

IMFO: [SCHED 284-11] Flapsed time: 0.486 seconds; current allocated memory: 113.710 M8.

IMFO: [SUB 285-11] Elapsed time: 0.486 seconds; current allocated memory: 114.073 M8.

IMFO: [SIND 285-189] Ending of time: 0.486 seconds; current allocated memory: 114.073 M8.

IMFO: [SIND 285-189] Finished sicro-architecture generation.

IMFO: [SCHED 284-11] Flapsed time: 0.498 seconds; current allocated memory: 114.073 M8.

IMFO: [SCHED 284-11] Starting scheduling ...

IMFO: [SCHED 284-11] Flapsed time: 0.498 seconds; current allocated memory: 114.074 M8.

IMFO: [SCHED 284-11] Flapsed time: 0.498 seconds; current allocated memory: 114.074 M8.

IMFO: [SCHED 284-11] Flapsed time: 0.498 seconds; current allocated memory: 114.074 M8.

IMFO: [SCHED 284-11] Flapsed time: 0.498 seconds; current allocated memory: 114.074 M8.

IMFO: [SCHED 284-11] Flapsed time: 0.498 seconds; current allocated memory: 114.074 M8.

IMFO: [SCHED 284-11] Flapsed time: 0.498 seconds; current allocated memory: 114.074 M8.

IMFO: [SCHED 284-11] Flapsed time: 0.498 seconds; current allocated memory: 114.074 M8.

IMFO: [SCHED 284-11] Flapsed time: 0.498 seconds; current allocated memory: 114.074 M8.

IMFO: [SCHED 284-11] Flapsed time: 0.498 seconds; current allocated memory: 114
```

Рисунок 3.4. Окно Console

Как видно из сообщения, не удалось достичь требуемого значения Initiation interval для DCT Outer Loop в связи с нехваткой портов памяти. Для достижения требуемой пропускной способности нужно разбить массивы col_inbuf и in_block.

4. Решение №3.

4.1 Параметры третьего решения

Пропишем соответствующие директивы, рисунок 4.1.




Рисунок 4.1. Параметры третьего решения

4.2 Синтез

Результаты сравнительного анализа результатов синтеза третьего решения с первым и вторым и сравнительными оценками производительности и используемых ресурсов представлены на рисунках 4.2.




Рисунок 4.2. Сравнительный отчет трех решений

Latency в третьем решении достигла наименьшей величины из трех решений и составила 531.

В проекте используется 3 блока BRAM и 8 блоков DSP.

5. Вывод

Значение Latency уменьшилось с 4215 до 531 при использовании директивы для разбиения массивов что поспособствовало успешному применению директивы PIPELINE и повышению пропускной способности проекта.