

Informe guía 3

Laboratorio de Electrónica Digital

Autor:

Simón Aulet

Octubre 2025

Índice

1. Ejercicio 1	2
1.1. Código del Módulo	2
1.2. Testbench	2
1.3. Waveform	3
2. Ejercicio 2	3
2.1. Código del Módulo	3
2.2. Testbench	3
2.3. Waveform	4
3. Ejercicio 3	4
3.1. Código del Módulo	4
3.2. Testbench	5
3.3. Waveform	6
4. Ejercicio 4	6
4.1. Código del Módulo	6
4.2. Testbench	7
4.3. Waveform	7
5. Ejercicio 5	7
5.1. Código del Módulo	7
5.2. Testbench	8
5.3. Waveform	9
6. Ejercicio 6	9
6.1. Código del Módulo	9
6.2. Testbench	10
6.3. Waveform	10
7. Ejercicio 7	10
7.1. Código del Módulo	10
7.2. Testbench	11
7.3. Waveform	12
8. Ejercicio 8	12
8.1. Código del Módulo	12
8.2. Testbench	13
8.3. Waveform	13
9. Ejercicio 9	13
9.1. Código del Módulo	14
9.2. Testbench	14
9.3. Waveform	15

10.Ejercicio 10	15
10.1. Resolución	15
10.2. Código del Módulo	16
10.3. Testbench	17
10.4. Waveform	18
11.Ejercicio 11	18
11.1. Resolución	18
11.2. Código del Módulo	19
11.3. Testbench	20
11.4. Waveform	21
12.Ejercicio 12	22
12.1. Resolución	22
12.2. Código del Módulo	22
12.3. Testbench	24
12.4. Waveform	25
13.Ejercicio 13	26
13.1. Código del Módulo	26
13.2. Testbench	26
13.3. Waveform	28
14.Ejercicio 14	28
14.1. Código del Módulo	28
14.2. Testbench	28
14.3. Waveform	29
15.Ejercicio 15	29
15.1. Resolución	30
15.2. Código del Módulo	30
15.3. Testbench	30
15.4. Waveform	31
16.Ejercicio 16	31
16.1. Resolución	32
16.2. Código del Módulo	32
16.3. Testbench	32
16.4. Waveform	33
17.Ejercicio 17	33
17.1. Código del Módulo	33
17.2. Testbench	34
17.3. Waveform	35
18.Ejercicio 18	35
18.1. Resolución	35
18.2. Código del Módulo	35
18.3. Testbench	35

18.4. Waveform	36
19.Ejercicio 19	37
19.1. Código del Módulo	37
19.2. Testbench	38
19.3. Waveform	39
20.Ejercicio 20	39
20.1. Resolución	40
20.2. Código del Módulo	40
20.3. Testbench	41
20.4. Waveform	42

1 Ejercicio 1

Diseñar un módulo que solo conecte una entrada a a una salida y .

1.1 Código del Módulo

```
1 module ej1(  
2     input a,  
3     output reg y);  
4  
5 always @(*)  
6 begin  
7     y <= a;  
8 end  
9 endmodule
```

Listing 1: Módulo ej1.v

1.2 Testbench

```
1 module ej1_tb();  
2 reg A;  
3 wire Y;  
4 integer i;  
5  
6 ej1 INOUT(.a(A), .y(Y));  
7  
8 initial  
9 begin  
10     #3 A = 1;  
11 end  
12  
13 initial  
14 begin  
15     for(i=0; i<20; i=i+1)  
16         #10 A = ~A;  
17         $finish;  
18 end  
19 initial  
20 $monitor($time, "A=%d, Y=%d", A, Y);  
21 endmodule
```

Listing 2: Testbench ej1_tb.v

1.3 Waveform




Figura 1: Waveform del ejercicio 1

2 Ejercicio 2

Diseñar una compuerta AND con dos entradas y una salida.

2.1 Código del Módulo

```

1 module and\_2(
2   input x1,
3   input x2,
4   output q);
5
6   assign q = aux; //pruebo para usar wires en la salida
7   reg aux;        //registro generado después del assign para probar
                   //la concurrencia
8   always@(*)
9   begin
10    aux <= x1 && x2;
11  end
12
13 endmodule

```

Listing 3: Módulo and_2

2.2 Testbench

```

1 `timescale 1ns/100ps
2 module ej2_tb();
3
4   reg X1, X2;
5   wire Q;
6
7   and_2 AND_2_TB(.x1(X1), .x2(X2), .q(Q));
8
9   initial
10  begin
11    #2 X1 = 0;
12    #3 X2 = 0;
13  end

```

```

14
15 always
16 begin
17     #10 X1 <= 1'b0;
18     #11 X2 <= 1'b0;
19     #20 X1 <= 1'b1;
20     #30 X2 <= 1'b1;
21     #40 X1 <= 1'b0;
22     #60 X1 <= 1'b0;
23
24     $finish;
25 end
26 initial
27 $monitor($time, "X1=%d, X2=%d, Q=%d", X1, X2, Q);
28
29 endmodule

```

Listing 4: Testbench ej2_tb.v

2.3 Waveform




Figura 2: Waveform del ejercicio 2

3 Ejercicio 3

Módulo que implemente una OR de tres entradas.

3.1 Código del Módulo

```

1 module or_gate(
2     input wire x1,
3     input wire x2,
4     input wire x3,
5     output wire q
6 );
7 reg salida;
8 assign q = salida;
9
10 always@(*)
11 begin
12     if(x1 || x2 || x3)
13         salida = 1'b1;

```

```
14     else
15         salida = 1'b0;
16     end
17
18 endmodule
```

Listing 5: Módulo or_gate

3.2 Testbench

```
1 `timescale 1ns/100ps
2 module or_gate_tb();
3
4 reg X1, X2, X3;
5 wire Y;
6
7 or_gate DUT(.x1(X1), .x2(X2), .x2(X2), .q(Y));
8
9 initial
10 begin
11     X1 <= 1'b0;
12     X2 <= 1'b0;
13     X3 <= 1'b0;
14 end
15 always
16 begin
17     #10 X1 <= 1'b0;
18         X2 <= 1'b0;
19         X3 <= 1'b0;
20     #10 X1 <= 1'b0;
21         X2 <= 1'b0;
22         X3 <= 1'b1;
23     #10 X1 <= 1'b0;
24         X2 <= 1'b1;
25         X3 <= 1'b0;
26     #10 X1 <= 1'b0;
27         X2 <= 1'b1;
28         X3 <= 1'b1;
29     #10 X1 <= 1'b1;
30         X2 <= 1'b0;
31         X3 <= 1'b0;
32     #10 X1 <= 1'b1;
33         X2 <= 1'b0;
34         X3 <= 1'b1;
35     #10 X1 <= 1'b1;
36         X2 <= 1'b1;
37         X3 <= 1'b0;
38     #10 X1 <= 1'b1;
39         X2 <= 1'b1;
40         X3 <= 1'b1;
41     #10
```



```

42     X1 <= 1'b0;
43     X2 <= 1'b0;
44     X3 <= 1'b0;
45     #10
46     $finish;
47 end
48
49 initial
50 $monitor("X1=%d, X2=%d, Y=%d", X1, X2, Y);
51
52 endmodule

```

Listing 6: Testbench or_gate_tb.v

3.3 Waveform




Figura 3: Waveform del ejercicio 3

4 Ejercicio 4

Diseñar un módulo con operación XOR.

4.1 Código del Módulo

```

1 module xor_gate(
2   input wire x1,
3   input wire x2,
4   output wire q
5 );
6
7 reg aux;
8 assign q = aux;
9 always@(*)
10 begin
11   aux = x1 || x2;
12   if(x1&&x2)
13     aux = 1'b0;
14 end
15
16 endmodule

```

Listing 7: Módulo xor_gate

4.2 Testbench

```

1 `timescale 1ns/100ps
2
3 module xor_gate_tb();
4 reg X1, X2;
5 wire Q;
6
7 xor_gate XOR_GATE_TB(.x1(X1), .x2(X2), .q(Q));
8
9 always
10 begin
11     #10 X1 <= 1'b0; //X1=0
12     #11 X2 <= 1'b0; //X1=0, X2=0
13     #20 X1 <= 1'b1; //X1=1, X2=0
14     #30 X2 <= 1'b1; //X1=1, X2=1
15     #40 X1 <= 1'b0; //X1=0, X2=1
16     #50 X2 <= 1'b0; //X1=0, X2=0
17     #60
18
19     $finish;
20 end
21
22 initial
23 $monitor("X1=%d, X2=%d, Q=%d", X1, X2, Q);
24
25 endmodule

```

Listing 8: Testbench xor_gate_tb

4.3 Waveform




Figura 4: Waveform del ejercicio 4

5 Ejercicio 5

Implementar un MUX de 2 entradas y 1 salida con señal de selección.

5.1 Código del Módulo

```

1 module mux(
2 input wire in1,

```

```
3 input wire in2,
4 input wire sel,
5 input wire clk,
6 output wire out
7 );
8 reg aux;
9 assign out = aux;
10
11 always@(posedge clk)
12 begin
13     if(sel)
14         aux = in2;
15     else
16         aux = in1;
17 end
18 endmodule
```

Listing 9: Módulo mux

5.2 Testbench

```
1 `timescale 1ns/100ps
2
3 //verible_lint waive module-filename
4 module MUX_TB();
5 reg IN1, IN2, SEL, CLK;
6 wire OUT;
7 integer i;
8
9 mux DUT(.in1(IN1), .in2(IN2), .sel(SEL), .clk(CLK), .out(OUT));
10
11 initial
12 begin
13     #5 CLK = 0;
14     for(i=0; i<20; i=i+1)
15         #10 CLK = ~CLK;
16
17     $finish;
18 end
19
20 initial
21 begin
22     IN1      = 1'b0;
23     IN2      = 1'b1;
24     #100 IN1 = 1'b1;
25     IN2      = 1'b0;
26 end
27
28 always
29 begin
30
```

```

31  SEL = 1'b0;
32  #20 SEL = 1'b1;
33  #20 SEL = 1'b0;
34
35 end
36
37 initial
38 $monitor("IN1=%d, IN2=%d, SEL=%d, aux=%d, OUT=%d", IN1, IN2,
39          SEL, DUT.aux, OUT);
40 endmodule

```

Listing 10: Testbench MUX_TB

5.3 Waveform




Figura 5: Waveform del ejercicio 5

6 Ejercicio 6

Decodificador 2:4: Con 2 bits de entrada y 4 salidas.

6.1 Código del Módulo

```

1 module decoder2_4(
2   input [1:0] x,
3   output reg [3:0] y
4 );
5
6 initial
7   y = 4'b0000;
8
9 always@(*)
10 begin
11   y = 4'b0000;
12   y[x] = 1'b1;
13 end
14
15 endmodule

```

Listing 11: Módulo ej6.v

6.2 Testbench

```

1 `timescale 1ns/100ps
2
3 module DECODER2_4_TB();
4
5 reg [1:0] X;
6 wire [3:0] Y;
7
8 decoder2_4 DUT(.x(X), .y(Y));
9
10 initial
11 begin
12     #10 X = 2'b00;
13     #10 X = 2'b01;
14     #10 X = 2'b10;
15     #10 X = 2'b11;
16     #10;
17     $finish;
18 end
19
20 endmodule

```

Listing 12: Testbench ej6_tb.v

6.3 Waveform




Figura 6: Waveform del ejercicio 6

7 Ejercicio 7

Codificador 8:3: Con 8 entradas y 3 salidas.

7.1 Código del Módulo

```

1 `timescale 1ns/100ps
2
3 module encoder83(
4     input wire [7:0] x,

```

```
5   output reg[2:0] y
6 );
7
8 always@(*)
9 casex(x) // Encoder de prioridad, solo toma la salida más alta
10     ignorando el resto
11     8'b1xxxxxxx: y = 7;
12     8'b01xxxxxx: y = 6;
13     8'b001xxxxx: y = 5;
14     8'b0001xxxx: y = 4;
15     8'b00001xxx: y = 3;
16     8'b000001xx: y = 2;
17     8'b0000001x: y = 1;
18     8'b00000001: y = 0;
19     default      : y = 0;
20 endcase
21 endmodule
```

Listing 13: Módulo ej7.v

7.2 Testbench

```
1 module ENCODER83_TB();
2
3 reg [7:0] X;
4 wire [2:0] Y;
5
6 encoder83 DUT(.x(X), .y(Y));
7
8 initial
9 begin
10     #10 X=8'b00000000;
11     #10 X=8'b00000001;
12     #10 X=8'b00000010;
13     #10 X=8'b00000100;
14     #10 X=8'b00001000;
15     #10 X=8'b00010000;
16     #10 X=8'b00100000;
17     #10 X=8'b01000000;
18     #10 X=8'b10000000;
19     #10 X=8'b01000100;
20     #10 X=8'b00000011;
21     #10 X=8'b00000001;
22     #10
23     $finish;
24 end
25
26 endmodule
```

Listing 14: Testbench ej7_tb.v

7.3 Waveform




Figura 7: Waveform del ejercicio 7

8 Ejercicio 8

Comparador de 2 números (4 bits): Salidas para mayor, igual, menor.

8.1 Código del Módulo

```

1 module comparator(
2   input wire [3:0] x1,
3   input wire [3:0] x2,
4   output wire big,
5   output wire eq,
6   output wire les
7 );
8 reg [2:0] result;
9
10 assign les = result[2];
11 assign eq = result[1];
12 assign big = result[0];
13
14 always@(*)
15 begin
16   if (x1 < x2)
17     result = 3'b100; //les on
18   else if (x1 == x2)
19     result = 3'b010; //eq on
20   else if (x1 > x2)
21     result = 3'b001; //big on
22   else
23     result = 3'b000; //no input
24 end
25
26 endmodule

```

Listing 15: Módulo comparator

8.2 Testbench

```

1 `timescale 1ns / 100ps
2
3 module COMPARATOR_TB();
4
5 reg [3:0] X1;
6 reg [3:0] X2;
7
8 wire LES, EQ, BIG;
9
10 comparator COMP_DUT(.x1(X1), .x2(X2), .big(BIG), .eq(EQ),
11   .les(LES));
12 initial
13 begin
14   X1 = 0;
15   X2 = 0;
16   #10 X1 = 5; //X1>X2 -> big
17   #10 X2 = 5; //X1=X2 -> eq
18   #10 X1 = 1; //X1<X2 -> les
19   #10 X2 = 0; //X1>X2 -> big
20   #10;
21   $finish;
22 end
23 endmodule

```

Listing 16: Testbench COMPARATOR_TB

8.3 Waveform




Figura 8: Waveform del ejercicio 8

9 Ejercicio 9

Sumador de 1 bit (half adder).

9.1 Código del Módulo

```
1 module half_adder(  
2   input  wire a,  
3   input  wire b,  
4   input  wire clk,  
5   output wire s,  
6   output wire c);  
7  
8   reg sum;  
9   reg carry;  
10  
11  assign s = sum;  
12  assign c = carry;  
13  
14  always@(posedge clk)  
15  begin  
16      if((a && b))  
17      begin  
18          sum    <= 1'b0;  
19          carry <= 1'b1;  
20      end  
21      else  
22      begin  
23          carry <= 1'b0;  
24          if(a || b)  
25              sum <= 1'b1;  
26          else  
27              sum <= 1'b0;  
28      end  
29  end  
30  
31 endmodule
```

Listing 17: Módulo half_adder

9.2 Testbench

```
1 `timescale 1ns/100ps  
2  
3 module HALF_ADDER_TB();  
4  
5   reg A, B;  
6   wire S, C;  
7   reg CLK;  
8   integer i;  
9  
10  half_adder HALF_ADDER_DUT(.a(A), .b(B), .s(S), .c(C), .clk(CLK));  
11  
12  initial  
13  begin
```

```

14  CLK = 1'b0;
15  for (i=0; i<10; i = i+1)
16      #10 CLK = ~CLK;
17  $finish;
18 end
19
20 initial
21 begin
22     A = 0;
23     B = 0;
24 end
25
26 always
27 begin
28     #5 A = 1; //s=1, c=0
29     #10 B = 1; //s=0, c=1
30     #10 A = 0; //s=1, c=0
31     #10 B = 0; //s=0, c=0
32 end
33
34 endmodule

```

Listing 18: Testbench HALF_ADDER_TB

9.3 Waveform




Figura 9: Waveform del ejercicio 9

10 Ejercicio 10

Sumador completo (full adder): con acarreo de entrada y salida.

10.1 Resolución

Se elige instanciar dos veces el medio sumador hecho en el ejercicio anterior y conectarlo como se ve en el diagrama.




Figura 10: Diagrama del sumador completo implementado con dos half adders

10.2 Código del Módulo

```

1 module full_adder(
2     input  wire a,
3     input  wire b,
4     input  wire cin,
5     input  wire clk,
6
7     output wire s,
8     output wire cout
9 );
10
11 wire a1, b1, a2, b2;
12 wire s1, c1, s2, c2;
13
14 half_adder hadder1(.a(a1), .b(b1), .s(s1), .c(c1), .clk(clk));
15 half_adder hadder2(.a(a2), .b(b2), .s(s2), .c(c2), .clk(clk));
16
17 assign a1 = a;
18 assign b1 = b;
19 assign a2 = s1;
20 assign b2 = cin;
21
22 assign s = s2;
23 assign cout = c1 || c2;
24
25 endmodule

```

Listing 19: Módulo full_adder

10.3 Testbench

```
1 `timescale 1ns/100ps
2
3 module FULL_ADDER_TB();
4
5 reg A, B, CIN;
6 wire S, COUT;
7 reg CLK;
8 integer i;
9
10 full_adder FULL_ADDER_DUT(.a(A), .b(B), .cin(CIN), .s(S),
    .cout(COUT), .clk(CLK));
11
12 initial
13 begin
14     CLK = 1'b0;
15     for (i=0; i<500; i = i+1)
16         #5 CLK = ~CLK;
17 end
18
19 initial
20 begin
21     A = 0;
22     B = 0;
23     CIN = 0;
24 end
25
26 always
27 begin
28     #2;
29     A = 0;
30     B = 0;
31     CIN = 0;
32     #50;
33     A = 0;
34     B = 0;
35     CIN = 1;
36     #50;
37     A = 0;
38     B = 1;
39     CIN = 0;
40     #50;
41     A = 0;
42     B = 1;
43     CIN = 1;
44     #50;
45     A = 1;
46     B = 0;
47     CIN = 0;
48     #50;
```

```

49     A    = 1;
50     B    = 0;
51     CIN  = 1;
52     #50;
53     A    = 1;
54     B    = 1;
55     CIN  = 0;
56     #50;
57     A    = 1;
58     B    = 1;
59     CIN  = 1;
60     $finish;
61 end
62
63 endmodule

```

Listing 20: Testbench FULL_ADDER_TB

10.4 Waveform




Figura 11: Waveform del ejercicio 10

11 Ejercicio 11

Sumador de 4 bits en cascada: usando full adders. Se toma el enfoque de sumadores sin acarreo anticipado.

11.1 Resolución

Para este ejercicio se conectan 4 full_adders en serie como se ve en la figura. No se usa acarreo anticipado si no que se usa la señal valid para indicar que ya pasaron 4 ciclos de reloj desde que se inició la suma; cubriéndose así el peor caso posible en retardo de acarreo.




Figura 12: Diagrama del sumador de 4 bits implementado con full adders en cascada

11.2 Código del Módulo

```

1 module nibble_adder(
2     input  wire  [3:0] a,
3     input  wire  [3:0] b,
4     input  wire      cin,
5     output wire  [3:0] s,
6     output wire      cout,
7     output wire      valid, //valid indica salida valida sin
8                               transiciones de accarreo ocurriendo
9 );
10
11 wire [3:0] cin_aux;
12 wire [3:0] cout_aux;
13
14 reg valid_state;
15 reg[1:0] valid_count;
16
17 full_adder FA4(.a(a[3]), .b(b[3]), .cin(cin_aux[3]), .s(s[3]),
18               .cout(cout_aux[3]), .clk(clk));
19 full_adder FA3(.a(a[2]), .b(b[2]), .cin(cin_aux[2]), .s(s[2]),
20               .cout(cout_aux[2]), .clk(clk));
21 full_adder FA2(.a(a[1]), .b(b[1]), .cin(cin_aux[1]), .s(s[1]),
22               .cout(cout_aux[1]), .clk(clk));
23 full_adder FA1(.a(a[0]), .b(b[0]), .cin(cin_aux[0]), .s(s[0]),
24               .cout(cout_aux[0]), .clk(clk));
25
26 assign cout      = cout_aux[3];
27 assign cin_aux[3] = cout_aux[2];
28 assign cin_aux[2] = cout_aux[1];
29 assign cin_aux[1] = cout_aux[0];
30 assign cin_aux[0] = cin;
31
32 assign valid = valid_state;

```

```
30 //Frente a un cambio en la entrada, deshabilita la validez de la
    salida
31 always@(a, b)
32 begin
33     valid_state = 1'b0;
34     valid_count = 2'b00;
35 end
36
37 //Cuento hasta 4 para habilitar la salida
38 always@(posedge clk)
39 begin
40     valid_state <= &valid_count; //valid_state = 1 cuando count=11
    (pasaron 4 clk desde cambio)
41     if(valid_count!=2'b11) //incremento cuando valid_state=0. evaluo
        valid_count por sincronizacion
42         valid_count <= valid_count+1;
43 end
44
45 endmodule
```

Listing 21: Módulo nibble_adder

11.3 Testbench

```
1 `timescale 1ns/100ps
2
3 module NIBBLE_ADDER_TB();
4
5     reg [3:0] A, B;
6     reg      CIN;
7     wire [3:0] S;
8     wire COUT, VALID;
9     reg CLK;
10    integer i;
11
12    nibble_adder NIBBLE_ADDER_DUT( .a(A), .b(B), .cin(CIN), .s(S),
        .cout(COUT), .valid(VALID), .clk(CLK) );
13
14    initial
15    begin
16        CLK = 1'b0;
17        for (i=0; i<500; i = i+1)
18            #5 CLK = ~CLK;
19    end
20
21    initial
22    begin
23        A = 4'd0;
24        B = 4'd0;
25        CIN = 1'b0;
26    end
```

```

27
28 always
29 begin
30     #100;
31     A = 4'd7;
32     B = 4'd2;
33     #100;
34
35     A = 4'd3;
36     B = 4'd10;
37     #100;
38
39     A = 4'd5;
40     B = 4'd9;
41     #100;
42
43     A = 4'd12;
44     B = 4'd4;
45     #100;
46
47     A = 4'd1;
48     B = 4'd15;
49     #100;
50
51     A = 4'd8;
52     B = 4'd6;
53     #100;
54
55     A = 4'd15;
56     B = 4'd15;
57     #100;
58
59 $finish;
60 end
61
62 endmodule

```

Listing 22: Testbench NIBBLE_ADDER_TB

11.4 Waveform




Figura 13: Waveform del ejercicio 11

12 Ejercicio 12

ALU simple de 4 bits: que realice suma, resta, AND y OR (seleccionado con un opcode).

12.1 Resolución

Para el AND y OR se implementan soluciones en el mismo módulo. Para la suma se usa el nibble_adder del ejercicio anterior y para la resta se usa el nibble adder con entradas modificadas (b invertido y acarreo de entrada=1). Para interpretar la salida de la resta hay que considerar el carry_out invertido como bit de signo. Para poder ver eso se hace una salida auxiliar en el tb llamada S_RESTA que representa la salida con el bit de signo.

12.2 Código del Módulo

```
1 module nibble_alu(  
2     input wire [3:0] a,  
3     input wire [3:0] b,  
4     input wire [1:0] op,  
5     input wire      clk,  
6  
7     output wire [3:0] s,  
8     output wire      cout,  
9     output wire      valid  
10 );  
11  
12 //variables manipulables segun operacion elegida  
13 reg [3:0] a_reg, b_reg, s_reg;  
14 reg      cin_reg;  
15 reg      cout_reg, valid_reg;  
16  
17 //salidas wire a registros internos modificables  
18 assign s      = s_reg;  
19 assign cout    = cout_reg;  
20 assign valid   = valid_reg;  
21  
22 //cables auxiliares para salida de instancia de sumador  
23 wire [3:0] s_sum;  
24 wire cout_sum, valid_sum;  
25  
26 nibble_adder sumador(.a(a_reg), .b(b_reg), .cin(cin_reg),  
27     .s(s_sum), .cout(cout_sum), .valid(valid_sum), .clk(clk));  
28  
29 //codigos de operacion  
30 reg add_op;    // op1 = add (00)  
31 reg sub_op;    // op2 = sub (01)  
32 reg and_op;    // op3 = and (10)  
33 reg or_op;     // op4 = or  (11)  
34  
35
```

```
36 always@(posedge clk)
37 begin
38     add_op <= (op==2'b00) ? 1'b1 : 1'b0;
39     sub_op <= (op==2'b01) ? 1'b1 : 1'b0;
40     and_op <= (op==2'b10) ? 1'b1 : 1'b0;
41     or_op  <= (op==2'b11) ? 1'b1 : 1'b0;
42 end
43
44 always@(posedge clk)
45 begin
46     if(add_op)
47     begin
48         a_reg    <= a;
49         b_reg    <= b;
50         cin_reg  <= 1'b0;
51         s_reg    <= s_sum;
52         cout_reg <= cout_sum;
53         valid_reg <= valid_sum;
54     end
55     else if(sub_op)
56     begin
57         a_reg    <= a;
58         b_reg    <= ~b;
59         cin_reg  <= 1'b1;
60         s_reg    <= s_sum;
61         cout_reg <= ~cout_sum;
62         valid_reg <= valid_sum;
63     end
64     else if(and_op)
65     begin
66         a_reg    <= a;
67         b_reg    <= b;
68         s_reg    <= a_reg & b_reg;
69         cout_reg <= 1'b1;
70         valid_reg <= 1'b1;
71     end
72     else if(or_op)
73     begin
74         a_reg    <= a;
75         b_reg    <= b;
76         s_reg    <= a_reg | b_reg;
77         cout_reg <= 1'b1;
78         valid_reg <= 1'b1;
79     end
80 end
81
82 endmodule
```

Listing 23: Módulo nibble_alu

12.3 Testbench

```
1 `timescale 1ns/100ps
2
3 module NIBBLE_ALU_TB();
4
5 reg [3:0] A, B;
6 wire [3:0] S;
7 wire COUT, VALID;
8 reg[1:0] OP;
9 reg CLK;
10
11 wire[4:0] S_RESTA; //variable para visualizar resta en waveform
12
13 integer i;
14
15 nibble_alu NIBBLE_ALU_DUT( .a(A), .b(B), .op(OP), .s(S),
16     .cout(COUT), .valid(VALID), .clk(CLK) );
17
18 initial
19 begin
20     CLK = 1'b0;
21     for (i=0; i<500; i = i+1)
22         #5 CLK = ~CLK;
23 end
24
25 assign S_RESTA = {COUT, S};
26
27 initial
28 begin
29     A = 4'd0;
30     B = 4'd0;
31     OP = 2'b00;
32 end
33
34 always
35 begin
36     #100;
37     OP = 2'b00; //suma
38     A = 4'd7;
39     B = 4'd2;
40
41     #100;
42     OP = 2'b01; //resta con salida positiva
43     A = 4'd10;
44     B = 4'd3;
45
46     #100;
47     OP = 2'b01; //resta con salida negativa
48     A = 4'd5;
49     B = 4'd9;
```

```

49     #100;
50
51     OP = 2'b10; //and bit a bit
52     A = 4'b1111;
53     B = 4'b0101;
54     #100;
55
56     OP = 2'b10; //and bit a bit
57     A = 4'b1010;
58     B = 4'b0110;
59     #100;
60
61     OP = 2'b11; //or bit a bit
62     A = 4'b0010;
63     B = 4'b1010;
64     #100;
65
66     A = 4'b0000;
67     B = 4'b1111;
68     #100;
69
70     $finish;
71 end
72
73 endmodule

```

Listing 24: Testbench NIBBLE_ALU_TB

12.4 Waveform

Waveform en formato decimal para interpretar las operaciones de suma y resta:




Figura 14: Waveform del ejercicio 12 - Formato decimal

Waveform en formato binario para ver las operaciones de AND y OR:




Figura 15: Waveform del ejercicio 12 - Formato binario

13 Ejercicio 13

Multiplexor 4:1.

13.1 Código del Módulo

```

1 module mux_41(
2     input wire [3:0] x,
3     input wire [1:0] sel,
4     output wire y
5 );
6
7 assign y = x[sel];
8
9 endmodule

```

Listing 25: Módulo mux_41

13.2 Testbench

```

1 `timescale 1ns/100ps
2
3 module MUX41_TB();
4
5     reg [3:0] X;
6     reg [1:0] SEL;
7     wire      Y;
8
9     mux_41 mux( .x(X), .sel(SEL), .y(Y));
10
11     initial
12     begin
13         X = 4'b0000;
14         SEL = 2'b00;
15     end
16
17     always
18     begin
19         #20;
20         X = 4'b0000;

```

```
21     #10 SEL = 2'b00;
22     #10 SEL = 2'b01;
23     #10 SEL = 2'b10;
24     #10 SEL = 2'b11;
25     #20;
26     X      = 4'b0101;
27     #10 SEL = 2'b00;
28     #10 SEL = 2'b01;
29     #10 SEL = 2'b10;
30     #10 SEL = 2'b11;
31     #20;
32     X      = 4'b1010;
33     #10 SEL = 2'b00;
34     #10 SEL = 2'b01;
35     #10 SEL = 2'b10;
36     #10 SEL = 2'b11;
37     #20;
38     X      = 4'b1111;
39     #10 SEL = 2'b00;
40     #10 SEL = 2'b01;
41     #10 SEL = 2'b10;
42     #10 SEL = 2'b11;
43     #20;
44     X      = 4'b0011;
45     #10 SEL = 2'b00;
46     #10 SEL = 2'b01;
47     #10 SEL = 2'b10;
48     #10 SEL = 2'b11;
49     #20;
50     X      = 4'b1100;
51     #10 SEL = 2'b00;
52     #10 SEL = 2'b01;
53     #10 SEL = 2'b10;
54     #10 SEL = 2'b11;
55     #20;
56     X      = 4'b0110;
57     #10 SEL = 2'b00;
58     #10 SEL = 2'b01;
59     #10 SEL = 2'b10;
60     #10 SEL = 2'b11;
61     #20;
62     X      = 4'b1001;
63     #10 SEL = 2'b00;
64     #10 SEL = 2'b01;
65     #10 SEL = 2'b10;
66     #10 SEL = 2'b11;
67
68     $finish;
69 end
70
71 endmodule
```

Listing 26: Testbench MUX41_TB

13.3 Waveform




Figura 16: Waveform del ejercicio 13

14 Ejercicio 14

Demultiplexor 1:4.

14.1 Código del Módulo

```

1 module demux_14(//No se consideran los estados no-seleccionados; se
  dejan en estado previo
2   input  wire      x,
3   input  wire[1:0] sel,
4   input  wire      clk,
5
6   output reg[3:0] y
7 );
8 initial
9   y = 4'b0000;
10
11 always@(posedge clk)
12   y[sel] <= x;
13
14 endmodule

```

Listing 27: Módulo demux_14

14.2 Testbench

```

1 `timescale 1ns/100ps
2
3 module DEMUX_14_TB();
4
5 reg X, CLK;
6 reg [1:0] SEL;

```

```

7 wire [3:0] Y;
8
9 integer i;
10 demux_14 DEMUX_14_TB(.x(X), .sel(SEL), .y(Y), .clk(CLK));
11
12 initial
13 begin
14     X    = 1'b0;
15     CLK  = 1'b0;
16     for(i=0; i<500; i=i+1)
17     begin
18         #5
19         CLK = ~CLK;
20     end
21 end
22
23 initial
24 begin
25     #20 X = 1'b1;
26     SEL = 2'b00;
27     #22 SEL = 2'b01;
28     #11 SEL = 2'b10;
29     #33 SEL = 2'b11;
30     #15 X    = 1'b0;
31     #17 SEL = 2'b10;
32     #20 SEL = 2'b01;
33     #33 SEL = 2'b00;
34     #20 $finish();
35 end
36
37 endmodule

```

Listing 28: Testbench DEMUX_14_TB

14.3 Waveform




Figura 17: Waveform del ejercicio 14

15 Ejercicio 15

Latch tipo D: sensible al nivel.

15.1 Resolución

Si bien se podría implementar la lógica pura del latch, para este ejercicio se conectan las compuertas construyendo un latch tradicional. En el diagrama se ven los nombres de los wires usados para el código.




Figura 18: Diagrama del latch tipo D implementado con compuertas

15.2 Código del Módulo

```

1 module latchD(
2   input wire D,
3   input wire E,
4   output wire Q,
5   output wire Qnot
6 );
7
8 // Podría implementar solo la lógica pero como estoy manija
9 // el mismo diagrama del libro :)))
10
11 wire w1, w2, w3, w4, w5, w6;
12
13 //Entradas
14 assign w1 = D;
15 assign w2 = E;
16 //Lógica del diagrama
17 assign w3 = ~(w1 && w2);
18 assign w4 = ~(w2 && ~w1);
19 assign w5 = (~w6 || ~w4);
20 assign w6 = (~w3 || ~w5);
21 //Salidas
22 assign Q = w6;
23 assign Qnot = w5;
24
25 endmodule

```

Listing 29: Módulo latchD

15.3 Testbench

```

1 `timescale 1ns/100ps
2
3 module ej15_tb();
4
5 reg d, e;
6 wire q, qNOT;
7
8 latchD latchD_tb(.D(d), .E(e), .Q(q), .Qnot(qNOT));
9
10 initial
11 begin
12     #5;
13     d = 1'b1;
14     e = 1'b1;
15     #10;
16     d = 1'b0;
17     e = 1'b0;
18     #10;
19     d = 1'b0;
20     e = 1'b1;
21     #10;
22     d = 1'b1;
23     e = 1'b0;
24     #10;
25     d = 1'b1;
26     e = 1'b1;
27     #10;
28
29     $finish;
30 end
31
32 endmodule

```

Listing 30: Testbench ej15_tb

15.4 Waveform




Figura 19: Waveform del ejercicio 15

16 Ejercicio 16

Flip-Flop tipo D: sensible al flanco de subida.

16.1 Resolución

En este caso se hace la implementación directamente. Se observa que, a diferencia del latch, hace falta un registro para mantener el estado.

Entradas		Salidas		Comentarios
<i>D</i>	<i>CLK</i>	<i>Q</i>	\bar{Q}	
1	↑	1	0	SET (almacena un 1)
0	↑	0	1	RESET (almacena un 0)
↑ = transición del reloj de nivel BAJO a nivel ALTO				

Figura 20: Tabla de verdad del flip-flop tipo D

16.2 Código del Módulo

```

1 module flipflopD(
2     input wire d,
3     input wire clk,
4     output wire q,
5     output wire qnot
6 );
7 //En este caso no hago todo el diagrama como el libro. Sin embargo,
8 // se observa que,
9 // por ser un flipflop, necesito si o si registros, no puedo
10 // asignar los wires
11
12 reg state;
13 assign q = state;
14 assign qnot = ~state;
15
16 always@(posedge clk)
17     state <= d;
18
19 endmodule

```

Listing 31: Módulo flipflopD

16.3 Testbench

```

1 `timescale 1ns/100ps
2
3 module ej16_tb();
4
5 reg D, CLK;
6 wire Q, QNOT;
7
8 integer i;
9

```

```

10 flipflopD FLIPFLOPD_TB(.d(D), .clk(CLK), .q(Q), .qnot(QNOT));
11
12 initial
13 begin
14     CLK = 1'b0;
15     for(i=0; i<500; i=i+1)
16         #5 CLK = ~CLK;
17 end
18
19 initial
20 begin
21     D = 1'b1;
22     #23 D = 1'b0;
23     #21 D = 1'b1;
24     #2 D = 1'b0;
25     #44 D = 1'b1;
26     #20;
27     $finish;
28 end
29
30 endmodule

```

Listing 32: Testbench ej16_tb

16.4 Waveform




Figura 21: Waveform del ejercicio 16

17 Ejercicio 17

Contador binario de 4 bits : que cuente de 0 a 15 en cada flanco de reloj.

17.1 Código del Módulo

```

1 module contador_4(
2     input wire rst,
3     input clk,
4     output wire [3:0] q
5 );
6 reg [3:0] state;
7 assign q = state;
8
9 initial

```

```
10 state = 4'b0000;
11
12 always@(posedge clk or rst)
13     if(rst)
14         state <= 4'b0000;
15     else
16         state <= state+1;
17
18 endmodule
```

Listing 33: Módulo contador_4

17.2 Testbench

```
1 `timescale 1ns/100ps
2
3 module ej17_tb();
4
5 reg CLK, RST;
6 wire [3:0] Q;
7 integer i;
8
9 contador_4 CONTADOR_4_TB(.q(Q), .rst(RST), .clk(CLK));
10
11 initial
12 begin
13     CLK = 1'b0;
14     i = 1'b0;
15     RST = 1'b0;
16 end
17
18 initial
19 begin
20     for(i=0; i<50; i=i+1)
21     begin
22         #10;
23         CLK = ~CLK;
24     end
25     $finish;
26 end
27
28 initial
29 begin
30     #20 RST = 1'b1;
31     #5 RST = 1'b0;
32     #50 RST = 1'b1;
33     #52 RST = 1'b0;
34 end
35 endmodule
```

Listing 34: Testbench ej17_tb

17.3 Waveform




Figura 22: Waveform del ejercicio 17

18 Ejercicio 18

Contador módulo-N: parametrizable.

18.1 Resolución

Se elije un límite de 8 bits para el contador. Un cambio de módulo durante uso no resetea si no que simplemente incrementa el límite. La salida Q es la salida en binario.

18.2 Código del Módulo

```

1 module contador_N(
2     input wire [7:0] N,
3     input wire      rst,
4     input wire      clk,
5     output wire [7:0] Q //Determino que cuenta hasta máximo 256
6 );
7
8 reg [7:0] state;
9 assign Q = state;
10
11 always@(posedge clk or rst)
12 begin
13     if(rst)
14         state <= 8'b00000000;
15     if( (state < N) && (!rst) )
16         state <= state+1;
17     else
18         state <= 8'b00000000;
19 end
20
21 endmodule

```

Listing 35: Módulo contador_N

18.3 Testbench

```

1 `timescale 1ns/100ps
2

```

```

3 module ej18_tb();
4
5 reg [7:0] N;
6 reg RST, CLK;
7 wire [7:0] Q;
8 integer i;
9
10 initial
11 begin
12     i = 0;
13     RST = 1'b0;
14     CLK = 1'b0;
15     N = 8'd5;
16 end
17
18 contador_N CONTADOR_N_TB(.N(N), .rst(RST), .clk(CLK), .Q(Q));
19
20 initial
21 begin
22     for(i=0; i<300; i=i+1)
23         #10 CLK = ~CLK;
24     $finish;
25 end
26
27 initial
28 begin
29     #210 N = 8'd20;
30     #400 RST = 1'b1;
31     #2 RST = 1'b0;
32     #1 N = 8'd100;
33 end
34 endmodule

```

Listing 36: Testbench ej18_tb

18.4 Waveform

Waveform 1: Se observa el inicio del contador que llega hasta 5 y vuelve a arrancar desde 0




Figura 23: Waveform del ejercicio 18 - Inicio del contador

Waveform 2: Se puede apreciar el cambio de N durante la ejecución del contador. No se reinicia si no que simplemente sigue sumando




Figura 24: Waveform del ejercicio 18 - Cambio de módulo

Waveform 3: Misma corrida, se ve el limite superior




Figura 25: Waveform del ejercicio 18 - Límite superior

Waveform 4: Reset en funcionamiento




Figura 26: Waveform del ejercicio 18 - Reset

19 Ejercicio 19

Registro de desplazamiento de 8 bits: con carga paralela y desplazamiento hacia la izquierda.

19.1 Código del Módulo

```

1 module srg_4(
2   input  wire[7:0] x,
3   input  wire      sh_ld, //1=shift / 0=load
4   input  wire      clk,
5   output wire      y
6 );
7
8 reg [7:0]  buffer;
9 reg       serial_output;
10 wire      shift;
11 wire      load;
12
13 assign y = serial_output;
14 assign shift = sh_ld;
15 assign load = ~sh_ld;
16

```



```
17 initial
18     buffer = 8'd0;
19
20 always@(posedge clk)
21 begin
22     if(load)
23         buffer <= x;
24     else if(shift)
25     begin
26         serial_output <= buffer[7]; //desplazamiento a la izquierda,
           sale MSB
27         buffer <= buffer << 1;
28     end
29     else
30         buffer <= 8'b00000000;
31 end
32
33 endmodule
```

Listing 37: Módulo srg_4

19.2 Testbench

```
1 module ej19_tb();
2
3 reg [7:0] X;
4 reg      SH_LD;
5 reg      CLK;
6 wire      Y;
7
8 integer    i;
9
10 srg_4 SRG_TB(.x(X), .sh_ld(SH_LD), .clk(CLK), .y(Y));
11
12 initial
13 begin
14     CLK    = 1'b0;
15     X      = 8'd0;
16     SH_LD  = 1'b1;
17 end
18
19 initial
20 begin
21     for (i=0; i<500; i=i+1)
22         #5 CLK = ~CLK;
23 end
24
25 initial
26 begin
27     #6 SH_LD = 1'b0; // LOAD
28     #1 X = 8'b11111111;
```

```

29  #20 SH_LD = 1'b1; // SHIFT
30  #100;
31  #3   SH_LD = 1'b0; // LOAD
32  #2   X = 8'b11111111;
33  #20 SH_LD = 1'b1; // SHIFT
34  #50 SH_LD = 1'b0; // LOAD
35  #2   X = 8'b10101010;
36  #20 SH_LD = 1'b1; // SHIFT
37  #120;
38  $finish();
39 end
40 endmodule

```

Listing 38: Testbench ej19_tb

19.3 Waveform

Se marcan 3 puntos en la salida de onda

- El primer marcador (desde la izquierda) indica un punto en el cual todos los bits fueron desplazados por cero y no se actualiza la entrada mientras que el selector sigue en SHIFT, con lo cual la salida entrega ceros
- En el segundo marcador se activo la entrada (SH_LD en bajo por un momento) con lo cual el registro volvió a empezar. Luego, justo en el marcador se vuelve a activar la entrada con otro código en X con lo cual se pisa la información anterior
- Finalmente en el ultimo se ve cómo el ultimo patrón ingresado terminó de salir y quedan ceros a la salida por no volver a activarse la entrada




Figura 27: Waveform del ejercicio 19

20 Ejercicio 20

Diseñar una FSM Moore que detecte la secuencia "101".^{en} una entrada serial (din). La FSM tiene una entrada de datos (din), reloj (clk) y reset (rst). La salida (det) vale 1 solo cuando se ha detectado la secuencia "101". Si aparece la secuencia, la máquina sigue buscando solapamientos (ej: en 10101, detecta 2 veces).

20.1 Resolución

Para el detector de secuencias 101 se implementa el diagrama lógico de la figura. Nótese que la máquina de estados de Moore es con overlap; no necesariamente se re-inicia al entregar una secuencia.




Diagrama de la FSM

20.2 Código del Módulo

```

1 module detector_secuencias(
2     input  din,
3     input  clk,
4     input  rst,
5     output det);
6
7 reg [1:0] estado; //cuatro estados posibles; mirar diagrama
8
9 assign det = &estado; // la salida es 1 cuando el estado es 11
10
11 initial
12 estado <= 2'b00;
13
14 always@(posedge clk or posedge rst)
15 begin
16     if(rst==1)
17         estado <= 2'b00; // reset asíncrono
18     else
19         begin
20             case (estado)
21                 2'b00: estado <= (din) ? 2'b01 : 2'b00;
22                 2'b01: estado <= (din) ? 2'b01 : 2'b10;
23                 2'b10: estado <= (din) ? 2'b11 : 2'b00;

```

```
24     2'b11: estado <= (din) ? 2'b01 : 2'b10;
25     default: estado <= 2'b00;
26     endcase
27 end
28 end
29
30 endmodule
```

Listing 39: Módulo detector_secuencias

20.3 Testbench

```
1  `timescale 1ns/100ps
2
3  module ej20_tb();
4
5  reg X, RST, CLK;
6  wire Y;
7  integer i;
8
9  detector_secuencias DETECTOR_SECUENCIAS_TB(
10     .din(X),
11     .rst(RST),
12     .clk(CLK),
13     .det(Y)
14 );
15
16 initial
17 begin
18     X = 0;
19     RST = 0;
20     CLK = 0;
21
22     for(i=0; i<100; i=i+1) //25 periodos de reloj
23         #10 CLK = ~CLK;
24
25     $finish;
26 end
27
28 initial
29 begin
30     @(negedge CLK); X = 0;
31     @(negedge CLK); X = 0;
32     @(negedge CLK); X = 1;
33     @(negedge CLK); X = 1;
34     @(negedge CLK); X = 0;
35     @(negedge CLK); X = 1;
36     @(negedge CLK); X = 0;
37     @(negedge CLK); X = 1;
38     @(negedge CLK); RST = 1;
39     @(negedge CLK); RST = 0;
```

```

40    @(negedge CLK); X    = 0;
41    @(negedge CLK); X    = 1;
42    @(negedge CLK); X    = 1;
43    @(negedge CLK); X    = 0;
44    @(negedge CLK); X    = 1;
45    @(negedge CLK); X    = 0;
46    @(negedge CLK); X    = 1;
47    @(negedge CLK); X    = 0;
48    @(negedge CLK); X    = 0;
49    @(negedge CLK); X    = 1;
50    @(negedge CLK); X    = 0;
51    @(negedge CLK); X    = 0;
52    @(negedge CLK); X    = 1;
53    @(negedge CLK); X    = 0;
54    @(negedge CLK); X    = 0;
55 end
56
57 endmodule

```

Listing 40: Testbench ej20_tb

20.4 Waveform

Se puede ver el reset asincrono en funcionamiento durante la segunda salida positiva de Y enviando al estado inicial y re-iniciandose la secuencia.




Figura 28: Waveform del ejercicio 20