Práctica 3 SED

Por simón Mateo de Pedraza

Contenido

P	ráctica 3 SED	1
	Tarea 1: completar el process	2
	Tarea 2: crear testbench	
	Tarea 3: implementación en la placa	
	Fichero de restricciones	
	Pulsando reset	
	Conclusiones	
	COLICIOSIONES	U

Tarea 1: completar el process

Se le da prioridad al reset. Se asigna la señal con el flanco de sbida del reloj.

Tarea 2: crear testbench

Se crea un testbench con la ayuda del generador de testbench online lapinoo

```
1 -- Testbench automatically generated online
                                                                              VHDL Testbench
2 -- at https://vhdl.lapinoo.net
3 -- Generation date : 15.11.2021 09:07:16 UTC
5 library ieee;
6 use ieee.std_logic_1164.all;
8 entity tb_fsm is
9 end tb_fsm;
10
11 architecture tb of tb_fsm is
12
       component fsm
13
14
           port (RESET
                              : in std_logic;
                              : in std_logic;
15
                  PUSHBUTTON : in std_logic;
16
                  LIGHT
                              : out std_logic_vector (0 to 3));
17
       end component;
18
19
                       : std_logic;
       signal RESET
20
       signal CLK : std_logic;
signal PUSHBUTTON : std_logic;
21
23
       signal LIGHT
                          : std_logic_vector (0 to 3);
24
       constant TbPeriod : time := 100 ns; -- EDIT Put right period here
25
       signal TbClock : std_logic := '0';
signal TbSimEnded : std_logic := '0';
26
27
28
29 begin
30
       dut : fsm
31
       port map (RESET
                              => RESET,
32
                  CLK
                             => CLK.
33
                  PUSHBUTTON => PUSHBUTTON,
34
                  LIGHT
                              => LIGHT);
35
36
       -- Clock generation
37
       TbClock <= not TbClock after TbPeriod/2 when TbSimEnded /= '1' else '0';
38
39
       -- EDIT: Check that CLK is really your main clock signal
40
       CLK <= TbClock;
41
42
43
       stimuli : process
       begin
44
            -- EDIT Adapt initialization as needed
45
           PUSHBUTTON <= '0';
46
47
           -- Reset generation
48
            -- EDIT: Check that RESET is really your reset signal
49
```

```
RESET <= '1';
50
             wait for 100ns;
RESET <= '0';
51
52
             wait for 100ns;
53
54
              -- EDIT Add stimuli here
55
56
             --wait for 100 * TbPeriod;
57
              --Estado 1
58
             PUSHBUTTON <= '1';
59
             wait for 100ns;
PUSHBUTTON <= '0';
60
61
62
             wait for 100ns;
63
             --Estado 2
64
             PUSHBUTTON <= '1';
65
             wait for 100ns;
PUSHBUTTON <= '0';</pre>
66
67
             wait for 100ns;
68
69
             --Estado 3
70
71
             PUSHBUTTON <= '1';
             wait for 100ns;
PUSHBUTTON <= '0';</pre>
72
73
             wait for 100ns;
74
75
76
             --Estado 0
             PUSHBUTTON <= '1';
77
             wait for 100ns;
PUSHBUTTON <= '0';</pre>
78
79
             wait for 100ns;
80
81
              --Estado 1
82
             PUSHBUTTON <= '1';
83
             wait for 100ns;
PUSHBUTTON <= '0';</pre>
84
85
             wait for 100ns;
86
87
             --reseteo estado 0
88
             RESET <= '1';
wait for 100 ns;</pre>
89
90
             RESET <= '0';
91
             wait for 100 ns;
92
93
              -- Stop the clock and hence terminate the simulation
TbSimEnded <= '1';</pre>
94
95
              wait;
96
         end process;
97
98
99 end tb;
100
101 -- Configuration block below is required by some simulators. Usually no need to
102
103 configuration cfg_tb_fsm of tb_fsm is
         for tb
104
         end for:
105
106 end cfg_tb_fsm;
```

Tarea 3: implementación en la placa


Fichero de restricciones

Utilizamos el reloj de la placa, 4 leds, 1 botón para cambiar y el reset de la placa.


Pulsando el botón

Observamos como pasa del estado cero a los siguietes estados mediante la luz que se va "moviendo" hacia la izquierda cada vez que se pulsa el botón.









Pulsando reset



Conclusiones

Resulta sorprendentemente sencillo implementar una máquina de estados en una FPGA de la forma vista en la práctica. Estoy seguro de que será de gran ayuda para los trabajos de la asignatura.

También se ve que si no se añade algo para contrarrestar el rebote mecánico de los botones, esto puede ser un problema, a si que se debe tener en cuenta a la hora de diseñar productos con una FPGA.