Nombre: Nº Matrícula:

SISTEMAS ELECTRÓNICOS DIGITALES. 2º CONTROL, CURSO 18-19, HOJA 1 de 2

NOTAS IMPORTANTES:

- El único resultado válido será la que se indique en la casilla de solución.
- La resolución de las cuestiones sin una mínima explicación escrita de los pasos seguidos para la obtención de los resultados producirá penalización en la calificación, considerándose no valida la respuesta.
- La fecha de publicación de las calificaciones y de la revisión estará dentro de los márgenes establecidos según normativa.
- La puntuación del ejercicio se indica en cada parte.
- CADA EJERCICIO SE CONTESTA EN UNA HOJA SEPARADA

Ejercicio 1. (30%)

Se quiere diseñar un sistema de gestión de la ocupación de un aparcamiento público. Para adaptarlo a distintos recintos, el número de plazas, CAPACITY, debe ser fácilmente configurable durante la síntesis hasta un máximo de 255 plazas. El sistema detectará la entrada y salida de vehículos mediante sendas barreras de infrarrojos situadas en sus barreras de entrada y salida, y actualizará el número de plazas libres con esa información. El sistema controlará un indicador luminoso con las indicaciones "LIBRE", que se encenderá cuando queden plazas libres, y "OCUPADO", que lo hará cuando no quede ninguna. El sistema debe contar además con dos entradas adicionales, FREEPL y LOAD_N, para corregir manualmente cualquier error en el recuento de plazas debido a un mal funcionamiento de los sensores. Las entradas y salidas del sistema serán las siguientes:

RESET_N	Е	Reset asíncrono. Reinicia el número de plazas libre a la capacidad total del aparcamiento.
CLK	Е	Reloj activo en el flanco de subida.
SNSR_IN	Е	En esta entrada aparece un pulso con una duración de un ciclo de reloj cada vez que entra un vehículo en el aparcamiento. Muestreada en los flancos activos del reloj.
SNSR_OUT	Е	En esta entrada aparece un pulso con una duración de un ciclo de reloj cada vez que sale un vehículo del aparcamiento. Muestreada en los flancos activos del reloj.
FREEPL[70]	Е	Número de plazas a introducir en el sistema.
LOAD_N	Е	Cuando esta entrada está a '0' el valor en la entrada FREEPL se registra en el sistema el siguiente flanco activo del reloj. Tiene mayor prioridad que las entradas de los sensores.
DRIVE_IN	S	Vale '1' cuando quedan plazas libres, '0' en cualquier otro caso.
FULL	S	Vale '1' cuando el aparcamiento está lleno, '0' en cualquier otro caso.

Se pide:

- 1. Identificar qué funcionalidades del diseño pueden realizarse de manera independiente.
- 2. Realizar una partición del diseño en función de las funcionalidades encontradas y dibujar el diagrama de bloques resultante.
- 3. Desarrollar una descripción en VHDL sintetizable del sistema que tenga en cuenta la partición realizada.

<u>Nota:</u> por brevedad, implementar los distintos bloques identificados como procesos y/o sentencias concurrentes dentro de una misma arquitectura.

Solución


- 1. Funcionalidades del diseño pueden realizarse de manera independiente:
 - Contabilidad de plazas libres.
 - Detección de plazas libres.



Control del luminoso.

2. Partición del diseño en función de las funcionalidades encontradas y diagrama de bloques:

Funcionalidad	Módulo
Contabilidad de plazas libres	Contador ascendente/descendente con precarga.
Detección de plazas libres	Comparador
Control del luminoso	Decodificador salidas



3. Descripción en VHDL sintetizable del sistema:

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all;
entity ROOM CTRLR is
  generic (
    CAPACITY: positive
  );
  port (
    RESET N : in std logic;
        : in std logic;
    SNSR IN : in std logic;
    SNSR OUT: in std logic;
    LOAD N
           : in std logic;
    FREEPL : in std logic vector(7 downto 0);
    DRIVE IN: out std logic;
            : out std logic
  );
end ROOM CTRLR;
architecture BEHAVIORAL of ROOM CTRLR is
  signal rem places: unsigned(FREEPL'range);
  signal full_i: std_logic;
  signal snsrs : std_logic_vector(1 downto 0);
begin
  snsrs <= SNSR IN & SNSR OUT;</pre>
  cntr1: process (RESET_N, CLK)
  begin
    if RESET N = '0' then
      rem places <= to unsigned(CAPACITY, rem places'length);</pre>
    elsif rising_edge(clk) then
      if LOAD N = '0' then
        rem places <= unsigned(FREEPL);</pre>
```




```
case snsrs is
    when "10" =>
        rem_places <= rem_places - 1;
    when "01" =>
        rem_places <= rem_places + 1;
    when others =>
        rem_places <= rem_places;
    end case;
    end if;
    end if;
    end process;

cmprtr1: full_i <= '1' when rem_places = 0 else '0';

FULL <= full_i;
    DRIVE_IN <= not full_i;
end BEHAVIORAL;</pre>
```


Ejercicio 2. (30%)

La figura siguiente muestra un contador síncrono de módulo 8 con habilitación serie. Ya que emplea una celda estándar, el uso de COMPONENT para implementarla se considera apropiado. El ejercicio consiste en escribir un código VHDL que implemente el contador para un número de bits genérico "N".



Para ello:

 a) Escriba el código VHDL de la celda básica según se muestra en la figura siguiente (entidad y arquitectura).



- b) Escriba el código VHDL (entidad y arquitectura) del contador (para "N" bits), de manera que cada celda gris debe ser implementada obligatoriamente como un componente (no se considerarán versiones "dataflow" ni "behavioural").
- c) A la hora de instanciar el componente, indique cómo se haría con mapeado posicional y mapeado nominal.
- d) Para la figura del apartado a) dibuje las formas de onda de las señales c y q cuando a=1 y b=1 durante 4 ciclos de reloj.


Solución

a)



```
ENTITY counter cell IS
   PORT (
      clk, a, b: IN BIT;
      c, q: BUFFER BIT);
END ENTITY;
ARCHITECTURE counter cell OF counter cellIS
   SIGNAL d: BIT;
BEGIN
   PROCESS (clk, a, b)
   BEGIN
      c <= a AND b;
      d <= c XOR q;
      IF clk'EVENT AND clk='1' THEN
        q \ll d;
      END IF;
END PROCESS;
END ARCHITECTURE;
b)
ENTITY N bit counterIS
   GENERIC (
      N: NATURAL := 4); --number of bits
   PORT (
      clk: IN BIT;
      q: OUT BIT_VECTOR(0 TO N-1));
END ENTITY;
ARCHITECTURE structural OF N bit counter IS
   SIGNAL a, b: BIT_VECTOR(0 TO \overline{N});
   --component declaration:--
   COMPONENT counter cell IS
      PORT (
         clk, a, b: IN BIT;
         c, q: BUFFER BIT);
   END COMPONENT;
BEGIN
   a(0)<='1';
   b(0)<='1';
   gen: FOR i IN 0 TO N-1 GENERATE
      counter: counter cell PORT MAP (clk, a(i), b(i), a(i+1), b(i+1));
   END GENERATE;
   q \le b(1 \text{ TO N});
END ARCHITECTURE;
c) Posicional
PORT MAP (clk, a(i), b(i), a(i+1), b(i+1));
Nominal
PORT MAP (clk=>clk, a=>a(i), b=>b(i), c=>a(i+1), q=>b(i+1));
d)
```





Ejercicio 4. (15%)

- A) Dibuje la forma de onda que se produce al transmitir el byte 0x58 a través de un UART a 50000 baudios sin paridad y un bit de parada. Etiquete cada bit (nombre y valor) y determine el tiempo en que se produce cada transición, asumiendo que el primer flanco del bit de inicio está en el tiempo t=0.
- B) Si un temporizador de interrupción se dispara a 200 kHz y la frecuencia del reloj del bus es de 24 MHz, ¿qué valor es el valor máximo del contador?
- C) Dado el siguiente código, dibujar la forma de onda que produce en el pin E9. Suponer que el clk que llega a los temporizadores es de 16MHz. Suponer que el temporizador 4 está ligado al pin E9, al que hay conectado un LED. Comentar el efecto que tendrá dicha señal sobre el LED.

```
#include "main.h"
#include "stm32f4xx_hal.h"
TIM_HandleTypeDef htim4;
void SystemClock_Config(void);
static void MX_GPIO_Init(void);
static void MX_TIM4_Init(void);
void HAL_TIM_MspPostInit(TIM_HandleTypeDef *htim);
int main(void)
 HAL_Init();
 SystemClock_Config();
 MX GPIO Init();
 MX TIM4 Init();
 HAL_TIM_PWM_Start(&htim1, TIM_CHANNEL_1);
 HAL_TIM_PWM_Start(&htim4, TIM_CHANNEL_1);
 while (1)
           HAL TIM SET COMPARE(&htim4, TIM CHANNEL 1, 0);
         HAL_Delay(1000);
            HAL TIM SET COMPARE(&htim4, TIM CHANNEL 1, 50);
         HAL_Delay(1000);
           _HAL_TIM_SET_COMPARE(&htim4, TIM_CHANNEL_1, 100);
         HAL_Delay(1000);
 }
}
static void MX_TIM4_Init(void)
 TIM_ClockConfigTypeDef sClockSourceConfig;
 TIM_MasterConfigTypeDef sMasterConfig;
 TIM_OC_InitTypeDef sConfigOC;
 htim4.Instance = TIM4;
 htim4.Init.Prescaler = 16:
 htim4.Init.CounterMode = TIM_COUNTERMODE_UP;
```




```
htim4.Init.Period = 100;
htim4.Init.ClockDivision = TIM_CLOCKDIVISION_DIV1;
[...]
```

Solución


a) 0x58 = 01011000

One bit time at 50000 baud is 1/50000 sec = 20 us

Dos opciones:



 $TIMER_CNT_PERIOD = (24 MHz/200 kHz) - 1 = 119$



Ejercicio 5. (15%)

Se desea incorporar a un sistema basado en STM32F407 la medida de la iluminación ambiental (400 – 700 nm) para el control de un entorno domótico. Para ello se dispone de un sensor de radiación tipo TSL232R caracterizado por lo indicado en las siguientes notas extraídas de sus hojas de características. La irradiancia a detectar varía en un rango de 0 a 200 $\mu W/cm2$ y se desea discernir hasta las decimas de $\mu W/cm2$. El CAD del STM32F4 tiene una Vref de 3.6V. Hallar:

- a) Resolución necesaria en la medida.
- b) Número mínimo de bits del conversor.
- c) ¿Es el CAD del STM32F4 adecuado para la tarea?
- d) Calcule la resolución con la Vref indicada y la óptima. ¿La Vref utilizada está bien escogida?

NOTA: indique claramente en la hoja de características los parámetros escogidos para el diseño.



Solución

a) Según el enunciado, se precisa alcanzar las décimas de $\mu W/cm^2$, luego la resolución objetivo es: $\Delta Gmin = 0.1 \ \mu W/cm^2$.

 $R = \Delta V \min = \Delta G \min * Ne = 0.1 \, \mu \text{W/cm}^2 * 10.2 \, \text{mV/}(\mu \text{W/cm}^2) = 1.02 \, \text{mV}$.

Ne = $10.2 \text{ mV/}(\mu\text{W/cm}^2)$ para 635 nm según la hoja de características.

b) El valor máximo de tensión a la entrada será:

$$\Delta V max = G max * Ne = 200 \mu W/cm^2 * 10,2 mV/(\mu W/cm^2) = 2,040 V$$

El valor mínimo, según el apartado a) es:

$$\Delta V \min = 0.1 \ \mu \text{W/cm}^2 * 10.2 \ \text{mV/}(\mu \text{W/cm}^2) = 1.02 \ \text{mV}$$

Luego el número de niveles mínimo del convertidor han de ser:

$$n = Vref / \Delta Vmin = 3529 => N = log n/log2 = 11,78 => N = 12 bits$$

- c) Sí, pues el CAD del STM32 tiene 12 bits, con lo que cumple perfectamente.
- d) La resolución con Vref = 3,6 V y N= 12 bits es:

$$n = 2^N = 4096$$

$$\Delta V min = V ref/ n = 3.6 V / 4096 = 0.879 mV$$

Podríamos medir hasta:

$$\Delta$$
Gmin = 0,879 mV / 10,2 mV/(μ W/cm²) = 0,086 μ W/cm².

Y con la Vref óptima = Δ Vmax = 2,040 V:

$$\Delta V min = V refopt / n = 2,04 V / 4096 = 0,498 mV$$


Podríamos medir hasta:

 $\Delta Gmin = 0.498 \text{ mV} / 10.2 \text{ mV/}(\mu\text{W/cm}^2) = 0.0488 \mu\text{W/cm}^2$.



TSL250R, TSL251R, TSL252R LIGHT-TO-VOLTAGE OPTICAL SENSORS


- Monolithic Silicon IC Containing Photodiode, Operational Amplifier, and Feedback Components
- Converts Light Intensity to a Voltage
- High Irradiance Responsivity, Typically 137 mV/(μW/cm²) at λ_p = 635 nm (TSL250R)
- Compact 3-Lead Clear Plastic Package
- Single Voltage Supply Operation
- Low Dark (Offset) Voltage....10 mV Max
- Low Supply Current.....1.1 mA Typical
- Wide Supply-Voltage Range.... 2.7 V to 5.5 V
 Replacements for TSL250, TSL251, and
- TSL252
- RoHS Compliant (-LF Package Only)



Description

The TSL250R, TSL251R, and TSL252R are light-to-voltage optical sensors, each combining a photodiode and a transimpedance amplifier (feedback resistor = 16 M Ω , 8 M Ω , and 2.8 M Ω respectively) on a single monolithic IC. Output voltage is directly proportional to the light intensity (irradiance) on the photodiode. These devices have improved amplifier offset-voltage stability and low power consumption and are supplied in a 3-lead clear plastic sidelooker package with an integral lens. When supplied in the lead (Pb) free package, the device is RoHS compliant.

Functional Block Diagram





Electrical Characteristics at V_{DD} = 5 V, T_A = 25°C, λp = 635 nm, R_L = 10 k Ω (unless otherwise noted) (see Notes 3, 4, and 5)

PARAMETER		TEST	TSL250R			TSL251R			TSL252R				
		CONDITIONS	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	UNIT	
VD	Dark voltage	E _e = 0	0	4	10	0	4	10	0	4	10	mV	
V _{OM}	Maximum output voltage	V _{DD} = 4.5 V	3.0	3.3		3.0	3.3		3.0	3.3		V	
V _O Output vo		$E_e = 14.6 \mu W/cm^2$	1.5	2	2.5								
	Output voltage	$E_e = 38.5 \mu W/cm^2$				1.5	2	2.5				V	
		$E_e = 196 \mu W/cm^2$							1.5	2	2.5		
coefficien	Temperature coefficient of	E _e = 14.6 μW/cm ² , T _A = 0°C to 70°C		1.6								mV/°C	
				80.0								%/°C	
		E _e = 38.5 μW/cm ² , T _A = 0°C to 70°C					1.6			~ /		mV/°C	
	output voltage						0.08					%/°C	
	(V ₀)	$E_e = 196 \mu W/cm^2$,								1.6		mV/°C	
		T _A = 0°C to 70°C								80.0		%/°C	
M	Irradiance responsivity	λ _p = 635 nm, See Notes 5 and 7		137			52			10.2		mV/(μW/cm²)	
		λ _p = 880 nm, See Notes 6 and 7		127			48			9.4			
I _{DD}	Supply current	$E_e = 14.6 \mu W/cm^2$		1.1	1.7		40						
		$E_e = 38.5 \mu W/cm^2$		1			1.1	1.7				mA	
		$E_e = 196 \mu W/cm^2$								1.1	1.7	1	

- NOTES: 3. Measurements are made with R_L = 10 kΩ between output and ground.

 4. Optical measurements are made using small-angle incident radiation from an LED optical source.

 5. The input irradiance E_e is supplied by an AlInGaP LED with peak wavelength λ_p = 635 nm

 6. The input irradiance E_e is supplied by a GaAlAs LED with peak wavelength λ_p = 880 nm

 7. Irradiance responsivity is characterized over the range V_O = 0.05 to 2.9 V. The best-fit straight line of Output Voltage V_O versus irradiance E_e over this range will typically have a positive extrapolated V_O value for E_e = 0.

