Schaltalgebra:

Operatoren: UND \wedge , ODER \vee , Nicht $ar{A}$

Vorrangregeln: Negation → Konjunktion (UND) → Disjunktion (ODER)

Kommutativgesetz: Vertauschungsgesetz

 $A \land B \land C = C \land B \land A \rightarrow UND$ $A \lor B \lor C = C \lor B \lor A \rightarrow ODER$

 $A \lor B \land C = A \lor (B \land C) = A \lor (C \land B) = A \lor C \land B \rightarrow Gemischt$

Assoziativgesetz: Klammergesetz

 $A \wedge B \wedge C = (A \wedge B) \wedge C \rightarrow UND$ $A \vee B \vee C = (A \vee B) \vee C \rightarrow ODER$

Distributivgesetz: Verteilungsgesetz

 $\begin{array}{c} A \wedge (B \vee C) = (A \wedge B) \vee (A \wedge C) \\ A \vee (B \wedge C) = (A \vee B) \wedge (A \vee C) \end{array}$

Für KV letzter Schritt

Idempotenzgesetz:

 $A \wedge A = A$ $A \vee A = A$

Neutralitätsgesetz:

 $A \wedge 1 = A$ $A \vee 0 = A$

Extremalgesetz:

 $A \wedge 0 = 0$ $A \vee 1 = 1$

Doppelnegationsgesetz:

 $A = \bar{\bar{A}}$

De Morgansche Gesetz:

 $\overline{A \wedge B} = \overline{A} \vee \overline{B} \Rightarrow \text{UND}$ $\overline{A \vee B} = \overline{A} \wedge \overline{B} \Rightarrow \text{ODER}$

Komplementärgesetz:

 $A \wedge \overline{A} = 0 \rightarrow UND$ $A \vee \overline{A} = 1 \rightarrow ODER$

Dualitätsgesetz:

Absorptionsgesetz:

 $A \lor (A \land B) = A \rightarrow UND$ $A \land (A \lor B) = A \rightarrow ODER$

Weitere Gesetze:

 $A \land 1 = A \rightarrow UND 1$ $A \land 0 = 0 \rightarrow UND 0$ $A \lor 1 = 1 \rightarrow ODER 1$ $A \lor 0 = A \rightarrow ODER 0$ \wedge = UND

 \vee = ODER


Präfix Tabelle

Faktor	Präfix	
10 ²⁴	Yotta	Υ
10 ²¹	Zetta	Z
10 ¹⁸	Exa	E
10 ¹⁵	Peta	Р
10 ¹²	Tera	T
10 ⁹	Giga	G
10 ⁶	Mega	М
10 ³	Kilo	k
10 ²	Hekto	h
10 ¹	Deka	da
10 ⁰		
10 ⁻¹	Dezi	d
10 ⁻²	Zenti	С
10 ⁻³	Milli	m
10 ⁻⁶	Mikro	μ
10 -9	Nano	n
10 ⁻¹²	Piko	р
10 ⁻¹⁵	Femto	f
10 ⁻¹⁸	Atto	а
10 ⁻²¹	Zepto	Z
10 ⁻²⁴	Yokto	Υ

Wahrheitstabellen Bsp.

Α	В	С	D	Υ
0	0	0	0	٠٠
0	0	0	1	?
0	0	1	0	٠٠
0	0	1	0	; ;
0	1	0	0	?
0	1	0	1	?
0	1	1	0	?
0	1	1	1	
	0	0	0	?
1	0	0	1	?
1	0	1	0	?
1	0	1	1	?
1	1	0	0	5.
1	1	0	1	?
1	1	1	0	?
1	1	1	1	?

Herleitung:



Grundgatter: Name	Funktion	Schaltsymbol	Mah	rhoite	tabelle
NOT-Gatter	$Y = \bar{A}$		A	Y	
(Negation)		1 2	0	1	
		A— P—Y	1	C	
			'		
AND-Gatter (Konjunktion)	$Y = A \wedge B = A \cdot B = AB$	A — &	A	В	Y
(UND)		. ⊢ γ	0	0	0
	 }_	В	0	1	0
			1	0	0
			1	1	1
OR-Gatter (Disjunktion)	$Y = A \vee B = A + B$	A _ ≥1	Α	В	Υ
(ODER)		A → ≥1	0	0	0
		в—	0	1	1
			1	0	1
			1	1	1
XOR-Gatter	$Y = A \underline{\vee} B = A \oplus B$	Δ =1	Α	В	Υ
(Kontravalenz)	1	A =1 _ Y	0	0	0
		в—	0	1	1
			1	0	1
	$A \underline{\vee} B = (A \wedge \overline{B}) \vee (\overline{A} \wedge B)$		1	1	0
NAND-Gatter	$Y = \overline{A \wedge B} = A \overline{\wedge} B = \overline{AB} = A B = A \uparrow B$	A — &	Α	В	Υ
		l^¬	0	0	1
		в—	0	1	1
			1	0	1
			1	1	0
NOR-Gatter	$Y = \overline{A \lor B} = A \overline{\lor} B = \overline{A + B} = A \backslash B = A \downarrow B$	A — ≥1	Α	В	Υ
		^	0	0	1
		B—	0	1	0
			1	0	0
			1	1	0
XNOR-Gatter	$Y = A \overline{\vee} B = \overline{A \vee B} = \overline{A \oplus B}$	1	Α	В	Y
(Äquivalenz)		A =1 b- y	0	0	1
		В	0	1	0
			1	0	0
			1	1	ı

Gatterlaufzeiten: (=Änderungen an den Eingängen der Gatter sind nicht sofort an den Ausgängen sichtbar)

Basic-Begriffe:

Zeit für Änderungen von LOW nach HIGH = t_{PLH}


maximale Taktfrequenz: $f_{max} = \frac{1}{t_{prop}(max)}$

Zeit für Änderungen von HIGH nach LOW = t_{PHL}

Langsamster Signalpfad (Kritischer Pfad) = t_{prop} (max)

Schnellster Signalpfad = $t_{prop}(min)$ -

Statische Timing-Analyse: (mit einem Beispiel als Erklärung)



Funktionale Vollständigkeit:

Mit diesen Verknüpfungen-(mengen) lassen sich alle anderen Verknüpfungen ausdrücken: {AND,NOT};{NAND};{NOR}


NAND-Verknüpfungen


Verknüpfung	Umsetzung
¬A (NOT)	\overline{AA}
AB (AND)	\overline{AB} \overline{AB}
\overline{AB} (NAND)	\overline{AB}
AVB (OR)	$\overline{\overline{AA}}$ $\overline{\overline{BB}}$
AVB (NOR)	$\overline{\overline{AA}} \overline{BB} \overline{\overline{AA}} \overline{\overline{BB}}$
A⊻B (XOR)	$\overline{\overline{A} \ \overline{B} \overline{B}} \ \overline{\overline{A} \overline{A} \ B}$
$\overline{A \veebar B}$ (XNOR)	$\overline{\overline{AB}} \ \overline{\overline{\overline{AA}} \ \overline{BB}}$

Kaskadierung: (Um Gatter mit mehr Eingängen zu erhalten)

Basic-Begriffe:

Schaltungstiefe = Anzahl der Gatter auf dem kritischen Pfad





Baumstruktur

Kettenstruktur

+ geringe Schaltungstiefe bei steigender Eingangsbreite	- hohe Schaltungstiefe bei steigender Eingangsbreite		
(= höhere Geschwindigkeit)			
Folgende Zeile n =	Eingangsbitanzahl		
Schaltungstiefe = $ceil(Id(n)) = ceil(log_2(n))$	Schaltungstiefe = n-1		
- hoher Gatterverbrauch bei steigender Ausgangsbreite	+ geringer Gatterverbrauch bei steigenden Ausgangsbreite		
Schaltnetz mit n Eingang	sbit und n-1 Ausgangsbits		
Gatteranzahl = 1 + 2 + 3 + + (n-1) = $\frac{(n-1)^2 + n - 1}{2}$	Gatteranzahl = n-1		

Wie viel Bit n für Dezimalzahl N?:

 $n = log_2(N + 1)$ oder mit 64 32 16 8 4 2 1


Disjunktive/Konjunktive Normalform:

1. Wahrheitstabelle aufstellen

DNF: Y = 1 markieren, Klauseln aufschreiben (Eingang 0 = \bar{A} , bei Eingang 1 = A) KNF: Y = 0 markieren, Klauseln aufschreiben (Eingang 0 = A, bei Eingang 1 = \bar{A})

2. Formel mit gebildeten Klauseln aufstellen


DNF: $(Klausel\ 1) \lor (Klausel\ 2) \lor (Klausel\ 3) \lor ...$ KNF: $(Klausel\ 1) \land (Klausel\ 2) \land (Klausel\ 3) \land ...$



KV-Diagramm: (Vereinfachen einer boolschen Funktion)

1. Disjunktive Normalform (DNF) ist bekannt

2. DNF in KV-Diagramm einsetzen (1sen eintragen für die einzelnen Klauseln)



Weitere Gatter:

Name	Funktion	Schaltsymbol	Wahrheitstabelle/Zusatz
Halbaddierer	Zwei 1-Bit Eingänge (Summanden) werden zu zwei 1-Bit Ausgängen → S=niederwertigere Bit C=höherwertigere Bit	A S B C	A B S (Summe) C (Übertrag/ Carry) 0 0 0 0 1 0 1 0 0 1 1 0 1 1 0 1
Volladdierer	Drei 1-Bit Eingänge (Summanden) werden zu zwei 1-Bit Ausgängen → S=niederwertigere Bit Cour=höherwertigere Bit	A S S C _{OUT}	XOR AND A B C S C C C S C C S C S C S C S S C S S C S S C S S S C S
Addiernetz	Addition zweier mehrstelliger Binärzahlen: Erste Eingang Bitzahl mit Bitbreite N Zweite Eingangs Bitzahl mit Bitbreite M Bitbreite Ausgang = max(N,M)+1 $C_{IN}+A_0A_1A_2A_3+B_0B_1B_2B_3=S_0S_1S_2S_3C_{OUT}$	C _{IN} S ₀ S ₁ S ₂ A ₃ Addiernetz A ₃ B ₃ C _{OUT}	B ₃ A ₃ B ₂ A ₂ B ₁ A ₁ B ₀ A ₀ C _N FA FA FA FA -hohe Schaltungstiefe, dauert lang
Multiplexer	Selektionsschaltung die aus meherer Eingänge einen auswählt und an den Ausgang schaltet.	A MUX O B 2-zu-1 Multiplexer	ODER-Gatter; UND-Gatter
Komperator	Vergleicht zwei Eingangswerte		
Decoder	Bildet N-Bit Eingangsbit auf M- Ausgangsbit ab	Mehr Ausgangsbit M als Eingangsbit N	
Encoder	Bildet N-Bit Eingangsbit auf M- Ausgangsbit ab	Mehr Eingangsbit N als Ausgangsbit M	


Glitches: (oder auch Hazards genannt) (=temporäre Falschaussage in einer kombinatorischen Schaltung)

Ausgelöst: durch Gatterlaufzeiten, unterschiedlich langen Leitungen

Abhilfe: Taktung der Schaltung, Angleichung der Verzögerungszeiten, Hinzufügen von Logikbausteinen

 $\textit{Resultat:} \ \text{Ausgang ist zwischen} \ t_{\text{prop}}(\text{min}) \ \text{und} \ t_{\text{prop}}(\text{max}) \ \text{undefiniert}$

Dafür Bsp. Delay mit 3 Takten Verzögerung



Unterschied kombinatorische und sequenzielle Schaltung:

Kombinatorische Schaltung: keinen Takt, keine Rückkopplung Sequenzielle Schaltung: Takt oder Rückkopplung ist vorhanden

Schaltwerk: (=sequenzielle Schaltung)

im Gegensatz zu einen Schaltnetz (kombinatorisch) (alles was davor in FS war) ist mindestens ein Ausgang rückgekoppelt.


Asynchrone Schaltwerke:

Kein Taktsignal

Rückkopplung über Verzögerungsgied (Leitung ist meistens ausreichend)


Synchrone Schaltwerke:

Mit Taktsignal



Register: (= mehrere Flipflops in einer Gruppe um z.B zu speichern)

Pipelining: (= bestimmte Strucktur beim Aufbau) (vs. Normal)



Laufzeit =
$$t_1+t_2+t_3$$

Durchsatz = $\frac{bit}{}$

$$Durchsatz = \frac{bit}{Laufzeit}$$

 $t_{clk} = \frac{1}{f_{clk}}$ Laufzeit = $(t_{clk} \cdot Anzahl \ FF) + t_{ff3}$ Durchsatz = $\frac{bit}{t_{clk}}$ (Falls nicht $t_1+t_2+t_3$ größer ist)

Dabei wird die Laufzeit/Latenz verschlechtert und der Durchsatz verbessert Ressourcenbedarf und Leistungsaufnahme erhöht sich auch

Clock Enable:

Wenn clock enable = 0 ist wird auch bei einer steigender Flanke Q nicht von D übernommen

- → Schaltungsteile zeitweise deaktivieren
- → effektive Taktfrequenz in bestimmten Schaltungsteilen reduzieren

set (preset)

data in

D

Clock
enable

CE

clk
R

ichern)


reset (clear)

Datenpfad: (kombinatorische Schaltungen, die Funktionalität realisieren und mit Register zwischen-speichern) **Kontrollpfad:** (steuern Ablauf der Datenpfade)

Timingverhalten von Flipflops:

 t_{SU} Setup-time: Zeit vor Tacktflanke wo Stabilität gefordert ist beim FF t_{ho} Hold-time: Zeit nach Tacktflainke wo Stabilität geforder ist beim FF

→ Wenn verletzt dann metastabiler Zustand am Ausgang (Ausgang vom FF nicht innerhalb t_{co} seinen Wert an)



T₀ Dauer in der "data" im unerlaubten Bereich ist (Metastabilitätsaperatur)

 t_r Anstiegszeit des Flipflop-Ausgangs

U_{dd} Spannungshub


 U_{IHmin} Minimaler erlaubter High-Pegel

 U_{IHmax} Maximaler erlaubter Low-Pegel

$$T_0 = \frac{U_{IHmin} - U_{IHmax}}{U_{dd}} \cdot t_r$$

 t_{co} Clock to out Delay: Zeit zwischen positive Taktflanke und Signalübername am Ausgang beim FF t_{sk} Taktverstatz: Verstatz der den Takt verfälscht $t_{clk}
ightarrow t_{clk'}$

Holdtimebedingung: $t_{ho} \leq t_{co} + t_{prop,min}$ dabei ist $t_{prop,min}$ der "Einstellwert" da alles andere konstanten sind



Bei mehreren FlipFlops mit gleicher Tackt benutzung für jedes ausrechnen und dann: $T = \max(T_1, T_2, T_3, ...)$

Maximal tolerierbarer Taktversatz: $t_{sk} \leq t_{co} + t_{prop,min} - t_{ho}$

Zeitpunkt verspäteter Takt: $t_{clk'} = T + t_{sk} \ge t_{co} + t_{prop,max} + t_{su}$

korrekte Funktionsweise: $t_{ho} \le t_{co} + t_{prop,min} - t_{sk}$

weitere Umstellungen davon: $t_{co} + t_{prop,min} \ge t_{sk} + t_{ho}$; $t_{co} + t_{prop,min} - t_{ho} \ge t_{sk}$

 T_W Wartezeit: $T_W = \Delta + t_{co} = T_{takt} + t_{sk} - t_{su} - t_{prop,max}$

τ Metas recovery time constant (Flipflop Konstante)




MTBF Mean Time Between Failure: $MTBF = \frac{1}{N_{sf}} = \frac{e^{\frac{T_W}{\tau}}}{T_0 \cdot f_{daten} \cdot f_{takt}}$

= mittleres t zwischen zwei Fehler

Verzögerung des Schaltnetzes: $t_{prop,max} = T + t_{sk} - t_{su} - T_W \text{ mit } T = \frac{1}{f_{clk2}}$




Für Bessere MTBF-Werte: (2 in Serie geschaltene FF)




Synchronisationsschaltung:

Synchron: (Aufgrund von Metastabilität von FFs darf nur an einer Stelle ein Signal synchronisiert werden)




Asynchron gesetzt und synchron rückgesetzt:

Beispiel low-aktiv → wenn data_{in} = 0 dann data_{out} = 0 (asynchron)




Bei Datenbus darf man es nicht wie oben machen, sondern z.B einen Handshake Mechanismus verwenden:




- Verlangsamen

Synchrone Entwurfstechniken:




Möglicher Aufbau:




Resets:

Resetsignale bei FlipFlops haben folgende anforderungen:

 t_{rec} Recovery time: Zeit vor einer clock-tackt-flanke wo reset sich nicht verändern darf t_{rem} Removal time: Zeit nach einer clock-tackt-flanke wo reset sich nicht verändern darf \rightarrow Falls dies nicht beachtet wird und in dem Zeitfenster Ausgang vom FF ändern würde dann metastabil Synchroner Reset = nur mit Takt, Langasamer, keine Metastabilitätsprobleme Asynchroner Reset = Funkioniert immer, schneller, Metastabilitätsprobleme



Timing im Diagramm:





Asynchrone Taktdomänen (= abgeschlossener Schaltungsteil, der mit gleichen Takt betrieben wird)

Asynchrone Taktdomanen (=	abgeschlossener Schaltungsteil, der mit gleiche	n Takt betrieben wird)
Synchron	Phasenverschiebung konstant ($\Delta T = const$)	clk1 tphase
	Periodendauer gleich ($T_1 = T_2$)	CIRT T ₁
		D
		clk2
		→ synchron
Mesochron	Phasenverschiebung unbekannt ($\Delta T=?$) Periodendauer gleich ($T_1=T_2$)	clk1 P
		D
		clk2
		→ k mesochron
Plesiochron/Heterochron	Phasenverschiebung variable ($\Delta T = var$)	→ var.
gering Δf / groß Δf	Periodendauer ungleich ($T_1 \neq T_2$)	clk1 T ₁
		D
		clk2
		→


Zustandsautomaten:

Medwedew Automat:






- □ Gegeben sei ein Medwedew Automat mit
- $\hfill\Box$ Q={q0, q1, q2, q3}, q0=Anfangszustand
- $\ \ \Sigma = \{\mathsf{x,\,y,\,z}\}$
- \blacksquare Die Übergangsfunktion δ lässt sich mit einem Graphen oder einer Tafel darstellen




Aktueller Zustand Q	х	у	z
q_0	q_3	q_3	q_1
q_1	q_3	q_2	q_3
q_2	-	q_3	-
q_3	q_3	-	q_2

Moore Automat:




- □ Gegeben sei ein Moore Automat mit
- \square Q={q₀, q₁, q₂, q₃}, q₀=Anfangszustand
- $\ \ \Sigma = \{x,\,y,\,z\}$
- $f \Box$ Die Übergangsfunktion δ lässt sich mit einem Graphen oder einer Tafel




Aktueller Zustand Q	x	у	z	λ (Ausgabe)
q_0	q_3	q_3	q_1	c
q ₁	q_3	q_2	q_3	а
q_2	-	q_3	-	а
q_3	q_3	-	q_2	b

Meadly Automat:



- Gegeben sei ein Mealy Automat mit
- \square Q={q₀, q₁, q₂, q₃}, q₀=Anfangszustand
- $\Sigma = \{x, y, z\}$
- $\Omega = \{a, b, c\}$
- \Box Die Übergangsfunktion δ lässt sich mit einem Graphen oder einer Tafel



Regel:

Bedingung für Zustandsänderung/passiert dann am Ausgang

Schaltwerksyntese: (= umsetzen in Hardware)

Bei einem Schaltwerk mit n Zuständen sind $k = ceil(log_2(n))$ Zustandsregister nötig

Zustandsminimierung:

Zustandsregister hat Bitbreite → hängt von Anzahl Zuständen ab → Versuch Zustandsanzahl zu minimieren Zustandscodierung:

Jeder Zustand bekommt binär Code mit länge k → diese Wahl beeinflusst Ressourcenverbrauch und Verzögerungszeit Zustandsübersicht und Ausgangstabelle: KV ,Eingang' J,Outcome' (lesen was)

	Zustand	FF Ausgang	Eingän	ge 🖌	Folgezustand	FF Eingang	Ausgang
	Q_n	Q	Х	У	Q_{n+1}	D	а
ſ	q_0	0			q_0	0	
1	q_1	1			q_1	1	

Aufgabenspezifisch

Kodierungsmöglichkeiten: (Unbenutzte Möglichkeiten mit Don't Care versehen)

Binary: einfach fortlaufende Binärzahlen \rightarrow 00, 01, 10, 11 \rightarrow +kompaktes Zustansregister(Ressourcenverbrauch) - Schlechte Schaltgeschwingigkeit One-Hot: jeder Zustand ein Bit: \rightarrow 001, 010, 100 \rightarrow +beste Schaltgeschwindigkeit -Großes Zustandsregister


Gray: benachbarte Codeworte haben nur ein Bit unterschied → 00, 01, 11, 10 → +kompaktes Zustansregister +gute Schaltgeschwindigkeit

Innerer Aufbau von PLDs (Programmable Logic Devices)

(= Logikblöcken und programmierbaren Verbindungen (interconnect) dazwischen)

Enthalten: Kombinatorische Logik, Sequentielle Logik, Interconnect, IO-Blöcke

Technologien für Programmierbare Verbindungen: SRAM, Floating Gate Zellen(Flash, EPROM, EEPROM), Antifuse



Einführung in VHDL

Testbenches: (=Prüfstand) VDHL-Datei, die VDHL Code mit Testdaten füttert (simuliert) um Verhalten und erzeugte Daten zu checken Abstraktionsebene: Register-Transfer-Ebene

Konzept: VHDL arbeitet mit Prozessen die zueinander nebenläufig sind, Code innerhalb von Prozessen ist sequenziell Grundsätzlicher Aufbau:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY projectname IS

PORT(
-- hier werden die Eingangs- ,Ausgangs- und Aus-Eingangssignale beschrieben
a : in std_logic_vector (7 downto 0); -- Eingang, Mehrbittig, Bitbreite
b : out std_logic; -- Ausgang, Einbittig
c : inout std_logic -- AusgangzuEingang, Einbittig (ohne ; zum Schluss)
);

END projectname;

ARCHITECTURE behave OF projectname IS
-- hier ist ein Declarationsteil (interne Signale deklariert)
BEGIN
-- beschreibt das interne Verhalten der Komponente (Verhaltensbeschreibung und Struckturbeschreibung)
END behave;
```

Datentypen – Konvertierung: Bit Sammlung von Bits vorzeichenbehaftet vorzeichenunbehaftet								
nach	std_logic /	std_logic_vector	signed	unsigned	integer			
Kommentar	Bit (einzelne Leitung)	Bits (mehrere Leitungen)	Positive Zahlen	Negative Zahlen	Konstanten im Quellcode			
Bibliothek	std_logic_1164	std_logic_1164	numeric_std	numeric_std	-			
std_logic	-	-	-	-				
std_logic_vector	-	-	std_logic_vector(x)	std_logic_vector(x)	std_logic_vector(to_unsign ed(x, len)) std_logic_vector(to_signed (x, len))			
signed	-	signed(x)	-	signed(x)	to_signed(x, len)			
unsigned	-	unsigend(x)	unsigned(x)		to_unsigned(x, len)			
integer	-	to_integer(unsigned(x)) to_integer(signed(x))	to_integer(x)	to_integer(x)	-			

Funktionen für Bitbreitenanpassung:

```
resize Funktion:
resize(x,len); --(x nur signed oder unsigned, gewünschte Bitlänge)
new_size <= resize(unsigned(old_size_std_logic_vector), 16);
new_size <= resize(signed(old_size_std_logic_vector), 16);
new_size <= resize(signed(old_size_std_logic_vector), new_size'length); -- (besser)
-- & Operator:
new_size: std_logic_vector (15 downto 0);
old_size: std_logic_vector (7 downto 0);
new_size <= x"00" & old_size; -- go from 8 to 16 bits, MSB with 0's
new_size <= old_size& x"00"; -- go from 8 to 16 bits, LSB with 0's
new_size <= old_size(15 downto 8); --go from 16 to 8 bits, use MSBs
new_size <= old_size(7 downto 0); --go from 16 to 8 bits, use LSBs</pre>
```

Operationen:

```
y \le a + b -- benötigt eine Bitbreitenanpassung len(a) = len(b) = len(y) 
 y \le a * b -- benötigt keine Bitbreitenanpassung len(a) + len(b) = len(y)
```

Verhaltensbeschreibung: (besteht aus mehreren Prozessen)

```
ARCHITECTURE behave of projectname is

BEGIN

PROCESS(clk,reset) -- (Sensitivitätsliste) wird ausgeführt wenn ein Signal sich ändert

BEGIN

-- sequentielle ausführung des Inhaltes

END PROCESS;

END behave;
```

Mit Takt und ohne Reset:

High-aktiver synchroner Reset:

```
ARCHITECTURE behave OF adder IS

BEGIN

PROCESS(clk)

BEGIN

IF rising_edge(clk)then

IF reset = '1' THEN

y <= (others => '0');

ELSE

y <= std_logic_vector(resize(unsigned(a),y'length)) + resize(unsigned(b),y'length));

END IF;

END FROCESS;

END behave;
```

High-aktiver asynchroner Reset:

```
ARCHITECTURE behave OF adder IS

BEGIN

PROCESS(clk,reset)

BEGIN

IF reset = '1' THEN

y <= (others=>'0');

ELSIF rising_edge(clk) then

y <=std_logic_vector(resize(unsigned(a),y'length)+

resize(unsigned(b),y'length));

END IF;

END PROCESS;

END behave;
```

Multiplexer: (mux.vhd)


```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY mux IS
PORT (
     sel: IN std_logic;
     a : IN std logic;
     b : IN std logic;
     y : OUT std logic
);
END mux;
ARCHITECTURE behave OF mux IS
     SIGNAL y int:std logic;
BEGIN
     PROCESS(sel, a, b)
     BEGIN
           IF sel='1' THEN
                y_int<=a;</pre>
                y int<=b;
           END IF;
     END PROCESS;
y <= y_int;
END behave;
```

Struckturbeschreibung:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity top level is
Port(a : in STD LOGIC VECTOR(7 downto 0);
     b : in STD LOGIC VECTOR(7 downto 0);
      c : in STD_LOGIC_VECTOR(8 downto 0);
      z : out STD LOGIC VECTOR(17 downto 0);
     clk : in STD LOGIC;
     reset : inSTD LOGIC);
end top level;
architecture Behavioral of top level is
      component adder is
                                                                Entity in anderen
      Port (
                                                             projekten muss genau so
            a1 : in STD LOGIC VECTOR(7 downto 0);
                                                                    heißen
            a2 : in STD LOGIC VECTOR(7 downto 0);
            s : out STD LOGIC VECTOR(8 downto 0);
            clk : in STD LOGIC;
            reset : in STD LOGIC);
      end component;
      component multiplier is
      Port (
            f1 : in STD LOGIC VECTOR(8 downto 0);
            f2 : in STD_LOGIC_VECTOR(8 downto 0);
            p : out STD LOGIC VECTOR(17 downto 0);
            clk : in STD LOGIC;
            reset : in STD LOGIC);
      end component;
signal adder out : std logic vector(8 downto 0); Instanzname (freiwählbar)
begin
add: adder Port Map (a1=>a,a2=>b,s=>adder out,clk=>clk,reset=>reset); --(comp,fremd)
```

```
mul : multiplier Port Map (f1=>adder_out, f2=>c,p=>z,clk=>clk,reset=>reset);
end Behavioral;
```

Testbenches: (Für die Simulation von VHDL-Modellen)



Anfang von Testbench immer einen Reset auslößen damit Schaltung in definierten Zustand ist Signale, die durch Reset nicht Initialisiert werden, werden bei std_logic_und std_logic_vector in Simulation mit U belegt

Kompilieren von VHDL-Modellen:

Übersetzungseinheiten: entity, architecture, configuration, packacke →werden jeweils separat kompiliert Bibliothek std wird automatisch referenziert (Packages textio)

Simulation von VHDL-Modellen:

Elaboration (Ausarbeitung):

- 1.) Hierachische Expansion des Entwurfs → Compiler sucht alle Komponenten nach Hirachy heraus
- 2.) Generics: Die aktuellen Werte der Generic werden eingesetzt
- 3.) Reservierung von Speicherplatz

Initialization:

- 1.) Alle Signale und Variablen werden auf ihren Standartwert oder auf Benuzer kodierter Wert gesetzt.
- 2.) Jeder Prozess wird einmal durchlaufen (entweder bis zum Ende oder bis Wait)

Execution:

"Ausführung des Simulationsmodells" -> Ergebnisorierntiert (die Zeit wird nicht kontinuierlich simuliert)

Variablen (:=) und Signale (<=)

Signale: Zuweisung von Werten am Ende vom Prozess oder Wait (bei Mehrfach Zuweisung zählt letzte) Variablen: siehe Programmbeispiel

```
process(clk)
    variable b : std_logic_vector(7 downto 0);-- Deklaration

begin
    if rising_edge(clk) then
        if reset = '0' then
            c <= (others=>'0');
    else
        b := a +"10"; -- Zuweisung
        c <= b *"10";
    end if;
end process;</pre>
```

Objekt Gültigkeitsbereich: Objektdeklaration in...

- ... Entity gilt für alle zur Entity gehörigen Architectures
- ... Architekture gilt nur für diese Architekture
- ... Prozess gilt nur für diesen Prozess

Datentypen und Operatoren:

Skalar – Integer: positive und negative ganze Zahlen

```
TYPE type_name IS RANGE int_range_constraint; -- allgemeine Deklaration

TYPE integer IS RANGE -2147483648=[-2**(31-1)] TO 2147483647 = [2**(31-1)-1];
```

Composite – Array: mehrere Werte des gleichen Typs unter dem gleichen Identifizierer

```
TYPE array_type_name IS ARRAY (range_constraints) OF type; -- allgemeine Deklaration

Architecture Behavioral of toplevel is

TYPE Column IS RANGE 1 TO 80;

TYPE Row IS RANGE 1 TO 24;

TYPE Matrix IS ARRAY(Row, Column) OF boolean;

Signal my_matrix: Matrix;

begin

my_matrix(1,1) <= true; -- 1 Zeile , 1 Spalte = Element nun bekannt
end Behavioral;
```

Operatoren:

Operator	Operation	Datentyp linker Operand a	Datentyp rechter Operand b	Datentyp Ergebnis
**	a^b	Nur Basis 2	integer	integer
abs	<i>b</i>	-	integer	integer
not	\overline{b}	-	bit, boolean, bit_vector	wie Operand

Operator	Operation	Datentyp linker Operand a	Datentyp rechter Operand b	Datentyp Ergebnis
*	a*b	integer	integer	integer
/	a/b	integer	2er-Potenz	integer
mod rem	Rest von a/b	integer	2er-Potenz	integer

Operator	Operation		Datentyp rechter Operand b	Datentyp Ergebnis
+	$\pm b$	-	integer	integer
-				

Operator	Operation	Datentyp linker Operand a	Datentyp rechter Operand b	Datentyp Ergebnis
+	a+b a-b	integer	integer	integer
&	Verkettung	bit_vector[n]	bit_vector[m]	bit_vector[n+m]

Operator	Operation	Datentyp linker Operand a	Datentyp rechter Operand b	Datentyp Ergebnis
sll srl sla sra rol ror	links (logisch) rechts (logisch) links (arith.) rechts (arith.) links rotieren rechts rotieren	bit_vector	integer	bit_vector

```
--A = "10010101"

A sll2 = "01010100" --shift left logical, filled with 0

A srl3 = "00010010" --shift right logical, filled with 0

A sla3 = "10101111" --shift left arithmetic, filled with right bit

A sra2 = "11100101" --shift right arithmetic, filled with left bit

A rol3 = "10101100" --rotate left by 3

A ror5 = "10101100" --rotate right by 5
```

Operator	Operation	Datentyp linker Operand a	Datentyp rechter Operand b	Datentyp Ergebnis
= /= < <= > >=	a=b a≠b a <b a≤b a>b a≥b</b 	alle Typen	wie linker Operand	boolean

Operator	Operation	Datentyp linker Operand a	Datentyp rechter Operand b	Datentyp Ergebnis
and or nand nor xor	$ \frac{a \lor b}{a \lor b} $ $ \frac{a \lor b}{a \lor b} $ $ \frac{a \lor b}{a \lor b} $	bit, boolean, bit_vector	wie linker Operand	wie linker Operand

Sequenzielle Anweisungen: (nur innerhalb von Prozessen)

- IF-Verzweigung: keine Gedächtnisprogrammierung bei nicht getacktete Prozesse → Latches in Syntese
- CASE-Verzweigung: Funktionalität Multiplexer

```
Library IEEE;
useIEEE.STD LOGIC 1164.ALL;
entity toplevel is
      Port(in0:inSTD LOGIC;
            in1 : inSTD LOGIC;
            sel : inintegerrange0to3;
            y : out STD LOGIC);
end toplevel;
architecture Behavioral of toplevel is
begin
     P1 : process(sel,in0,in1)
     begin
           case sel is
                 when 0=> y <=in0;
                  when 1 \Rightarrow y \leq in0;
                  when 2 \Rightarrow y \leq in1;
                  when 3 \Rightarrow y \leq in1;
            end case;
     end process;
end Behavioral;
```

Schleifen: (spezielle Schleife mit statischen Grenzen)

```
Library ieee;
Use ieee.std logic 1164.all;
Entity shift registers 1 is
     port(CLK,SI :instd logic;
          SO :outstd logic);
End shift registers 1;
Architecture archi of shift_registers_lis
     Signal tmp:std logic vector(7 downto 0);
begin
     process (CLK)
     begin
           if rising edge(clk) then
                for i in 0 to 6 loop -- Hardcodierte Zahlen
                      tmp(i+1) \le tmp(i);
                end loop;
                tmp(0) \le SI;
           end if;
     end process;
     SO \ll tmp(7);
End archi;
```

Beispiele für VHDL-Codierung:

Beispiel 8 Bit Addierer: (adder.vhd)

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY adder IS
PORT (
clk: IN std logic;
                                                  b
reset : IN std logic;
                                                  clk
a : IN std logic vector (7 downto 0);
b : IN std logic vector (7 downto 0);
                                                  reset
y : OUT std logic vector (7 downto 0)
);
END adder;
ARCHITECTURE behave OF adder IS
y <= std logic vector(unsigned(a) + unsigned(b));
END behave;
```

Beispiel 1 LED (LED.vhd)

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY LED IS

PORT(

LEDs : OUT std_logic_vector(7 downto 0)

);

END LED;

ARCHITECTURE behave of LED is

BEGIN

LEDs <= "1010101010"; -- <= Zuweisungsoperator, muss 8 bit sein weil oben auch

-- Index:76543210

END behave;
```

Beispiel 1 LED mit Taster: (LED_Taster.vhd)

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY LED Taster IS
PORT (
     LEDs : OUT std logic vector (7 downto 0);
     Taster: IN std logic
     );
END LED Taster;
ARCHITECTURE behave of LED Taster is
SIGNAL Taster inv: std logic;
BEGIN
Taster inv <= not Taster;</pre>
     LEDs <= (others => Taster inv);
           -- others bedeuet auf jeden einzigen Index wird dieses Signal
zugewiesen
END behave;
```

Beispiel 1: LED mit zwei Taster und Gatter (LED_Gatter.vhd)

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY LED Gatter IS
PORT (
     LEDs : OUT std logic vector(7 downto 0);
     Taster : IN std logic;
     Taster2 : IN std logic
     );
END LED Gatter;
ARCHITECTURE behave of LED Gatter is
SIGNAL Taster inv: std_logic;
SIGNAL Taster2 inv: std logic;
Taster inv <= not Taster;</pre>
Taster2 inv <= not Taster2;</pre>
     LEDs <= (others => (Taster inv and Taster2 inv));
     -- others bedeuet auf jeden einzigen Index wird dieses Signal zugewiesen
END behave;
```

Beispiel 1 weiter mit Gattern (LED XOR.vhd)

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY LED XOR IS
PORT (
     LEDs : OUT std_logic_vector(7 downto 0);
     Taster: IN std logic;
     Taster2 : IN std logic
     );
END LED XOR;
ARCHITECTURE behave of LED XOR is
SIGNAL Taster inv: std logic;
SIGNAL Taster2 inv: std logic;
BEGIN
Taster inv <= not Taster;</pre>
Taster2 inv <= not Taster2;</pre>
LEDs(0) <= Taster inv and Taster2 inv;</pre>
LEDs(1) <= Taster inv or Taster2 inv;
LEDs(2) <= Taster inv xor Taster2 inv;</pre>
LEDs(3) <= Taster2 inv;
LEDs(4) <= Taster inv;
END behave;
```

Beispiel 1 LED und Taster mit primitiver if-anweisung (LED_XOR.vhd)

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY LED_XOR IS
PORT(
        LEDs : OUT std_logic_vector(7 downto 0);
        Taster : IN std_logic;
        Taster2 : IN std_logic
        );
END LED_XOR;
ARCHITECTURE behave of LED XOR is
```

Beispiel 1 LED und Taster mit besserer if-anweisung (LED_XOR.vhd)

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY LED XOR IS
PORT (
     LEDs: OUT std logic vector(7 downto 0);
     Taster : IN std logic;
     Taster2 : IN std_logic
     );
END LED XOR;
ARCHITECTURE behave of LED XOR is
SIGNAL Taster inv: std_logic;
SIGNAL Taster2 inv: std logic;
BEGIN
Taster inv <= not Taster;</pre>
Taster2 inv <= not Taster2;</pre>
     PROCESS (Taster inv)
     BEGIN
           -- besser mit rising edge
          if rising edge (Taster inv) then -- dann gibt es keine else statement
auser bei asynchroner Reset
                LEDs (0) <= Taster2 inv;
           end if;
     END PROCESS;
END behave;
```

Beispiel 2 Addierer (adder.vhd)

```
LIBRARY ieee;

USE ieee.std_logic_1164.all;

USE ieee.numeric_std.all; -- access to signed and unsigned types

ENTITY adder is

PORT(

    a, b: in std_logic_vector (7 downto 0);
    y: out std_logic_vector (7 downto 0);
    overflow: out std_logic
    );

END adder;

ARCHITECTURE behave of adder is

SIGNAL res_9bit : std_logic_vector(8 downto 0);

BEGIN
```

Beispiel 3: Multiplizierer (multipli.vhd) (8 Bit Eingang auf 16 Bit Ausgang)

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all;
ENTITY multipli is
PORT(
        a, b: in std_logic_vector (7 downto 0);
        y: out std_logic_vector (15 downto 0)
        );
END multipli;
ARCHITECTURE behave of multipli is
BEGIN
        y <= std_logic_vector(signed(a)*signed(b));
END behave;</pre>
```

Beispiel 4: FlipFlop (FlipFlop.vhd)

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY FlipFlop IS
PORT (
     D, CLK, CE, RST : in std logic;
     Q : out std logic
     );
END FlipFlop;
ARCHITECTURE behave of FlipFlop is
BEGIN
     PROCESS (CLK, RST, CE)
     BEGIN
          if RST = '1' then
                Q <= '0';
           elsif rising edge (CLK) and CE = '1' then
                Q <= D;
           end if;
     END PROCESS;
END behave;
```

Beispiel 8 Bit Zähler mit asynchronen Reset:

```
Description
END counter;

ARCHITECTURE behave of counter is
    SIGNAL counter: unsigned(7 downto 0);

BEGIN

PROCESS(USER_BTN, RESET)

BEGIN

if RESET = '0' then
    counter <= (others => '0');

elsif rising_edge(USER_BTN) then
    counter <= counter + 1;
    end if;

END PROCESS;

LEDs <= std_logic_vector(counter);

END behave;</pre>
```

Beispiel 8 Bit Zähler mit synchronen Reset:

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
USE ieee.numeric std.all;
ENTITY counter IS
PORT (
       USER BTN, RESET : IN std logic;
       LEDs : OUT std logic vector (7 downto 0)
);
END counter;
ARCHITECTURE behave of counter is
     SIGNAL counter: unsigned(7 downto 0);
BEGIN
     PROCESS (USER BTN)
     BEGIN
           if rising edge (USER BTN) then
                 if RESET = '0' then -- reset innerhalb von rising edge
                     counter <= (others => '0');
                      counter <= counter + 1;</pre>
                end if;
           end if;
     END PROCESS;
     LEDs <= std logic vector(counter);</pre>
END behave;
```

Beispiel 8 Bit Zähler mit hoch und runterzählmöglichkeit

```
ARCHITECTURE behave of counter is

SIGNAL counter: unsigned(7 downto 0);

BEGIN

PROCESS(USER_BTN)

BEGIN

if rising_edge(USER_BTN) then

if RESET = '0' then

counter <= counter + 1;

else

counter <= counter - 1;

end if;

end if;

END PROCESS;

LEDs <= std_logic_vector(counter);

END behave;
```

Beispiel 8 Bit Zähler an PLL:

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
USE ieee.numeric std.all;
ENTITY counter IS
PORT (
       CLK12M, USER BTN, RESET : IN std logic;
       LEDs : OUT std_logic_vector(7 downto 0)
);
END counter;
ARCHITECTURE behave of counter is
     SIGNAL counter: unsigned(7 downto 0);
     SIGNAL count12MHz: unsigned (23 downto 0);
BEGIN
     PROCESS (CLK12M)
     BEGIN
           if rising edge (CLK12M) then
                 if RESET = '0' then
                      counter <= (others => '0');
                      count12MHz <= (others => '0');
                 else
                      count12MHz <= count12MHz + 1;</pre>
                      if count12MHz >= 11999999 then
                            count12MHz <= (others => '0');
                            counter <= counter + 1;</pre>
                      end if;
                end if;
           end if;
     END PROCESS;
     LEDs <= std logic vector(counter);</pre>
```

Beispiel Lauflicht:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric std.all;
```

```
ENTITY counter IS
PORT (
       CLK12M, USER BTN, RESET : IN std logic;
       LEDs : OUT std logic vector(7 downto 0)
);
END counter;
ARCHITECTURE behave of counter is
     SIGNAL shift req: unsigned(7 downto 0);
     SIGNAL count12MHz: unsigned (23 downto 0);
BEGIN
PROCESS (CLK12M, RESET)
BEGIN
     if RESET = '0' then
           shift reg <= "00000001";</pre>
           count12MHz <= (others => '0');
     elsif rising edge (CLK12M) then
           count12MHz <= count12MHz + 1;</pre>
           if count12MHz >= 11999999 then
                count12MHz <= (others => '0');
                -- dem Register shift reg werden die
                -- untersten 7 Bit + das oberste Bit neu zugewiesen
                -- Kaufmannsund (&) ist der sog. concatenation operator
                shift reg <= shift reg(6 downto 0) & shift reg(7);
                -- shift reg <= "1000" & "0100";
                 --shift reg <= "10000100";
           end if;
     end if;
END PROCESS;
LEDs <= std_logic_vector(shift_reg);</pre>
END behave;
```

Beispiel Modularisierter Adder, Multipizierer, Subtrahierer:

toplevel.vhd

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity toplevel is
   Port (
       clk : in STD LOGIC;
       reset : in STD LOGIC;
       x : in SIGNED(3 downto 0);
            : in SIGNED(3 downto 0);
            : out SIGNED(8 downto 0)
   );
end toplevel;
architecture Structural of toplevel is
    signal mult result : SIGNED(7 downto 0);
    signal sub result : SIGNED(7 downto 0);
    signal add result : SIGNED(8 downto 0);
     component Mult Block is
   Port (
           : in SIGNED(3 downto 0); -- Eingabe A (4 Bit signed)
      b : in SIGNED(3 downto 0); -- Eingabe B (4 Bit signed)
```

```
result: out SIGNED(7 downto 0) -- Ausgabe (8 Bit signed)
    );
      end component;
      component Sub Block IS
      PORT (
           a,b: IN SIGNED(7 downto 0);
           result: OUT SIGNED (7 downto 0)
           );
      END component;
      component Adder Block is
    Port (
             : in SIGNED(8 downto 0); -- Eingabe A (9 Bit signed)
        b : in SIGNED(8 downto 0); -- Eingabe B (9 Bit signed)
        result: out SIGNED(8 downto 0) -- Ausgabe (9 Bit signed)
    );
      end component;
begin
    Mult Inst: Mult Block
        Port map (
           a \Rightarrow x
           b \Rightarrow y_{\prime}
            result => mult result
        );
    Sub Inst : Sub Block
        Port map (
           a \Rightarrow resize(x, 8),
            b \Rightarrow resize(y, 8),
            result => sub result
        );
    Add Inst : Adder Block
        Port map (
            a => resize(sub result, 9),
            b => resize(mult result, 9),
            result => add result
        );
    z <= add result;
end Structural;
```

Mult_Block.vhd

Sub_Block.vhd

Adder_Block.vhd

Beispiel Simulation "testbenches":

adder.vhd

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity adder is
     Port (
           x, y : in std logic vector(7 downto 0);
           clk, reset : in std_logic;
           overflow : out std logic;
           z : out std logic vector(7 downto 0)
     );
end adder;
architecture behave of adder is
     signal add : unsigned(8 downto 0);
begin
     process(clk, reset)
     begin
          if reset = '0' then
                add <= (others => '0');
           elsif rising edge(clk) then
                add <= resize(unsigned(x), add'length) +</pre>
```

```
resize(unsigned(y), add'length);
    end if;
end process;
overflow <= add(8);
    z <= std_logic_vector(add(7 downto 0));
end behave;</pre>
```

testbench.vhd

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity testbench is
-- die entity von testbench ist immer leer!
end testbench;
architecture behave of testbench is
     -- Component Declaration for the Unit Under Test (UUT)
     component adder is -- gleich wie enity aus adder.vhd
           Port (
                 x, y : in std logic vector(7 downto 0);
                 clk, reset : in std logic;
                 overflow : out std logic;
                 z : out std logic vector(7 downto 0)
           );
     end component;
     -- Inputs
     signal x,y : std logic vector(7 downto 0);
     signal clk,reset : std_logic;
     -- Outputs
     signal overflow : std logic;
     signal z : std_logic_vector(7 downto 0);
     -- Clock period definitions
     constant clk period : time := 10 ns; -- Konsante (immer inizialisieren), vom typ time
begin
     -- Instantiate the Unit Under Test (UUT)
     uut : adder Port Map ( -- damit wird eine Instanz erzeugt die Verbindungen ''Leitungen'' erzeugt
          x => x
           y = y
           clk => clk,
           reset => reset,
           overflow => overflow,
           z => z
     );
     -- clock process definitions
     clk process: process -- ohne sensitvitätsliste
     begin
           clk <= '0';
           wait for clk period/2;
           clk <= '1';
           wait for clk period/2;
     end process;
     -- Stimulus process
     stimuli : process -- läuft parallel zum clk-prozess ab
     begin
           reset <= '0';
           x <= (others => '0'); --std_logic_vector(to_unsigned(0, x'length)); (anderer Syntax)
```

```
y <= (others => '0'); --std logic vector(to unsigned(0, y'length)); (anderer Syntax)
           wait for 10 ns;
           reset <= '1';
           x <= std logic vector(to unsigned(3, x'length));</pre>
           y <= std logic vector(to unsigned(5, x'length));
           wait for 10 ns;
           x <= std logic vector(to unsigned(255, x'length));</pre>
           y <= std logic vector(to unsigned(1, x'length));
           wait for 10 ns;
           x <= std logic vector(to unsigned(255, x'length));
           y <= std logic vector(to unsigned(2, x'length));
           wait for 10 ns;
           reset <= '0';
           wait;
     end process;
end behave;
```

Beispiel Counter: toplevel_4_09.vhd

(16bit Zähler; counter = ARR \rightarrow counter = 0; counter =0 \rightarrow counter_overflow = 1; counter<CRR \rightarrow PWM high, sonst low)

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric_std.all;
entity counter is
   Port (
      enable, clk, reset : in STD LOGIC;
      ARR: in STD LOGIC VECTOR (15 downto 0);
      CCR : in STD LOGIC VECTOR (15 downto 0);
      PWM: out STD LOGIC;
      counter overflow: out STD LOGIC
    );
end counter;
architecture behave of counter is
     signal cnt: unsigned (15 downto 0);
begin
     cnt proc: process(clk, reset)
     begin
           if reset = '1' then
                cnt <= (others => '0');
                PWM <= '0';
                counter overflow <= '0';</pre>
           elsif rising edge(clk) then
                 if enable = '1' then
                      counter overflow <= '0';</pre>
                      PWM <= '0';
                      if cnt < unsigned(ARR) then
                            cnt <= cnt + 1;
                      else
                            cnt <= (others => '0');
```

```
counter overflow <= '1';</pre>
                     -- PWM auf 0 lassen, wenn CCR=0 ist
                           if CCR /=
std logic vector(to unsigned(0,CCR'LENGTH)) then
                                 PWM <= '1';
                           end if;
                      end if;
                -- PWM auf 0 lassen, wenn CCR=0 ist
                      if CCR /= std logic vector(to unsigned(0,CCR'LENGTH))
then
                            if cnt < unsigned (CCR) - 1 then
                                PWM <= '1';
                            end if;
                      end if;
                end if;
           end if;
     end process;
end behave;
```

Beispiel ROM (Adressbreite N = 3 bit 2^3 = 8, Datenbreite M = 8 bit, Reset asynchron Low-aktiv, enable Eingang)

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
USE ieee.numeric std.all;
entity toplevel is
Port (
enable, clk, reset : in STD LOGIC;
addr : in STD LOGIC VECTOR (2 downto 0);
data out : out STD LOGIC VECTOR (7 downto 0)
);
end toplevel;
architecture behave of toplevel is
type rom type is array (0 to 7) of std logic vector (7 downto 0);
signal ROM: rom type := ("00000000", -- index 0
                       "11110011", -- index 1
                        "01001010", -- index 2
                        "01100000", -- index 3
                        "10000001", -- index 4
                        "10110011", -- index 5
                        "01101110", -- index 6
                        "11110000" -- index 7
begin
      process(clk, reset)
      begin
           if reset = '0' then
                 data out <= (others => '0');
           elsif rising edge(clk) then
                  if enable = '1' then
                       data out <= ROM(to integer(unsigned(addr)));</pre>
                  end if; -- Zugriff muss Integer sein (oben)
            end if;
      end process;
end behave;
```

Beispiel RAM (Adressbreite N = 3 bit 2^3 = 8, Datenbreite = 8 bit, Reset asynchron Low-aktiv, bei WR = 1 wird Data geschrieben in Ram, bei enable wird kann Daten am Ausgang gelesen werden)

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
USE ieee.numeric std.all;
entity toplevel is
Port (
enable, clk, reset, WR : in STD LOGIC;
addr : in STD LOGIC VECTOR (2 downto 0);
data in : in STD LOGIC VECTOR (7 downto 0);
data out : out STD LOGIC VECTOR (7 downto 0)
);
end toplevel;
architecture behave of toplevel is
type ram type is array (0 to 7) of std logic vector (7 downto 0);
signal RAM: ram type;
begin
     process(clk, reset)
     begin
          if reset = '0' then
               data out <= (others => '0');
           elsif rising_edge(clk) then
                if enable = '1' then
                      if WR = '1' then
                           RAM(to integer(unsigned(addr))) <= data in;</pre>
                      data out <= RAM(to integer(unsigned(addr)));</pre>
                end if;
           end if;
     end process;
end behave;
```

Privat-Beispiel einer LUT (wie bei FPGA baum das Blockdiagramm)

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
-- Entity Deklaration
entity LUT 4tol is
   Port (
       clk : in STD LOGIC;
                              -- Taktsignal
       a : in STD LOGIC VECTOR(3 downto 0); -- Adress-Eingang (4 Bit)
       DIN : in STD LOGIC VECTOR(3 downto 0); -- Daten-Eingang (4 Bit, konsistent mit LUT)
       : out STD LOGIC VECTOR(3 downto 0) -- Ausgang (4 Bit, konsistent mit LUT)
   );
end LUT 4to1;
-- Architektur Definition
architecture Behavioral of LUT 4tol is
   -- 16 Einträge für die LUT (4-Bit-Adresse → 16 mögliche Speicherplätze)
   type LUT ARRAY is array (0 to 15) of STD LOGIC VECTOR(3 downto 0);
   -- signal LUT : LUT ARRAY := (others => (others => '0')); -- Initialisiert auf 0
     signal LUT : LUT ARRAY := (
       0 => "0000", -- a = "0000" q = 0
       1 => "0001",
       2 => "0010",
       3 => "0011",
       4 => "0100",
       5 => "0101",
       6 => "0110",
       7 => "0111",
       8 => "1000",
       9 => "1001",
       10 => "1010",
       11 => "1011",
       12 => "1100",
       13 => "1101",
       14 => "1110",
       15 => "1111" -- a = "1111" q = 15
   ); -- Vordefinierte Werte in der LUT
begin
   process (clk)
   begin
       if rising edge(clk) then
           -- Schreibvorgang
           if WE = '1' and WR = '1' then
               LUT(to integer(unsigned(a))) <= DIN; -- q-Wert in die LUT schreiben
       end if;
   end process;
   -- Lesefunktion: Die aktuelle Adresse gibt den Ausgangswert
   q <= LUT(to integer(unsigned(a)));</pre>
end Behavioral;
```