Kapitel 4 – Sequentielle Logik


- 1. Speichernde Elemente
- 2. Sequentielle Schaltkreise
- 3. Entwurf sequentieller Schaltkreise
- 4. SRAM
- 5. Anwendung: Datenpfade von ReTI

Albert-Ludwigs-Universität Freiburg

Prof. Dr. Christoph Scholl Institut für Informatik WS 2015/16

SRAM: Ein-/Ausgänge und Zeichen

- SRAM = Static Random-Access Memory.
- Sei $n \in \mathbb{N}, \underline{N = 2^n}$. Ein *N*-Bit statischer Speicher oder SRAM hat:
 - *n* Eingänge $A = (A_{n-1}, ..., A_0)$ "Adresse",
 - Dateneingang D_{in},
 - Datenausgang D_{out},
 - Kontrollsignal W "write"




SRAM: Funktionalität

- Der Speicher enthält N Speicherzellen L_0, \ldots, L_{N-1} , die je ein Bit speichern können.
 - = Am-n ... Ao
- \blacksquare Zelle $L_{\langle A \rangle}$ wird mit Hilfe der Adresse A ausgewählt.
 - An D_{out} erscheint der Inhalt von $L_{\langle A \rangle}$.
 - lacksquare Durch Schreibpuls an W wird D_{in} nach $L_{\langle A \rangle}$ übernommen.

N-Bit-SRAM, $N \times s$ -Bit-SRAM: Aufbau


- Ein <u>N × s-Bit-SRAM</u> besteht aus s <u>N-Bit SRAMs</u> mit gemeinsamen Adress- und Schreibsignalen.
 - s heißt Bitbreite des N × s-Bit-SRAMs.
- Ein <u>N-Bit-SRAM</u> besteht im Prinzip aus 3 Hilfsschaltkreisen:
 - mehrfaches ODER
 - Treiberbäume
 - Dekodierer
- Motivation von Treiberbäumen durch Fanout-Beschränkung: Aus elektrischen Gründen kann eine Leitung kann nicht auf beliebig viele Gattereingänge verzweigen

SRAM: Schaltbild



O_N: Mehrfaches ODER

- Ein N-faches ODER O_N mit $N = 2^n$ ist ein Schaltkreis, der N-faches Oder berechnet.
- Balancierter Baum, um Verzögerungszeit zu minimieren (Tiefe $O(\log N) = O(n)$).







Treiberbäume



- Ein Treiber ist ein Gatter mit einem Eingang X und einem Ausgang Y, das die Identität Y = X berechnet.
 - Eingesetzt, um Fanout-Beschränkung zu überwinden.





F_N : Treiberbäume im SRAM

- Zur Erinnerung: Ein Baum ist ein azyklischer gerichteter Graph G = (V, E) mit:
 - Genau einer Quelle w,
 - indeg(v) = 1 für alle $v \in V \setminus \{w\}$
 - Blätter = Knoten $v \in V$ mit outdeg(v) = 0
 - Innere Knoten = Knoten $v \in V$ mit $outdeg(v) \ge 1$.
- Im SRAM f
 ür Realisierung von F
 Neingesetzt.
- Wir betrachten hier eine Fanout-Beschränkung von $10 \rightarrow 10$ -äre Bäume.



10-äre Bäume (1/2)

$$L(\mathfrak{B}_0) = \Lambda$$


$$\stackrel{\cdot}{=} L(\mathfrak{F}_0) = 0$$

- Anzahl der Blätter von B_s : $L(B_s)$.
 - Entspricht dem erreichten Verzweigungsgrad.
- Anzahl der inneren Knoten von B_s : $I(B_s)$.



L(R₁)=10 ■ Entspricht der benötigten Anzahl von Treibern.

B_s:



10


$$L(B_s) = \frac{10^s}{10^s} = 10 \cdot L(B_{\delta-1})$$

$$fonetr, lumine former$$

$$I(B_s) = \sum_{i=0}^{s-1} 10^i \stackrel{!}{=} \frac{10^s - 1}{10 - 1} < \frac{10^s}{10^s} = \frac{10^s}{3} = \frac{10^s}{10^s}$$

Be





$$L(\mathcal{B}_{a}) = 10 \cdot 10 = 10 \cdot L(\mathcal{B}_{1}) = 100$$

$$L(\mathcal{B}_{2}) = 10 \cdot L(\mathcal{B}_{1}) + 1 = 10 \cdot 1 + 1 = 11$$

B3 .

$$L(8_3) = 10 \cdot L(8_2) = 10 \cdot 10 \cdot 10 = 10^3 = 1000$$

$$L(8_3) = 1 + 10 \cdot L(8_2) = 1 + 10 \cdot (1 + 10) = 1 + 10 + 100$$

$$= \frac{2}{100} \cdot 10^{-1} = 111$$


10-äre Bäume (2/2)


- Benutze also B_s zum 10^s -fachen Vervielfältigen eines Signals
- Innere Knoten des Baumes werden durch Treiber ersetzt
- ⇒ Treiberbaum mit Fanoutbeschränkung 10



Treiberbäume: Allgemeiner Fall (1/2)

- Angenommen, ein Signal soll x-fach vervielfältigt werden mit $10^{s-1} < x < 10^s$ keine Zehnerpotenz.
- Ziel: Balancierte Treiberbäume, d.h. alle Pfade von der Wurzel zu einem Blatt haben gleiche Länge.





Treiberbäume: Allgemeiner Fall (2/2)

- Idee: "Fülle Bäume von links her 10-är auf" und sorge zusätzlich für gleiche Tiefe der Blätter!
- Beispiel: .(.nidote Tilia)

Lemma

 $\forall s \in \mathbb{N}$ und $x \in \{10^{s-1} + 1, ..., 10^s\}$ gibt es einen Baum T(x) mit Ausgangsgrad ≤ 10 an jedem inneren Knoten und den folgenden Eigenschaften:

- T(x) hat x Blätter.
- 2 T(x) hat $\leq \frac{x}{9} + s$ innere Knoten.
- Alle Pfade von der Wurzel zu einem Blatt haben genau die Länge $s = \lceil \log_{10} x \rceil$ mit $\lceil \log_{10} x \rceil < \frac{1}{2} \log_2 x + 1$.
- Beweis: Induktion über $s \Rightarrow$ Übung $\lim_{k \to \infty} x = \lim_{k \to \infty} \frac{\log x}{\log x}$ WS 2015/16 $\lim_{k \to \infty} x = \lim_{k \to \infty} \frac{3 < \log x}{\log x} < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac{1}{2} = \lim_{k \to \infty} \frac{\log x}{\log x} + 1 < \frac$



Alle Plade van Wusel en einen Blatt Rober 3 Kanten (Bur. 4 Knoten)

3 * Treiber in Folge!

3 Kanter (bev. 3 Treiber in Folge) für x = 101 bis x = 1000

Notation: Invertierender Treiberbaum

■ Invertierender Treiberbaum /F_x: Ersetze den Treiber an der Wurzel durch einen Inverter.



*D*_n: Dekodierer

■ Sei $n \in \mathbb{N}$, $N = 2^n$. Ein n-Bit-Dekodierer D_n ist ein Schaltkreis, der die Funktion $d : \mathbb{B}^n \to \mathbb{B}^N$ berechnet, wobei gilt:


$$\underline{d_i(a)} = \begin{cases} 1, & \text{falls } \underline{\langle a \rangle = i} \\ 0, & \text{sonst} \end{cases} \quad \forall i = 0, \dots, N-1$$

 $(d_i(a) \text{ ist Bit } i \text{ des } N\text{-Tupels } d(a).)$

Induktive Konstruktion von D_n : Siehe nächste Folie.



Dekodierer: Rekursiver Aufbau



gs. Do mit Enginge $d_{\mathcal{R}} = 1 = \sum_{k=0}^{\infty} a_k \cdot 2^k = \left(\sum_{k=0}^{\infty} a_k \cdot 2^k - 1\right)^k$ 1. Till . an = 0 Es muss getter: de=1 €) 2= ∑ n. 2. Tur 0 = j = 2 2 -1 : dj = dj = d Es muss getter :

18


Dekodierer: Tiefe

$$\begin{aligned} depth(D_1) &= 1 \\ depth(D_2) &= 2 \end{aligned} \text{ for alfall: The fribations notice} \end{aligned} (1) \\ depth(D_2) &= 2 \end{aligned} \text{ for alfall: The fribations notice} \end{aligned} (2) \\ \text{for all of a partial of the following notice} \end{aligned} (3) \\ &\leq \max(depth(D_{n-1}), \frac{1}{3}\log_2(\frac{N}{2}) + 1) + 1 \qquad (4) \\ &= \max(depth(D_{n-1}), \frac{1}{3}n + \frac{2}{3}) + 1 \qquad (5) \\ &= \text{depth}(D_{n-1}) + 1 \qquad \text{musc}(n-1) + \frac{1}{3}n + \frac{2}{3}) = n-1 \end{aligned}$$

$$\text{Durch Induktion folgt: } depth(D_n) = n. \qquad n > 2,5$$

SRAM: Lesevorgang (W = 0)


- D_n setzt $Y_i = 1$ für $i = \langle A \rangle$, $Y_j = 0$ für $j \neq i$.
 - Der Inhalt der *i*-ten Zelle L_i steht an G_i , für alle $j \neq i$ steht an G_i der Wert 0.





SRAM: Schreibvorgang (Puls auf *W*)

- *D_{in}* an *D*-Eingänge sämtlicher Latches angelegt.
- Schreibpuls nur am W-Eingang von L_i (da $Y_i = 1$).





Tristate-Treiber und Busse

<u>Tristate-Treiber</u> sind Treiber mit <u>Eingangssignal x</u> und zusätzlichem Signal /OE, dem Output-Enable-Signal.

Am Ausgang y erscheint


$$y = \begin{cases} x, & \text{falls } /OE = 0 \text{ (altiv)} \\ Z, & \text{sonst } /OE = 1 \text{ (midtaltin)} \end{cases} /OE$$


Z bezeichnet den Zustand hoher Impedanz (high-Z).
("Molmig")



Zustand hoher Impedanz


- Wir haben bisher Schaltungen betrachtet, die aus CMOS-Gattern bestehen. Dort ist jede Leitung zu jedem Zeitpunkt entweder mit V_{DD} (logisch-1) oder Masse (logisch-0) verbunden.
- Eine Leitung im Zustand Z, also der Ausgang eines Treibers mit /OE = 1, ist weder mit V_{DD} noch mit Masse verbunden. Man sagt, der Treiber ist disabled (/OE = 0: enabled).







n-Bit-Treiber



- *n*-Bit-Treiber: *n* Treiber mit gemeinsamen / OE.
- Im Gegensatz zu Ausgängen üblicher Gatter kann man Ausgänge von Tristate-Treibern zusammenschalten. Man muss dafür sorgen, dass zu jeder Zeit höchstens ein Treiber enabled ist.
- Ein *n* Bit breiter Bus ist ein Bündel aus *n* Leitungen, welches die Ausgänge von mehreren *n*-Bit-Treibern verbindet.



Bus vs. Multiplexer

■ k Tristate-Treiber, die durch einen Bus verbunden sind, wirken ähnlich wie ein k-fach-Multiplexer.

■ Vorteile Bus gegenüber Multiplexer:

- Leicht erweiterbar.
- Datentransport in verschiedene Richtungen zu verschiedenen Zeiten.


Nachteil von Bus:

Man muss <u>Bus Contention</u> vermeiden, d.h. es darf nie mehr als ein Treiber auf einem Bus gleichzeitig enabled sein (sonst Folgen bis hin zur physikalischen Zerstörung der Schaltung)!



Bus zur Kommunikation mit SRAM

SRAM mit gemeinsamem Datenein- und -ausgang.



- Lesezugriff auf den Speicher: /DOE₁ enabled, alle anderen Treiber, z.B. /DOE₂, disabled.
- Schreibzugriff: D_{in} nimmt den Wert vom Bus, /DOE₁ disabled.

