

RS 485 PCI

CE

RS 485 PCI: Placa de interface

Placa de ampliação de interfaces RS 485 para PC




Figura 1: Visão lateral

A placa contém duas interfaces independentes RS 485 para a ampliação de um PC (PADT). As interfaces são galvanicamente separadas (também entre si) e adequadas para a ligação direta do HIBUS-2 a estações de programação e visualização.

Taxa de Baud 9,6...57,6 kBaud

Formato de dados livre

Endereços de base Configuração automática Interrupts Configuração automática

Isolamento (separação galvânica) > 1 kV

Conexões 2 conectores Sub-D de 9 pinos

Dados de operação 5 V / 0,2 A Dimensões 120 x 106 mm Massa aprox. 110 g



Depois da instalação dos seguintes programas HIMA, deve ser desativado o FIFO para a respectiva interface (conexão de comunicação), no "Gerenciamento de dispositivos" do Windows:

- ELOP II
- OPC A&E
- Axeda Supervisor (Wizcon)

Operação com ELOP II

Se apesar do FIFO desativado ocorrerem interferências de conexão ou interrupções da comunicação durante a operação com ELOP II, elas podem ser eliminadas pelas seguintes medidas:

A partir da versão 4.1 do ELOP II: Diminuir o tamanho dos telegramas

Abrir no menu de contexto do recurso *Properties* e introduzir no registro *PADT (PC)* um valor menor para o comprimento de telegramas (message length).




Figura 2: Diminuir o tamanho dos telegramas

A caixa de controle "Activate parameter" deve estar ativada para que a alteração do comprimento de telegramas se torne ativa para a comunicação.

Até a Version 3.5 inclusive do ELOP II: Adaptação do tempo de retardo




Figura 3: Adaptação do tempo de retardo no modem

A caixa de controle "Activate modem" deve estar ativada para que a alteração do tempo de retardo (Additional time delay) se torne ativa para a comunicação.

Depois da inicialização da conexão por modem ocorre uma mensagem sobre a inicialização do tempo, sempre que iniciar o Control Panel ou durante o teste online.

Sistema de barramento com ELOP II e troca de dados HIPRO (vários masters)

Se o sistema de barramento for utilizado em conjunto para *ELOP II* e *HIPRO*, vários masters compartilham a comunicação.

Se neste caso o tempo de retardo foi ativado como acima descrito, os tempos de retardo devem ser ajustados iguais para todos os masters. Esse tempo de retardo deve corresponder ao tempo de retardo ajustado no modem, senão irá aparecer a seguinte mensagem de erro:

"If the PADT and the PES Master are used together on the same bus the same time delay setting must be used. Please check your time settings."

Por isso, na configuração do projeto

- selecionar Properties,
- selecionar o barramento e marcar para abrir o diálogo Edit HIBUS,
- selecionar o participante PES master e editar no diálogo HIBUS station. Lá é ajustado o tempo de retardo (exemplo ELOP II até versão 4.1):




Figura 4: Ajuste do tempo de retardo no master PES

Nota

Numa falha da comunicação, o aumento do tempo de retardo leva a um tempo de ciclo do barramento aumentado. Nesse caso, o respectivo master espera por uma resposta durante o tempo de retardo definido e, assim, atrasa a troca de dados.

Esse comportamento deve ser considerado.

Pin o	RS 485	Sinal	Significado
1	-	-	não ocupado
2	-	RP	5 V, desacoplado por diodos
3	A/A'	RxD/TxD-A	Dados de recepção/transmissão A
4	-	CNTR-A	Sinal de comando A
5	C/C'	DGND	Potencial de referência de dados
6	-	VP	5 V, pólo positivo tensão de alimentação
7	-	-	não ocupado
8	B/B'	RxD/TxD-B	Dados de recepção/transmissão B
9	-	CNTR-B	Sinal de comando B

Tabela 1: Pinagem das interfaces RS 485, 9 pinos