

پروژه درس مدار منطقی ترم دوم ۰۰-۱۳۹۹ استاد درس: دکتر پورفرد



اعضای گروه:

سینا ربیعی ۹۸۲۳۰۳۵

مهدی رنجبر بافقی ۹۸۲۳۰۴۰

علیرضا فقیه علی آبادی ۹۸۲۳۰۷۱

ذاکر قلیچی ۹۸۲۳۰۷۳

بردیا سهامی ۹۹۲۳۵۰۳

عنوان پروژه:

Bonus)

در این قسمت کد بخش Task1 را به گونهای تغییر می دهیم که خواستههای جدول زیر را برآورده کند.

OPCODE	OPERATION	FORMULA	Z	Cout	V	X_bin_pal	X_prime	N
1010	Variable	$X = A \ll B$	1	_	-	\	\	0
	Rotation Left							
1011	Variable Rotation	(Cout:X) = (Cin:A)	1	1	_	\	1	0
	Left with Carry	<<< B						
1100	Variable Logic	$X = A \gg B$	1	1	_	\	\	0
	Shift Right							
1101	Variable	X = (A >> B) +	1	1	-	\	1	1
	Arithmetic Shift	A(B-1)						
	Right with	,						
	Rounding							
1110	Variable Logic	$X = A \ll B$	1	1	\(\)	\	\	1
	Shift Left							

OPCODE هایی که در جدول ذکر نشده، تفاوتی با Task1 ندارند. پس کافی است که این ۵ زیرماژول را تغییر دهیم:

OPCODE 1010 (Rotation Left):

مقادیر N و V و V معرند و از خروجی دوم نیز استفاده نخواهیم کرد پس مقدار آن را صفر قرار می دهیم. در این زیرماژول هر دو ورودی را دریافت می کنیم و ورودی دوم مشخص می کند که عمل Rotation چند بار روی ورودی اول انجام شود. از آنجایی که ورودی ها Λ بیتی هستند، با هر Λ بار چرخش ورودی اول به خودش می رسیم. به همین دلیل باقی مانده ورودی دوم را به Λ محاسبه می کنیم و سپس به کمک یک V اگر این مقدار صفر بود، ورودی اول را بدون V می می دهیم و در غیر این صورت به مقدار بدست آمده آن را می چرخانیم خروجی برای محاسبه V همان V است.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity RotL is
    Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
             12 : in STD LOGIC VECTOR (7 downto 0);
           O1 : inout STD LOGIC VECTOR (7 downto 0);
           O2: out STD LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                 Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end RotL;
architecture Behavioral of RotL is
     signal F: STD LOGIC VECTOR (3 downto 0);
     signal I2U: STD LOGIC VECTOR (7 downto 0); --Defined so
that the input I2 gets used and connected to other parts
begin
     I2U <= I2;
     Process (I2U, I1)
          variable I2Num : integer;
          variable B : integer;
          begin
               I2Num := conv integer(I2U);
               B := (I2Num rem 8);
               if (B = 0) then
                    O1 <= I1;
               else
                    O1 \le I1(7-B \text{ downto } 0) \& I1(7 \text{ downto } 8-B);
               end if;
     end Process;
     N <= '0';
     02 <= x"00";
     Cout <= '0';
     V <= '0';
     Z \le '1' when O1=x"00" else '0';
     F active <= Z or V or Cout;
       -----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (01(2) \times 01(5));
```

```
F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                    '0';
                 --Prime check--
   Process (01)
          variable Num : integer;
      begin
                 Num := conv integer(01);
                 if (Num = 0 \text{ or } Num = 1) then
                      X prime <= '0';</pre>
                 elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                      X prime <= '1';</pre>
                 elsif (Num rem 2 = 0 or
                             Num rem 3 = 0 or
                             Num rem 5 = 0 or
                              Num rem 7 = 0 or
                              Num rem 11 = 0 or
                              Num rem 13 = 0) then
                      X prime <= '0';</pre>
                 else
                      X prime <= '1';</pre>
                 end if;
   end Process;
end Behavioral;
```

کد شمارهی ۱: ماژول Variable Rotation left

OPCODE 1011 (Rotation Left with Carry):

مقادیر N و V صفرند و از خروجی دوم نیز استفاده نخواهیم کرد پس مقدار آن را صفر قرار می دهیم. در این زیرماژول هر دو ورودی را دریافت می کنیم و ورودی دوم مشخص می کند که عمل Rotation چند بار روی رشته بیت مورد نظر انجام شود. لازم به ذکر است که رشته بیت ورودی برای قرار گرفتن تحت Cin با حاصل اضافه کردن بیت ما ۹ بیتی است، با حاصل اضافه کردن بیت ما ۹ بیتی است، با هر ۹ بار چرخش به خودش می رسیم. به همین دلیل باقی مانده ورودی دوم را به ۹ محاسبه می کنیم و سپس به کمک یک if اگر این مقدار صفر بود، ورودی اول را بدون تغییر به خروجی می دهیم و در غیر این صورت به مقدار بدست آمده آن را می چرخانیم و MSB آن را به Cout & O1 می دهیم و دیگر ۸ بیت را به Cout & O1 است.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
use IEEE.NUMERIC_STD.ALL;
entity RotL_CARRY is
```

```
Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
                 12 : in STD LOGIC VECTOR (7 downto 0);
           O1 : inout STD LOGIC VECTOR (7 downto 0);
           O2: out STD LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cin : in STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                 Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end RotL CARRY;
architecture Behavioral of RotL CARRY is
     signal F: STD LOGIC VECTOR (3 downto 0);
     signal I2U: STD LOGIC VECTOR (7 downto 0); -- Defined so
that the input I2 gets used and connected to other parts
     signal I1N: STD LOGIC VECTOR (8 downto 0); -- The result of
Cin and I1 concatenation
     signal O1N: STD LOGIC VECTOR (8 downto 0); -- The result of
Rotation of I1N
begin
     I1N <= Cin & I1;
     I2U <= I2;
     Process (I2U, I1N)
          variable I2Num : integer;
          variable B : integer;
          begin
               I2Num := conv integer(I2U);
               B := (I2Num rem 9);
               if (B = 0) then
                    O1N \leq I1N;
               else
                    O1N <= I1N(8-B downto 0) & I1N(8 downto 9-
B);
               end if;
     end Process;
     O1 \le O1N(7 \text{ downto } 0);
     N <= '0';
     02 \le x"00";
     Cout \leq O1N(8);
     V <= '0';
     Z \le '1' when (Cout & O1 =0"000") else '0';
     F active <= Z or V or Cout;
        -----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
```

```
F(1) \le (01(1) \times 01(6));
     F(2) \le (01(2) \times 01(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                    '0';
               ----Prime check-----
   Process (01)
           variable Num : integer;
      begin
                 Num := conv integer(01);
                 if (Num = 0 \text{ or } Num = 1) then
                      X prime <= '0';</pre>
                 elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                      X prime <= '1';</pre>
                 elsif (Num rem 2 = 0 or
                             Num rem 3 = 0 or
                              Num rem 5 = 0 or
                              Num rem 7 = 0 or
                              Num rem 11 = 0 or
                             Num rem 13 = 0) then
                      X prime <= '0';</pre>
                 else
                      X prime <= '1';</pre>
                 end if;
   end Process;
end Behavioral;
```

کد شمارهی ۲: ماژول Variable Rotation left with Carry

OPCODE 1100 (Logic Shift Right):

مقدار V و N صفر است و از خروجی دوم نیز استفاده نخواهیم کرد پس مقدار آن را صفر قرار می دهیم.

در این زیرماژول هر دو ورودی را دریافت می کنیم و ورودی دوم مشخص می کند که عمل شیفت به راست چند بار روی رشته بیت مورد نظر انجام شود. از آنجایی که ورودی ها ۸ بیتی هستند، اگر عمل شیفت بیش از ۸ بار انجام شود، خروجی کاملا صفر خواهد بود. همچنین چون Cout مقدار بیت خارج شده از رشته مورد نظر است، در این بعد از ۸ بار شیفت فقط صفر خارج می شود و Cout نیز ۰ خواهد بود. به همین ترتیب اگر دقیقا ۸ بار شیفت بدهیم، خروجی کامل ۰ و Cout برابر MSB رشته بیت ورودی است. برای مقادیر زیر ۸، از یک سیگنال صفر استفاده می کنیم، به این ترتیب که به تعداد دفعات شیفت به کمک این سیگنال به اول خروجی صفر اضافه می کنیم و باقی بیتها را با رشته بیت ورودی از طرف MSB پر می کنیم. خروجی برای محاسبه Z همان Cout & O1

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity LSR is
    Port (I1: in STD LOGIC VECTOR (7 downto 0);
               12 : in STD LOGIC VECTOR (7 downto 0);
           O1 : inout STD LOGIC VECTOR (7 downto 0);
           O2: out STD LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                 Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end LSR;
architecture Behavioral of LSR is
     signal F: STD LOGIC VECTOR (3 downto 0);
     signal I2U: STD LOGIC VECTOR (7 downto 0); --Defined so
that the input I2 gets used and connected to other parts
begin
     I2U <= I2;
     Process (I2U, I1)
          variable I2Num : integer;
          variable B: STD LOGIC VECTOR (7 downto 0); --Zero
Signal
          begin
               B := x"00";
               I2Num := conv integer(I2U);
               if (I2Num = 0) then
                    O1 <= I1;
                    Cout <= '0';
               elsif (I2Num = 8) then
                    01 <= (others => '0');
                    Cout \leq I1(7);
               elsif (I2Num > 8) then
                    01 <= (others => '0');
                    Cout <= '0';
               else
                    O1 \le B(I2Num-1 downto 0) & I1(7 downto 0)
I2Num);
                    Cout \leq I1 (I2Num-1);
               end if;
     end Process;
     N <= '0';
```

```
02 <= x"00";
     V <= '0';
     Z \le '1' when (Cout & O1 =0"000") else '0';
     F active <= Z or V or Cout;
           ----Palindromic check--
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (O1(2) \times O1(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                   '0';
                  -Prime check--
   Process (01)
          variable Num : integer;
      begin
                 Num := conv integer(01);
                 if (Num = 0 \text{ or } Num = 1) then
                     X prime <= '0';</pre>
                 elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                     X prime <= '1';</pre>
                 elsif (Num rem 2 = 0 or
                             Num rem 3 = 0 or
                             Num rem 5 = 0 or
                             Num rem 7 = 0 or
                             Num rem 11 = 0 or
                             Num rem 13 = 0) then
                     X prime <= '0';
                 else
                     X prime <= '1';</pre>
                 end if:
   end Process;
end Behavioral;
```

کد شمارهی ۳: ماژول Wariable Logic shift right

OPCODE 1101 (Arithmetic Shift Right with Rounding):

مقدار V صفر است و از خروجی دوم نیز استفاده نخواهیم کرد پس مقدار آن را صفر قرار می دهیم. با هر بار Arithmetic shift right، ورودی یک بار بر ۲ تقسیم می شود و بیت علامت در سمت چپ تکرار می شود. این موضوع برای اعداد فرد مشکل گرد کردن را بوجود می آورد. با بررسی چند حالت متوجه می شویم که برای اعداد مثبت فرد با هر بار شیفت به سمت ۴ گرد می شوند ولی اعداد منفی فرد در مبنای ۲ به سمت منفی بی نهایت گرد می شوند. بیتی که به عنوان بیت Rounding به مقدار شیفت داده شده اضافه می شود باعث می شود این گرد کردن برای اعداد منفی فرد نیز به سمت صفر انجام شود. برای این عمل جمع مشکل می شود این گرد کردن برای اعداد مثبت این مشکل هیچ وقت رخ نمی دهد، زیرا حتی با یک واحد شیفت حداقل دو

صفر در سمت چپ خواهیم داشت (بیت علامت و تکرار آن به دلیل خاصیت Carry) که این اگر carry ورودی به این دو بیت ۱ باشد باز هم سرریز نخواهیم داشت. ولی برای خروجیهای منفی با یک بار شیفت بیتی که به عنوان بیت Ronding اضافه می شود، بیت ۰ ورودی است. برای این که در این حالت Overflow داشته باشیم، باید همه ی بیت ها یک باشند تا carry در خروجی حرکت و در نهایت از بیت هشتم خارج شود. در این حالت ورودی برابر ۱ – در قرداد مکمل ۲ است. حالا که سرریز داریم اگر بیت MSB خروجی را در نظر نگیریم، خروجی صفر خواهد بود که همان حاصل تقسیم ۱ – بر ۲ گرد شده به سمت ۰ می باشد. اگر دو واحد شیفت داشته باشیم، با نوشتن حالتهای ممکن برای ورودی که باعث بوجود آمدن overflow شود، دو مقدار ۱ – و γ خواهد بود. برای این حالت نیز اگر بیت سرریز را در نظر نگیریم، خروجی ۰ است و با حاصل دو مقدار ۱ – و γ خواهد بود. برای این حالت نیز اگر بیت سرریز را در نظر نگیریم، خروجی ۱ ست و با حاصل تقسیم ۱ – یا γ حر γ که به سمت ۰ گرد شده است همخوانی دارد. به همین ترتیب می توان برای دیگر اعداد منفی خروجی نیز اثبات کرد که بیت overflow باید حذف شود. بیت MSB خروجی همان بیت علامت است، بنابراین در γ ریخته می شود. در پایان بیت خارج شده از سمت راست را در Cout گرا می دهیم. خروجی برای محاسبه γ همان γ می است.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity ASR is
    Port (I1: in STD LOGIC VECTOR (7 downto 0);
               12 : in STD LOGIC VECTOR (7 downto 0);
           O1: inout STD LOGIC VECTOR (7 downto 0);
           O2: out STD LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                 Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end ASR;
architecture Behavioral of ASR is
     signal F: STD LOGIC VECTOR (3 downto 0);
     signal I2U: STD LOGIC VECTOR (7 downto 0); -- Defined so
that the input I2 gets used and connected to other parts
begin
     I2U <= I2;
     Process (I2U, I1)
          variable I2Num : integer;
          variable RESULT: STD LOGIC VECTOR (8 downto 0);
```

```
variable B: STD LOGIC VECTOR (7 downto 0);
signal consisted of Ils sign bit
          begin
                I2Num := conv integer(I2U);
               B := (others => I1(7));
               if (I2Num = 0) then
                     O1 <= I1;
                     Cout <= '0';
                elsif (I2Num = 8) then
                     RESULT := ('0' \& B) + (I1(7));
                     O1 <= RESULT(7 downto 0);
                     Cout \leq I1(7);
                elsif (I2Num > 8) then
                     O1 <= B;
                     Cout \leq I1(7);
                else
                     RESULT := ('0' & B(I2Num-1 downto 0) & I1(7
downto I2Num)) + I1(I2Num-1);
                     O1 <= RESULT(7 downto 0);
                     Cout <= I1(I2Num-1);
               end if;
               -- The Carry of the rounding operation must be
dicarded so we can have a correct result
     end Process;
     N \le 01(7);
     02 <= x"00";
     V <= '0';
     Z \le '1' when (Cout & O1 =0"000") else '0';
     F active <= Z or V or Cout;
   -----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (01(2) \times 01(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                   '0';
          -----Prime check-----
   Process (01)
          variable Num : integer;
      begin
                Num := conv integer(01);
                 if (Num = 0 \text{ or } Num = 1) then
                     X prime <= '0';</pre>
                 elsif (Num = 2 \text{ or } Num = 3 \text{ or } Num = 5 \text{ or } Num = 7
or Num = 11 or Num = 13) then
                     X prime <= '1';</pre>
                 elsif (Num rem 2 = 0 or
                            Num rem 3 = 0 or
```

کد شمارهی ۴: ماژول Variable Arithmetic shift right with Rounding

OPCODE 1110 (Logic Shift Left):

این زیرماژول مانند زیرماژول به سمت چپ شیفت Logic shift right است با این تفاوت که این زیرماژول به سمت چپ شیفت میدهد. در توضیحات گزارش گفته شده که خروجی V در این کد دچار تغییر میشود ولی توضیحی در مورد نحوه مشخص کردن صفر یا یک بودن آن داده نشده. از طرفی چون در دیگر عملیاتهای شیفت V صفر است، در این مورد نیز آن را صفر می گیریم. از خروجی دوم نیز استفاده نخواهیم کرد پس مقدار آن را مانند N صفر قرار می دهیم.

در این زیرماژول هر دو ورودی را دریافت می کنیم و ورودی دوم مشخص می کند که عمل شیفت به چپ چند بار روی رشته بیت مورد نظر انجام شود. از آنجایی که ورودی ها ۸ بیتی هستند، اگر عمل شیفت بیش از ۸ بار انجام شود، خروجی کاملا صفر خواهد بود. همچنین چون Cout مقدار بیت خارج شده از رشته مورد نظر است، در این بعد از ۸ بار شیفت فقط صفر خارج می شود و Cout نیز ۰ خواهد بود. به همین ترتیب اگر دقیقا ۸ بار شیفت بدهیم، خروجی کامل ۰ و Cout برابر MSB رشته بیت ورودی است. برای مقادیر زیر ۸، از یک سیگنال شیفت بدهیم، خروجی کامل ۰ و تعداد دفعات شیفت به کمک این سیگنال به انتهای خروجی صفر اصفر استفاده می کنیم، به این ترتیب که به تعداد دفعات شیفت به کمک این سیگنال به انتهای خروجی صفر اضافه می کنیم و باقی بیتها را با رشته بیت ورودی از طرف LSB پر می کنیم. خروجی برای محاسبه Z همان Cout & O1

```
X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end LSL;
architecture Behavioral of LSL is
     signal F: STD LOGIC VECTOR (3 downto 0);
     signal I2U: STD LOGIC VECTOR (7 downto 0); -- Defined so
that the input I2 gets used and connected to other parts
begin
     I2U <= I2;
     Process (I2U, I1)
          variable I2Num : integer;
          variable B: STD LOGIC VECTOR (7 downto 0); --Zero
Signal
          begin
               B := x"00";
               I2num := conv integer(I2U);
               if (I2Num = 0) then
                    O1 <= I1;
                    Cout <= '0';
               elsif (I2Num = 8) then
                    01 <= (others => '0');
                    Cout \leq I1(0);
               elsif (I2Num > 8) then
                    01 <= (others => '0');
                    Cout <= '0';
               else
                    O1 \le I1(7-I2Num downto 0) & B(I2Num-1)
downto 0);
                    Cout <= I1(I2Num-1);
               end if;
     end Process;
     N \le 01(7);
     02 <= x"00";
     V <= '0';
     Z \le '1' when (Cout & O1 =0"000") else '0';
     F active <= Z or V or Cout;
     -----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (01(2) \times 01(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                   '0';
          -----Prime check-----<u>-----</u>
```

کد شمارهی ۵: ماژول Variable Logic shift left

در مرحله آخر لازم به نوشتن یک Top Module داریم که تمامی component ها در آن map کنم و خروجی را با توجه به OPCODE و توسط یک if تعیین کنیم. تفاوت این کد با کد موجود در Task1 در این است که برای OPCODE ۵ مشخص شده در بخش Bonus، به کامپوننتها ورودی I2 اضافه شده و در قسمت Port map نیز این ورودی به ورودی B واحد ALU وصل می شود.

```
-- Group Number: 10
-- Members: Sina Rabiee
           Mohammad Mahdi Rnjbar Bafghi
           Alireza Faghih Ali abadi
           Zaker Ghelichi
           Bardia Sahami
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity ALU is
   Port (A: in STD LOGIC VECTOR (7 downto 0);
          B: in STD LOGIC VECTOR (7 downto 0);
          Cin : in STD LOGIC;
          OPCODE: in STD LOGIC VECTOR (3 downto 0);
          X : out STD LOGIC VECTOR (7 downto 0);
          Y: out STD LOGIC VECTOR (7 downto 0);
           Z : inout STD LOGIC;
          Cout : inout STD LOGIC;
          V : inout STD LOGIC;
          F_active : out STD_LOGIC;
          X bin pal : out STD LOGIC;
          X prime : out STD LOGIC;
          N : out STD LOGIC);
end ALU;
```

```
architecture Structral of ALU is
               -----Components-----
    component AND8 is
   Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
          12 : in STD LOGIC VECTOR (7 downto 0);
          O1 : inout STD LOGIC VECTOR (7 downto 0);
          O2 : out STD LOGIC VECTOR (7 downto 0);
          N : out STD LOGIC;
          Cout : inout STD LOGIC;
          V : inout STD LOGIC;
          Z : inout STD LOGIC;
          X bin pal : out STD LOGIC;
          X prime : out STD LOGIC;
          F active : out STD LOGIC);
    end component;
    component OR8 is
   Port (I1: in STD LOGIC VECTOR (7 downto 0);
          12 : in STD LOGIC VECTOR (7 downto 0);
          O1 : inout STD LOGIC VECTOR (7 downto 0);
          O2: out STD LOGIC VECTOR (7 downto 0);
          N : out STD LOGIC;
          Cout : inout STD LOGIC;
          V : inout STD LOGIC;
          Z : inout STD LOGIC;
          X bin pal : out STD LOGIC;
          X prime : out STD LOGIC;
          F active : out STD LOGIC);
    end component;
    component XOR8 is
   Port (I1: in STD LOGIC VECTOR (7 downto 0);
          12 : in STD LOGIC VECTOR (7 downto 0);
          O1 : inout STD LOGIC VECTOR (7 downto 0);
          O2: out STD LOGIC VECTOR (7 downto 0);
          N : out STD LOGIC;
          Cout : inout STD LOGIC;
          V : inout STD LOGIC;
          Z : inout STD LOGIC;
          X bin pal : out STD LOGIC;
          X prime : out STD LOGIC;
          F active : out STD LOGIC);
    end component;
    component XNOR8 is
   Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
          12 : in STD LOGIC VECTOR (7 downto 0);
          O1: inout STD LOGIC VECTOR (7 downto 0);
          O2: out STD LOGIC VECTOR (7 downto 0);
          N : out STD LOGIC;
          Cout : inout STD LOGIC;
```

```
V : inout STD LOGIC;
       Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
       F active : out STD LOGIC);
end component;
component UADD is
Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
      O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
      F active : out STD LOGIC);
end component;
component SADD is
Port (I1: in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
      O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
      F active : out STD LOGIC);
end component;
component UADD CARRY is
Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
      Cin : in STD LOGIC;
      O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
      F active : out STD LOGIC);
end component;
 component SMUL is
Port (I1: in STD LOGIC VECTOR (7 downto 0);
```

```
12 : in STD LOGIC VECTOR (7 downto 0);
      O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2 : out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
       F active : out STD LOGIC);
end component;
component UMUL is
Port (I1: in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
       O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
       F active : out STD LOGIC);
end component;
component USUB is
Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
      O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
       F active : out STD LOGIC);
end component;
component RotL is
Port (I1: in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
       O1: inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
       Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
       F active : out STD LOGIC);
```

```
end component;
component RotL CARRY is
Port (I1: in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
      O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2 : out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cin : in STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
       Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
      F active : out STD LOGIC);
end component;
component LSR is
Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
      O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
       Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
       F active : out STD LOGIC);
end component;
component ASR is
Port (I1: in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
      O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
      F active : out STD LOGIC);
end component;
component LSL is
Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
      O1: inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
```

```
V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
      F active : out STD LOGIC);
end component;
component BCD2BIN is
Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
      O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
      F active : out STD LOGIC);
 end component;
   -----Signals-----
 signal TrANDX : STD LOGIC VECTOR (7 downto 0);
signal TrANDY: STD LOGIC VECTOR (7 downto 0);
signal TrORX : STD LOGIC VECTOR (7 downto 0);
 signal TrORY: STD LOGIC VECTOR (7 downto 0);
signal TrXORX : STD LOGIC VECTOR (7 downto 0);
 signal TrXORY: STD LOGIC VECTOR (7 downto 0);
signal TrXNORX : STD LOGIC VECTOR (7 downto 0);
 signal TrXNORY: STD LOGIC VECTOR (7 downto 0);
 signal TruADDX : STD LOGIC VECTOR (7 downto 0);
 signal TrUADDY: STD LOGIC VECTOR (7 downto 0);
signal TrSADDX : STD LOGIC VECTOR (7 downto 0);
 signal TrSADDY: STD LOGIC VECTOR (7 downto 0);
signal TrUADD CARRYX : STD LOGIC VECTOR (7 downto 0);
 signal TrUADD CARRYY: STD LOGIC VECTOR (7 downto 0);
signal TrSMUL : STD LOGIC VECTOR (15 downto 0);
signal TrUMUL: STD LOGIC VECTOR (15 downto 0);
 signal Trusubx: STD LOGIC VECTOR (7 downto 0);
 signal Trusuby: STD LOGIC VECTOR (7 downto 0);
 signal TrRotLX : STD LOGIC VECTOR (7 downto 0);
 signal TrRotLY: STD LOGIC VECTOR (7 downto 0);
```

```
signal TrRotL CARRYX: STD LOGIC VECTOR (7 downto 0);
      signal TrRotL CARRYY: STD LOGIC VECTOR (7 downto 0);
      signal TrLSRX: STD LOGIC VECTOR (7 downto 0);
      signal TrLSRY: STD LOGIC VECTOR (7 downto 0);
     signal TrASRX: STD LOGIC VECTOR (7 downto 0);
      signal TrASRY: STD LOGIC VECTOR (7 downto 0);
     signal TrLSLX: STD LOGIC VECTOR (7 downto 0);
     signal TrLSLY: STD LOGIC VECTOR (7 downto 0);
     signal TrBCD: STD LOGIC VECTOR (15 downto 0);
     signal TrN: STD LOGIC VECTOR (15 downto 0);
     signal TrCout : STD LOGIC VECTOR (15 downto 0);
     signal TrV : STD LOGIC VECTOR (15 downto 0);
     signal TrZ: STD LOGIC VECTOR (15 downto 0);
     signal TrBinPal: STD LOGIC VECTOR (15 downto 0);
      signal TrPrime : STD LOGIC VECTOR (15 downto 0);
      signal TrActive : STD LOGIC VECTOR (15 downto 0);
begin
     u1 : AND8 PORT MAP (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrANDX, O2 \Rightarrow
TrANDY, N \Rightarrow TrN(0), Cout \Rightarrow TrCout(0),
                                          V \Rightarrow TrV(0), Z \Rightarrow TrZ(0),
X bin pal => TrBinPal(0), X prime => TrPrime(0), F active =>
TrActive(0));
     u2 : OR8 port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrORX, O2 \Rightarrow
Trory, N \Rightarrow TrN(1), Cout \Rightarrow TrCout(1),
                                         V \Rightarrow TrV(1), Z \Rightarrow TrZ(1),
X bin pal => TrBinPal(1), X prime => TrPrime(1), F active =>
TrActive(1));
     u3 : XOR8 port map (I1 => A, I2 => B, O1 => TrXORX, O2 =>
TrXORY, N \Rightarrow TrN(2), Cout \Rightarrow TrCout(2),
                                           V \Rightarrow TrV(2), Z \Rightarrow TrZ(2),
X bin pal => TrBinPal(2), X prime => TrPrime(2), F active =>
TrActive(2));
     u4 : XNOR8 port map (I1 => A, I2 => B, O1 => TrXNORX, O2
=> TrXNORY, N => TrN(3), Cout => TrCout(3),
                                              V \Rightarrow TrV(3), Z \Rightarrow
TrZ(3), X bin pal => TrBinPal(3), X prime => TrPrime(3),
F active => TrActive(3));
     u5 : UADD port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrUADDX, O2 \Rightarrow
TrUADDY, N \Rightarrow TrN(4), Cout \Rightarrow TrCout(4),
```

```
V \Rightarrow TrV(4), Z \Rightarrow
TrZ(4), X bin pal => TrBinPal(4), X prime => TrPrime(4),
F active => TrActive(4));
      u6 : SADD port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrSADDX, O2 \Rightarrow
TrsADDY, N \Rightarrow TrN(5), Cout \Rightarrow TrCout(5),
                                                   V \Rightarrow TrV(5), Z \Rightarrow
TrZ(5), X bin pal => TrBinPal(5), X prime => TrPrime(5),
F active => TrActive(5));
      u7: UADD CARRY port map (I1 => A, I2 => B, Cin => Cin, O1
=> TrUADD CARRYX, O2 => TrUADD CARRYY, N => TrN(6), Cout =>
TrCout(6),
                                                  V \Rightarrow TrV(6), Z \Rightarrow
TrZ(6), X bin pal => TrBinPal(6), X prime => TrPrime(6),
F active => TrActive(6));
      u8 : SMUL port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrSMUL(7
downto 0), O2 \Rightarrow TrSMUL(15 downto 8), N \Rightarrow TrN(7), Cout \Rightarrow
TrCout(7),
                                                  V \Rightarrow TrV(7), Z \Rightarrow
TrZ(7), X bin pal => TrBinPal(7), X prime => TrPrime(7),
F active => TrActive(7));
      u9 : UMUL port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrUMUL(7
downto 0), O2 \Rightarrow TrUMUL(15 downto 8), N \Rightarrow TrN(8), Cout \Rightarrow
TrCout(8),
                                                  V \Rightarrow TrV(8), Z \Rightarrow
TrZ(8), X bin pal => TrBinPal(8), X prime => TrPrime(8),
F active => TrActive(8));
      u10 : USUB port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrUSUBX, O2
=> TrUSUBY, N => TrN(9), Cout => TrCout(9),
                                                   V \Rightarrow TrV(9), Z \Rightarrow
TrZ(9), X bin pal => TrBinPal(9), X prime => TrPrime(9),
F active => TrActive(9));
      ull: RotL port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrRotLX, O2
\Rightarrow TrRotLY, N \Rightarrow TrN(10), Cout \Rightarrow TrCout(10),
                                                  V \Rightarrow TrV(10), Z \Rightarrow
TrZ(10), X bin pal => TrBinPal(10), X prime => TrPrime(10),
F active => TrActive(10));
      u12 : RotL CARRY port map (I1 \Rightarrow A, I2 \Rightarrow B, Cin \Rightarrow Cin,
O1 => TrRotL CARRYX, O2 => TrRotL CARRYY, N => TrN(11), Cout =>
TrCout(11),
                                                  V \Rightarrow TrV(11), Z \Rightarrow
TrZ(11), X bin pal => TrBinPal(11), X prime => TrPrime(11),
F active => TrActive(11));
```

```
u13 : LSR port map (I1 => A, I2 => B, O1 => TrLSRX, O2 =>
TrLSRY, N \Rightarrow TrN(12), Cout \Rightarrow TrCout(12),
                                               V \Rightarrow TrV(12), Z \Rightarrow
TrZ(12), X bin pal => TrBinPal(12), X prime => TrPrime(12),
F active => TrActive(12));
     u14 : ASR port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrASRX, O2 \Rightarrow
TrASRY, N \Rightarrow TrN(13), Cout \Rightarrow TrCout(13),
                                               V \Rightarrow TrV(13), Z \Rightarrow
TrZ(13), X bin pal => TrBinPal(13), X prime => TrPrime(13),
F active => TrActive(13));
     u15 : LSL port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrLSLX, O2 \Rightarrow
TrLSLY, N \Rightarrow TrN(14), Cout \Rightarrow TrCout(14),
                                               V \Rightarrow TrV(14), Z \Rightarrow
TrZ(14), X bin pal => TrBinPal(14), X prime => TrPrime(14),
F active => TrActive(14));
     u16 : BCD2BIN port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrBCD(7
downto 0), O2 \Rightarrow TrBCD(15 downto 8), N \Rightarrow TrN(15), Cout \Rightarrow
TrCout(15),
                                               V => TrV(15), Z =>
TrZ(15), X bin pal => TrBinPal(15), X prime => TrPrime(15),
F active => TrActive(15));
      Process (OPCODE, TrANDX, TrANDY, TrORX, TrORY, TrXORX,
Trxory, Trxnorx, Trxnory, Truaddx, Truaddy, Trsaddx, Trsaddy,
TrUADD CARRYX, TrUADD CARRYY,
                       TrSMUL, TrUMUL, TrUSUBX, TrUSUBY, TrRotLX,
TrRotLY, TrRotL CARRYX, TrRotL CARRYY, TrLSRX, TrLSRY, TrASRX,
Trasky, Trlslx, Trlslx,
                       TrLSLY, TrBCD, TrN, TrCout, TrV, TrZ,
TrBinPal, TrPrime, TrActive)
     begin
           if (OPCODE = "0000") then --AND Operation
                 X <= TrANDX;</pre>
                 Y <= TrANDY;
                 N \leq TrN(0);
                 Cout <= TrCout(0);
                 V \ll TrV(0);
                 Z \ll TrZ(0);
                 X bin pal <= TrBinPal(0);</pre>
                 X prime <= TrPrime(0);</pre>
                 F active <= TrActive(0);
           elsif (OPCODE = "0001") then --OR Operation
                 X <= TrORX;
                 Y <= TrORY;
                 N \leq TrN(1);
                  Cout <= TrCout(1);
                 V \ll TrV(1);
```

```
Z \ll TrZ(1);
                X bin pal <= TrBinPal(1);</pre>
                X prime <= TrPrime(1);</pre>
                F active <= TrActive(1);
           elsif (OPCODE = "0010") then --XOR Operation
                X <= TrXORX;</pre>
                Y <= TrXORY;
                N \leq TrN(2);
                Cout <= TrCout(2);
                V \ll TrV(2);
                Z \ll TrZ(2);
                X bin pal <= TrBinPal(2);</pre>
                X prime <= TrPrime(2);</pre>
                F active <= TrActive(2);
           elsif (OPCODE = "0011") then --XNOR Operation
                X <= TrXNORX;
                Y <= TrXNORY;
                N \ll TrN(3);
                Cout <= TrCout(3);
                V \leq TrV(3);
                Z \ll TrZ(3);
                X bin pal <= TrBinPal(3);</pre>
                X prime <= TrPrime(3);</pre>
                F active <= TrActive(3);
           elsif (OPCODE = "0100") then --Unsigned Addition
Operation
                X <= TrUADDX;
                Y <= TrUADDY;
                N \leq TrN(4);
                Cout <= TrCout(4);
                V \ll TrV(4);
                Z \ll TrZ(4);
                X bin pal <= TrBinPal(4);</pre>
                X prime <= TrPrime(4);</pre>
                F active <= TrActive(4);
           elsif (OPCODE = "0101") then --Signed Addition
Operation
                X <= TrSADDX;
                Y <= TrSADDY;
                N \leq TrN(5);
                Cout <= TrCout(5);
                V \leq TrV(5);
                Z \ll TrZ(5);
                X bin pal <= TrBinPal(5);</pre>
                X prime <= TrPrime(5);</pre>
                F active <= TrActive(5);
           elsif (OPCODE = "0110") then --Usigned Addition with
Cin Operation
                X <= TrUADD CARRYX;
                Y <= TrUADD CARRYY;
                N \leq TrN(6);
                Cout <= TrCout(6);
```

```
V \leq TrV(6);
                Z \ll TrZ(6);
                X bin pal <= TrBinPal(6);</pre>
                X prime <= TrPrime(6);</pre>
                F active <= TrActive(6);
           elsif (OPCODE = "0111") then --Signed Multiplication
                X <= TrSMUL(7 downto 0);</pre>
                Y <= TrSMUL(15 downto 8);
                N \ll TrN(7);
                Cout <= TrCout(7);
                V \ll TrV(7);
                Z \ll TrZ(7);
                X bin pal <= TrBinPal(7);</pre>
                X prime <= TrPrime(7);</pre>
                F active <= TrActive(7);
           elsif (OPCODE = "1000") then --Usigned
Multiplication
                X <= TrUMUL(7 downto 0);</pre>
                Y <= TrUMUL(15 downto 8);
                N \leq TrN(8);
                Cout <= TrCout(8);
                V \leq TrV(8);
                Z \ll TrZ(8);
                X bin pal <= TrBinPal(8);</pre>
                X prime <= TrPrime(8);</pre>
                F active <= TrActive(8);
           elsif (OPCODE = "1001") then --Signed Subtraction
                X <= TrUSUBX;
                Y <= TrUSUBY;
                N \leq TrN(9);
                Cout <= TrCout(9);
                V \ll TrV(9);
                Z \ll TrZ(9);
                X bin pal <= TrBinPal(9);</pre>
                X prime <= TrPrime(9);</pre>
                F active <= TrActive(9);
           elsif (OPCODE = "1010") then --Rotation Left
                X <= TrRotLX;</pre>
                Y <= TrRotLY;
                N \le TrN(10);
                Cout <= TrCout(10);
                V \le TrV(10);
                Z \ll TrZ(10);
                X bin pal <= TrBinPal(10);</pre>
                X prime <= TrPrime(10);</pre>
                F active <= TrActive(10);
           elsif (OPCODE = "1011") then --Rotation Left with
Carry
                X <= TrRotL CARRYX;
                Y <= TrRotL CARRYY;
                N \le TrN(11);
                Cout <= TrCout(11);
```

```
V \ll TrV(11);
                 Z \ll TrZ(11);
                X bin pal <= TrBinPal(11);</pre>
                 X prime <= TrPrime(11);</pre>
                 F active <= TrActive(11);
           elsif (OPCODE = "1100") then --Logic Shift Right
                X <= TrLSRX;
                Y <= TrLSRY;
                N \le TrN(12);
                 Cout <= TrCout(12);
                V \ll TrV(12);
                 Z \ll TrZ(12);
                X bin pal <= TrBinPal(12);</pre>
                X prime <= TrPrime(12);</pre>
                F active <= TrActive(12);
           elsif (OPCODE = "1101") then --Arithmatic Shift
Right
                X <= TrASRX;
                Y <= TrASRY;
                N \le TrN(13);
                Cout <= TrCout(13);
                V \ll TrV(13);
                 Z \ll TrZ(13);
                X bin pal <= TrBinPal(13);</pre>
                X prime <= TrPrime(13);</pre>
                 F active <= TrActive(13);
           elsif (OPCODE = "1110") then --Logic Shift Left
                X <= TrLSLX;
                Y <= TrLSLY;
                N \le TrN(14);
                Cout <= TrCout(14);
                V \leq TrV(14);
                 Z \ll TrZ(14);
                X bin pal <= TrBinPal(14);</pre>
                X prime <= TrPrime(14);</pre>
                 F active <= TrActive(14);
           elsif (OPCODE = "1111") then --BCD to Binary
Conversion
                X \leq TrBCD(7 \text{ downto } 0);
                Y \leq TrBCD(15 \text{ downto } 8);
                N \le TrN(15);
                 Cout <= TrCout(15);
                V \ll TrV(15);
                 Z \ll TrZ(15);
                X bin pal <= TrBinPal(15);</pre>
                X prime <= TrPrime(15);</pre>
                 F active <= TrActive(15);
           end if;
     end Process;
end Structral;
```


در بخش بعدی به testbench کدهای نوشته شده می پردازیم. در این تست فقط ۵ کد تغییر داده شده را تست می کنیم. همچنین به کلاک نیازی نداریم پس آن را حذف می کنیم.

```
_____
-- Group Number: 10
-- Members: Sina Rabiee
              Mohammad Mahdi Rnjbar Bafghi
                   Alireza Faghih Ali abadi
                   Zaker Ghelichi
                   Bardia Sahami
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
ENTITY Tb Bonus IS
END Tb Bonus;
ARCHITECTURE behavior OF Tb Bonus IS
   -- Component Declaration for the Unit Under Test (UUT)
   COMPONENT ALU
   PORT (
        A : IN std logic vector(7 downto 0);
        B: IN std logic vector(7 downto 0);
        Cin: IN std logic;
        OPCODE: IN std logic vector(3 downto 0);
        X : OUT std logic vector(7 downto 0);
        Y: OUT std logic vector(7 downto 0);
        Z : INOUT std logic;
        Cout : INOUT std logic;
        V : INOUT std logic;
        F active : OUT std_logic;
        X bin pal : OUT std logic;
        X prime : OUT std logic;
        N : OUT std logic
       );
   END COMPONENT;
  --Inputs
  signal A : std logic vector(7 downto 0) := (others => '0');
  signal B : std logic vector(7 downto 0) := (others => '0');
  signal Cin : std logic := '0';
  signal OPCODE : std logic vector(3 downto 0) := (others =>
'0');
    --BiDirs
```

```
signal Z : std logic;
   signal Cout : std logic;
   signal V : std logic;
     --Outputs
   signal X: std logic vector(7 downto 0);
   signal Y : std logic vector(7 downto 0);
   signal F active : std logic;
   signal X bin pal : std logic;
   signal X prime : std logic;
   signal N : std logic;
   -- No clocks detected in port list. Replace <clock> below
with
   -- appropriate port name
     -- This Curcuit is completely Combinational and doesn't
need a clock
BEGIN
     -- Instantiate the Unit Under Test (UUT)
   uut: ALU PORT MAP (
          A => A
          B \Rightarrow B
          Cin => Cin,
          OPCODE => OPCODE,
          X => X
          Y => Y
          Z => Z
          Cout => Cout,
          \forall => \forall
          F active => F active,
          X bin pal => X bin pal,
          X prime => X prime,
          N => N
        );
   -- Stimulus process
   stim proc: process
   begin
          OPCODE <= "1010"; --Rotation Left
          Cin <= '0';
          A <= "11000110";
          B <= "00000111";
      wait for 10 ns;
          OPCODE <= "1011"; --Rotation Left with Cin
Operation
          Cin <= '0';
          A \le "01010011";
          B <= "01010110";
      wait for 10 ns;
          Cin <= '1';
```

```
A <= "01010011";
          B <= "01010110";
      wait for 10 ns;
          OPCODE <= "1100";
                                    --Logic Shift Right
          Cin <= '0';
          A <= "10110011";
          B <= "00000100";
      wait for 10 ns;
          OPCODE <= "1101";
                                    --Arithmatic Shift Right
          Cin <= '0';
          A <= "00011101";
          B <= "00000010";
      wait for 10 ns;
          Cin <= '0';
          A <= "11101101";
          B <= "00000010";
      wait for 10 ns;
          A <= "11111111";
          B <= "00111010";
      wait for 10 ns;
          OPCODE <= "1110";
                                    --Logic Shift Left
          Cin <= '0';
          A <= "00000101";
          B <= "10100111";
      wait;
   end process;
END;
```

کد شمارهی ۲: Testbench



در ۱۰ نانو ثانیه اول ورودی اول (a=11000110) و ورودی دوم (b=0000111) داده شده است و cin برابر ۱۰ نانو ثانیه اول ورودی اول (a=11000110) و ورودی دوم (DPCODE) داده شده برابر ۱۰۱۰ میباشد (RotL). در این OPCODE به اندازه باقیمانده b برابر a برخانده میشود. در مبنای ۱۰ داریم:

اگر عملیات را بصورت دستی انجام دهیم مشاهده می کنیم که در نهایت خروجی x=01100011 بدست می آید.

خروجی را اگر برعکس کنیم با خودش برابر نمی شود پس x_bin_pal صفر میباشد. خروجی در مبنای ۱۰ برابر عدد ۹۹ میباشد که عددی اول نیست پس x_prime مقدار ۰ را می گیرد. خروجی بی علامت است پس x_prime مقدار ۰ می گیرد. x_prime نیز از or کردن x_prime و Cout و Cout و x_prime مقدار ۰ می گیرد.

در ۱۰ نانو ثانیه دوم ورودی اول (a=01010011) و ورودی دوم (b=01010110) داده شده است و (a=01010011) در این OPCODE عمل چرخش برابر ۱۰۱۰ میباشد (RotL_CARRY). در این OPCODE عمل چرخش به چپ روی رشته بیت حاصل از قرار دادن Cin در سمت چپ ورودی (a=0101011) به چپ روی رشته بیت حاصل از قرار دادن (a=010101) در سمت چپ ورودی (a=010101) در دادن (a=010101) در دادن (a=010101) در دادن (a=01010101) در نهایت خروجی دوم در مبنای ۱۰ برابر ۸۶ و باقیمانده آن بر ۸ برابر ۶ است. در نهایت خروجی (a=01010101) بدست می آید و مقدار ۲۰ که از رشته بیرون افتاده در (a=0101011) دار می گیرد.

خروجی برابر "x''00 نیست پس x''00 برابر x''00 میشود. مقدار x''00 نیز طبق پیشبینی برابر x''00 نیست پس x''00 برابر x''00 میدهد.

اگر خروجی X را اگر برعکس کنیم با خودش برابر نمیشود پس x_bin_pal صفر میباشد. خروجی در مبنای ۲۰ برابر عدد ۱۰۱ میباشد که عددی اول است پس x_prime مقدار ۱ را میگیرد. خروجی بیعلامت است پس n مقدار ۰ میگیرد. F_active نیز از or کردن z و Cout و V بدست میآید که در اینجا همگی آنها صفرند پس مقدار خود آن نیز صفر میشود.

در ۱۰ نانو ثانیه سوم ورودیها و OPCODE تغییری نکرده، و فقط Cin یک شده. پس رشته ای که مورد ۶ مرحله چرخش به چپ قرار می گیرد Cin & x=01110101 است. در نهایت خروجی x=01110101 بدست می آید و مقدار ۰ که از رشته بیرون افتاده در Cout قرار می گیرد.

خروجی برابر "x''00 نیست پس z برابر \cdot می شود. مقدار v نیز طبق پیشبینی برابر \cdot شده است. چون از خروجی دوم استفاده نکرده بودیم مقدار آن را صفر کرده بودیم که در نمودار نیز همین مقدار را نشان می دهد.

اگر خروجی X را اگر برعکس کنیم با خودش برابر نمی شود پس x_bin_pal صفر میباشد. خروجی در مبنای ۱۰ برابر عدد ۱۱۷ میباشد که عددی اول نیست پس x_prime مقدار \cdot را می گیرد. خروجی بی علامت است پس x_prime مقدار \cdot می گیرد. x_prime نیز از x_prime نیز از x_prime کردن x_prime و x_prime و x_prime مقدار x_prime نیز از x_prime نیز از x_prime نیز صفر می شود.

در ۱۰ نانو ثانیه چهارم ورودی اول (a=10110011) و ورودی دوم (b=00000100) داده شده است و cin در ۱۰ نانو ثانیه چهارم ورودی اول (a=10110011) و ورودی دوم (OPCODE رشته بیت a به اندازه a برابر ۱۱۰۰ میباشد (LSR). در این OPCODE رشته بیت a به اندازه a بیت به راست شیفت داده می شود و به ازای هر شیفت یک صفر از سمت چپ به a تزریق می شود. بیت آخر خارج شده از سمت راست در Cout و آیر می گیرد. مشاهده می کنیم که در نهایت خروجی Cout = 0.

اگر خروجی $x_{\rm corr}$ مقدار ۱ را اگر برعکس کنیم با خودش برابر نمی شود پس $x_{\rm corr}$ صفر میباشد. خروجی در مبنای $x_{\rm corr}$ برابر عدد ۱۱ میباشد که عددی اول است پس $x_{\rm corr}$ مقدار ۱ را می گیرد. خروجی بی علامت است پس $x_{\rm corr}$ مقدار ۰ می گیرد. $x_{\rm corr}$ نیز از $x_{\rm corr}$ کردن $x_{\rm corr}$ و $x_{\rm corr}$ بدست می آید که صفر می شود.

در ۱۰ نانو ثانیه پنجم ورودی اول (a=00011101) و ورودی دوم (b=00000010) داده شده است و (a=00011101) داده شده برابر ۱۱۰۱ میباشد (ASR). در این OPCODE رشته بیت (a=00011101) برابر برابر برابر و الده شده برابر ۱۱۰۱ میباشد (apcode و به ازای هر شیفت بیت اخر از سمت راست در Cout قرار می گیرد و بیت علامت رشته ورودی (a=00011101) تکرار می شود. در انتها حاصل شیفت با بیت (a=0000111) ورودی جمع می شود. (a=00000111) در مبنای اضافه کنیم (صفر) خروجی شیفت برابر (a=0000111) بدست می آید و (a=00000111) دا ناند و (a=00000111) دا ناند و (a=00000111) دا ناند و (a=00000111) در میباشد و اگر بیت دوم ورودی را به آن اضافه کنیم (صفر) خروجی (a=000000111)

اگر خروجی $x_{\rm cor}$ میباشد. خروجی در مبنای $x_{\rm cor}$ میباشد. خروجی در مبنای $x_{\rm cor}$ میباشد. خروجی در مبنای $x_{\rm cor}$ میباشد $x_{\rm cor}$ اول است پس $x_{\rm cor}$ مقدار $x_{\rm cor}$ میباشد $x_{\rm cor}$ نیز از $x_{\rm cor}$ کردن $x_{\rm cor}$ و $x_{\rm cor}$ بدست می آید که مقدار آن صفر می شود.

در ۱۰ نانو ثانیه ششم ورودی اول (a=11101101) و ورودی دوم (b=00000010) داده شده است و (a=11101101) داده شده برابر ۱۱۰۱ میباشد (ASR). در این OPCODE رشته بیت (a=11101101) برابر باست و OPCODE داده شده برابر ۱۱۰۱ میباشد (ASR). در این Cout و بیت بیت به راست شیفت داده میشود و به ازای هر شیفت بیت اخر از سمت راست در (a=111011) قرار می شود. و بیت علامت رشته ورودی (a=11111) تکرار می شود. در انتها حاصل شیفت با بیت (a=11110) ورودی جمع می شود. (a=11111) در مبنای علامت رشته ورودی (a=11111) تکرار می شود. در انتها حاصل شیفت با بیت (a=111110) میباشد و اگر بیت دوم ورودی را به آن اضافه کنیم (صفر) خروجی شیفت برابر (a=11111011) بدست می آید و (a=11111011) مشاهده می شود که ورودی در قرار داد مکمل ۲ برابر ۱۹– است و خروجی شیفت برابر ۵– است.

اگر خروجی X را اگر برعکس کنیم با خودش برابر نمیشود پس x_prime صفر میباشد. خروجی در مبنای x_prime برابر عدد ۲۵۱ میباشد که عددی اول است پس x_prime مقدار ۱ را می گیرد. خروجی منفی است پس x_prime مقدار ۱ می گیرد. x_prime نیز از or کردن x_prime و x_prime مقدار ۱ می گیرد. x_prime نیز از or کردن x_prime و x_prime مقدار آن یک می شود.

در ۱۰ نانو ثانیه هفتم ورودی اول (a=11111111) و ورودی دوم (b=00111010) داده شده است و (a=11111111) در این OPCODE داده شده برابر ۱۱۰۱ میباشد (ASR). در این OPCODE رشته بیت (a=1111111) بیت به راست شیفت داده می شود و به ازای هر شیفت بیت اخر از سمت راست در Cout قرار می گیرد و بیت علامت رشته ورودی (a=111111) تکرار می شود. در انتها حاصل شیفت با بیت (a=111111) میباشد و چون خروجی بیت (a=1111111) میباشد و چون خروجی بیت (a=1111111) میباشد و چون خروجی بیت (a=1111111) عمل Rounding انجام نمی شود و خروجی (a=1111111) بدست می آید و (a=111111) در است و رودی بیت (a=1111111) میباشد و رودی بیت (a=1111111) میباشد و رودی خروجی بیت (a=1111111) میباشد و رودی خروجی و خروجی (a=1111111) بدست می آید و (a=1111111) در است و رودی است و رودی

خروجی برابر "x''00 نیست پس z برابر \cdot می شود. مقدار v نیز طبق پیشبینی برابر \cdot شده است. چون از خروجی دوم استفاده نکرده بودیم مقدار آن را صفر کرده بودیم که در نمودار نیز همین مقدار را نشان می دهد.

اگر خروجی X را اگر برعکس کنیم با خودش برابر می شود پس $x_{\rm cont}$ یک می باشد. خروجی در مبنای $x_{\rm cont}$ ۱۰ برابر عدد ۲۵۵ می باشد که عددی اول نیست پس $x_{\rm cont}$ مقدار $x_{\rm cont}$ مقدار $x_{\rm cont}$ نیز از $x_{\rm cont}$ کردن $x_{\rm cont}$ و $x_{\rm cont}$ بدست می آید که مقدار آن یک می شود.

در ۱۰ نانو ثانیه هشتم ورودی اول (a=00000101) و ورودی دوم (b=10100111) داده شده است و (a=00000101) داده شده برابر ۱۱۱۰ میباشد (LSL). در این OPCODE رشته بیت (a=00000101) به اندازه (a=0) داده میشود و به ازای هر شیفت یک صفر از سمت راست به (a=0) ترریق میشود. بیت خارج شده از سمت چپ در (a=0) قرار می گیرد. مشاهده می کنیم که چون مقدار (a=0) در مبنای ۱۰ بزرگ تر از (a=0) از (a=0) در مبنای کاملا صفر می باشد و (a=0) در (a=0) در مبنای که چون مقدار طور می کاملا صفر می باشد و (a=0) در مبنای کاملا صفر کاملا کاملا صفر کاملا صفر کاملا کاملا صفر کاملا صفر کاملا ک

اگر خروجی X را اگر برعکس کنیم با خودش برابر می شود پس $X_{\rm corr}$ یک میباشد. خروجی در مبنای $X_{\rm corr}$ برابر عدد $X_{\rm corr}$ مقدار $X_{\rm corr}$ مقدار $X_{\rm corr}$ می گیرد. خروجی بی علامت است پس $X_{\rm corr}$ دین از $X_{\rm corr}$ کردن $X_{\rm corr}$ و $X_{\rm corr}$ بدست می آید پس مقدار آن یک می شود.