

پروژه درس مدار منطقی ترم دوم ۰۰–۱۳۹۹ استاد درس: دکتر پورفرد



اعضای گروه:

سینا ربیعی ۹۸۲۳۰۳۵

مهدی رنجبر بافقی ۹۸۲۳۰۴۰

علیرضا فقیه علی آبادی ۹۸۲۳۰۷۱

ذاکر قلیچی ۹۸۲۳۰۷۳

بردیا سهامی ۹۹۲۳۵۰۳

عنوان پروژه:

Task 1)

در قسمتهای بعدی کدهای مربوط به هرکدام از زیرماژولها که با ورودی OPCODE مشخص میشوند آورده شده.

OPCODE	OPERATION	FORMULA	Z	Cout	V	X_bin_pal	X_prime	N
0000	AND	X = A AND B	1	_	_	1	1	0
0001	OR	X = A OR B	1	_	_	1	1	0
0010	XOR	X = A XOR B	1	_	_	1	1	0
0011	XNOR	X = A XNOR B	1	_	_	1	1	0
0100	Unsigned Addition	(Cout:X) = A + B	1	1	-	1	1	0
0101	Signed Addition	X = A + B	1	_	1	1	1	1
0110	Unsigned Addition with Carry	(Cout:X) = A + B + Cin	1	1	-	1	1	0
0111	Signed Multiplication	(Y:X) = A * B	1	-	_	1	1	1
1000	Unsigned Multiplication	(Y:X) = A * B	1	-	-	1	1	0
1001	Unsigned Subtraction	X = A - B	1	1	-	1	1	0
1010	Rotation Left	X = A <<< 1	1	_	_	1	1	0
1011	Rotation Left with Carry	(Cout:X) = (Cin:A) <<< 1	1	1	-	1	1	0
1100	Logic Shift Right	X = A >> 1	1	1	_	1	1	0
1101	Arithmetic Shift Right	X = A >> 1	1	1	-	1	1	1
1110	Logic Shift Left	X = A << 1	1	1	1	1	1	1
1111	BCD to Binary Conversion	(Y:X) = BCD2BIN(B:A)	1	1	-	1	1	-

کد برخی خروجیها برای تمامی زیر ماژولها یکی میباشد پس بهتر است ابتدا به آنها بپردازیم:


:X_bin_pal

این قسمت چک می کند که آیا خروجی X به این صورت هست که اگر آن را برعکس کنیم با مقدار قبلی خود برابر باشد (خروجی ۱) یا خیر (خروجی ۰). کد آن به صورت زیر خواهد بود:

کد شمارهی ۱: چک کردن قرینهخوانی خروجی X

در این زیرماژولها، هر مولفه ی سیگنال F، حاصل XNOR دو مولفه خروجی ماژول میباشد. دلیل این کار این است که اگر این دو مولفه برابر باشند، حاصل XNOR آنها برابر ۱ میشود و در غیر اینصورت برابر ۰ میشود. با چک کردن سیگنال F میتوان گفت که اگر برابر ۱۱۱۱ باینری بود، خروجی ماژول متقارن است. به این ترتیب مقدار خروجی X_bin_pal مشخص میشود.

Pallindromic check



شكل ۱: بلوك دياگرام X_bin_pal

:X_prime


این کد چک می کند آیا خروجی X عددی مرکب است یا نه و درصورت اول بودن مقدار X را به عنوان خورجی تحویل می دهد. کد آن به صورت زیر خواهد بود:

```
-----Prime check-----
   Process (01)
          variable Num : integer;
      begin
                 Num := conv integer(01);
                 if (Num = 0 \text{ or } Num = 1) then
                     X prime <= '0';</pre>
                 elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                     X prime <= '1';</pre>
                 elsif (Num rem 2 = 0 or
                             Num rem 3 = 0 or
                             Num rem 5 = 0 or
                             Num rem 7 = 0 or
                             Num rem 11 = 0 or
                             Num rem 13 = 0) then
                     X prime <= '0';</pre>
                 else
                     X prime <= '1';</pre>
                 end if;
   end Process;
```

کد شمارهی ۲: اول بودن خروجی X

برای تعیین خروجی X_prime از تابع conv_integer استفاده می کنیم. به کمک این تابع، خروجی ماژول را از باینری به ده دهی (Decimal) تبدیل می کنیم. ابتدا بررسی می کنیم که عدد برابر ۱۰ یا ۱ است یا نه و اگر باشد اول نخواهد بود. عدد ما ۸ بیتی است یعنی حداکثر عدد ۲۵۵ در مبنای ۱۰ را نشان می دهد برای چک کردن اول بودن باید باقی مانده تقسیم خروجی بر اعداد اول تا ۱۳ را بررسی کنیم و بیشتر از آن کار بیهوده ای خواهد بود (با توجه به روابط ریاضی برای چک کردن اول بودن یک عدد کافی است آن را بر اعداد اول کوچک تر از جذر آن تقسیم کنیم). بنابراین بعد از آن که چک کردیم ۱ یا ۱ نباشد چک می کنیم اعداد اول ۲ تا ۱۳ نباشد بعد از آن می گوییم اگر باقی مانده آن به یکی از اعداد اول ۲ تا ۱۳ صفر باشد اول نخواهد بود.

پروژه درس مدار منطقی



Prime Check

شكل ۲: بلوك دياگرام X prime

:F_active

این تابع طبق متن یروژه از OR کردن Z و Cout و V بدست می آید.

```
F_active <= Z or V or Cout;
```

کد شمارهی ۳: خروجی F_active


حال به بررسی زیرماژولها میپردازیم.

OPCODE 0000 & 0001 & 0010 & 0011 (AND, OR, XOR, XNOR):


در * زیرماژول اول، همانطور که در توضیحات پروژه ذکر شده پایههای Cout و V تغییری نمی کنند و در مدار ترکیبی Task 1 مقدار آنها برابر $^{\circ}$ است. و مقدار N نیز در این چهار Task 1 مقدار آنها برابر

```
Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                  F active : out STD LOGIC);
    end AND8;
architecture Behavioral of AND8 is
     signal F: STD LOGIC VECTOR (3 downto 0);
begin
     01 <= I1 and I2;
     N <= '0';
     02 <= x"00";
     Cout <= '0';
     V <= '0';
     Z \le '1' when O1=x"00" else '0';
     F active <= Z or V or Cout;
     -----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (01(2) \times 01(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                   '0';
           -----Prime check-----
   Process (01)
          variable Num : integer;
      begin
                Num := conv integer(01);
                if (Num = 0 \text{ or } Num = 1) then
                     X prime <= '0';</pre>
                elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                     X prime <= '1';</pre>
                 elsif (Num rem 2 = 0 or
                            Num rem 3 = 0 or
                            Num rem 5 = 0 or
                            Num rem 7 = 0 or
                            Num rem 11 = 0 or
                            Num rem 13 = 0) then
                     X prime <= '0';</pre>
                 else
                     X prime <= '1';</pre>
                 end if;
   end Process;
end Behavioral;
```

AND8



شكل ۳: بلوك دياگرام ماژول AND




شكل ۴: بلوك دياگرام ماژول AND (خروجي نرمافزار VIVADO)


```
O1 : inout STD LOGIC VECTOR (7 downto 0);
                 O2 : out STD LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                 Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end OR8;
architecture Behavioral of OR8 is
     signal F: STD LOGIC VECTOR (3 downto 0);
begin
     O1 <= I1 or I2;
     N <= '0';
     02 <= x"00";
     Cout <= '0';
     V <= '0';
     Z \le '1' when O1=x"00" else '0';
     F active <= Z or V or Cout;
     -----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (01(2) \times 01(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                   '0';
      -----Prime check-----
   Process (01)
          variable Num : integer;
      begin
                Num := conv integer(01);
                if (Num = 0 \text{ or } Num = 1) then
                    X prime <= '0';</pre>
                elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                    X prime <= '1';</pre>
                elsif (Num rem 2 = 0 or
                            Num rem 3 = 0 or
                            Num rem 5 = 0 or
                            Num rem 7 = 0 or
                            Num rem 11 = 0 or
                            Num rem 13 = 0) then
                    X prime <= '0';</pre>
                else
                    X prime <= '1';</pre>
                end if;
```

```
end Process;
-----
end Behavioral;
```

کد شمارهی ۵: ماژول OR



شکل ۵: بلوک دیاگرام ماژول OR




شكل ع: بلوك دياگرام ماژول OR (خروجي نرم|فزار VIVADO)


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
use IEEE.NUMERIC_STD.ALL;
entity XOR8 is
```

```
Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
           12 : in STD LOGIC VECTOR (7 downto 0);
           O1 : inout STD LOGIC VECTOR (7 downto 0);
                 O2: out STD LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                 Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end XOR8;
architecture Behavioral of XOR8 is
     signal F: STD LOGIC VECTOR (3 downto 0);
begin
     01 <= I1 xor I2;
     N <= '0';
     02 <= x"00";
     Cout <= '0';
     V <= '0';
     Z \le '1' when O1=x"00" else '0';
     F active <= Z or V or Cout;
     -----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (01(2) \times 01(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                  '0';
         -----Prime check-----
   Process (01)
          variable Num : integer;
      begin
                Num := conv integer(O1);
                if (Num = 0 \text{ or } Num = 1) then
                    X prime <= '0';</pre>
                elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                    X prime <= '1';</pre>
                elsif (Num rem 2 = 0 or
                           Num rem 3 = 0 or
                           Num rem 5 = 0 or
                           Num rem 7 = 0 or
                           Num rem 11 = 0 or
                           Num rem 13 = 0) then
                    X prime <= '0';</pre>
```

کد شمارهی ۶: ماژول XOR



شکل ۷: بلوک دیاگرام ماژول XOR




شکل ۱۸: بلوک دیاگرام ماژول XOR (خروجی نرمافزار VIVADO)


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity XNOR8 is
    Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
           12 : in STD LOGIC VECTOR (7 downto 0);
           O1 : inout STD LOGIC VECTOR (7 downto 0);
                 O2: out STD LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                 Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end XNOR8;
architecture Behavioral of XNOR8 is
     signal F: STD LOGIC VECTOR (3 downto 0);
begin
     O1 <= I1 xnor I2;
     N <= '0';
     02 \le x"00";
     Cout <= '0';
     V <= '0';
     Z \le '1' when O1=x"00" else '0';
     F active <= Z or V or Cout;
       -----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (01(2) \times 01(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                  '0';
     -----Prime check-----
  Process (01)
          variable Num : integer;
     begin
                Num := conv integer(01);
                if (Num = 0 \text{ or } Num = 1) then
                    X prime <= '0';</pre>
                elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                    X prime <= '1';</pre>
                elsif (Num rem 2 = 0 or
                           Num rem 3 = 0 or
                           Num rem 5 = 0 or
```

کد شمارهی ۷: ماژول XNOR



شكل ٩: بلوك دياگرام ماژول XNOR



شکل ۱۰: بلوک دیاگرام ماژول XNOR (خروجی نرمافزار VIVADO)

در * زیرماژول اول دستورات بسیار سادهاند و شامل دستورات سادهای همچون AND و XOR و XNOR و XNOR و XNOR هستند که در خروجی O1 زیرماژول ریخته می شود.

x''00'' خروجی برای محاسبه Z همان O1 میباشد. چون خروجی λ بیتی است پس صفر را میتوان به صورت λ'' 00'' در مبنای HEX) نشان داد که همان 00000000 در مبنای λ'' 1 است.

چون از خروجی دوم (O2) استفاده نمی کنیم مقدار ان را صفر ("w"0") قرار می دهیم (طبق توضیحات پروژه در مدار ترکیبی Task1 باید تمامی خروجی ها به طور کامل تعیین شوند و اگر از برخی خروجی ها استفاده نمی شود، مقدار آن ها برابر صفر باشد).

OPCODE 0100 (Unsigned Addition):

مقدار N و V در اینجا نیز صفر است اما Cout ممکن است صفر نباشد. به کمک پکیج unsigned کار ما بسیار راحت می شود و تنها کافیست که دو ورودی را با هم جمع کنیم.


اما باید توجه کنیم که جمع دو عدد ۸ بیتی ممکن است ۹ بیت شود پس متغیر S (متغیر واسطه که بطور signal تعریف شده) را ۹ بیتی تعریف می کنیم.

حال برای اینکه ورودیها نیز ۹ بیتی شوند به کمک دستور & یک صفر (0') به ابتدای آنها اضافه می کنیم حال برای اینکه ورودیها نیز ۹ بیتی شوند به کمک دستور S را به عنوان خروجی در S قرار می دهیم و بیت اخر S را به عنوان S در Cout می دیزیم.


همانطور که پیداست متغیر خروجی برای محاسبه Z همان S میباشد. چون ۹، ۹ بیتی است عدد صفر را به صورت "000"0 (مبنای Octa) نمایش میدهیم. چون از خروجی دوم (O2) استفاده نکردیم پس مقدار آن را صفر ("X"00") قرار میدهیم.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity UADD is
    Port (I1: in STD LOGIC VECTOR (7 downto 0);
           12 : in STD LOGIC VECTOR (7 downto 0);
           O1: inout STD LOGIC VECTOR (7 downto 0);
           O2: out STD LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                 Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end UADD;
```

```
architecture Behavioral of UADD is
     signal F: STD LOGIC VECTOR (3 downto 0);
     signal S: STD LOGIC VECTOR (8 downto 0);
begin
     S \le ('0' \& I1) + ('0' \& I2);
     01 \le S(7 \text{ downto } 0);
     02 \le x''00'';
     Cout \leq S(8);
     N <= '0';
     V <= '0';
     Z <= '1' when S=o"000" else '0';</pre>
     F active <= Z or V or Cout;
     -----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (01(2) \times 01(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                   '0';
                 ---Prime check-----
   Process (01)
          variable Num : integer;
      begin
                 Num := conv integer(01);
                 if (Num = 0 \text{ or } Num = 1) then
                     X prime <= '0';</pre>
                 elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                     X prime <= '1';</pre>
                 elsif (Num rem 2 = 0 or
                             Num rem 3 = 0 or
                             Num rem 5 = 0 or
                             Num rem 7 = 0 or
                             Num rem 11 = 0 or
                             Num rem 13 = 0) then
                     X prime <= '0';</pre>
                 else
                     X prime <= '1';</pre>
                 end if;
   end Process;
end Behavioral;
```



شكل ۱۱: بلوك دياگرام ماژول Unsigned Addition



شکل ۱۲: بلوک دیاگرام ماژول Unsigned Addition (خروجی نرم/فزار VIVADO)

OPCODE 0101 (Signed Addition):

در اینجا نیز پکیج unsigned به کمک ما میآید. همچنین برای استفاده از توابعی مانند signed و conv_integer و ... باید از پکیج NUMERIC استفاده کرد.

برای جمع مانند زیرماژول قبلی عمل می کنیم و با sign extension دو ورودی ۹ بیتی را با هم جمع می کنیم در متغیر SS که آن هم ۹ بیتی و علامت دار است می ریزیم (ورودی های اصلی را با تابع signed به عنوان باینری های علامت دار دریافت می کنیم). در اخر متغیر SS را بصورت STD LOGIC در S قرار می دهیم. Λ بیت اول (از سمت چپ) S را بعنوان حاصل جمع در O1 می ریزیم.


برای تعیین V (overflow) به دو بیت A و P متغیر SS نگاه می کنیم اگر برابر نبودند V برابر P می شود و اگر برابر بودند P برابر صفر می شود. مقدار P از روی علامت خروجی که بیت نهم P است مشخص می شود و مقدار P برابر بودند P برابر صفر می شود. مقدار P می مان P می باشد. از خروجی دوم استفاده نکردیم پس مقدار ان را صفر می گذاریم.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity SADD is
    Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
           12 : in STD LOGIC VECTOR (7 downto 0);
           O1: inout STD LOGIC VECTOR (7 downto 0);
           O2: out STD LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                 Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end SADD;
architecture Behavioral of SADD is
     signal F: STD LOGIC VECTOR (3 downto 0);
     signal SS: SIGNED (8 downto 0);
     signal S: STD LOGIC VECTOR (8 downto 0);
begin
     SS \le SIGNED(I1(7) \& I1) + SIGNED(I2(7) \& I2);
     S <= STD LOGIC VECTOR(SS);
     01 \le S(7 \text{ downto } 0);
     02 <= x"00";
     Cout <= '0';
     V \le '1' when (SS(8) /= SS(7)) else --OverFlow
Detection
            '0';
     N \le S(8);
     Z <= '1' when S=o"000" else '0';</pre>
```


```
F active <= Z or V or Cout;
      -----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (01(2) \times 01(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                   '0';
     -----Prime check-----
   Process (01)
          variable Num : integer;
      begin
                Num := conv integer(01);
                if (Num = 0 \text{ or } Num = 1) then
                    X prime <= '0';</pre>
                elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                    X prime <= '1';</pre>
                elsif (Num rem 2 = 0 or
                            Num rem 3 = 0 or
                            Num rem 5 = 0 or
                           Num rem 7 = 0 or
                           Num rem 11 = 0 or
                            Num rem 13 = 0) then
                    X prime <= '0';</pre>
                else
                    X prime <= '1';</pre>
                end if;
  end Process;
end Behavioral;
```

کد شمارهی ۹: ماژول Signed Addition

SADD



شکل ۱۳: بلوک دیاگرام ماژول Signed Addition



شکل ۱۴: بلوک دیاگرام ماژول Signed Addition (خروجی نرم|فزار VIVADO)


OPCODE 0110 (Unsigned Addition with Carry):

این زیرماژول شبیه زیرماژول unsigned addition است و تنها یک carry ورودی بیشتر دارد. اینجا نیز V و unsigned addition ورودی V بیتی شود به کمک دستور V (V مینای carry و V اضافه می کنیم. باقی دستورات مانند زیرماژول unsigned addition است.


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
```

```
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity UADD CARRY is
    Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
           12 : in STD LOGIC VECTOR (7 downto 0);
                 Cin : in STD LOGIC;
           O1 : inout STD LOGIC VECTOR (7 downto 0);
           O2 : out STD LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                 Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end UADD CARRY;
architecture Behavioral of UADD CARRY is
     signal F: STD LOGIC VECTOR (3 downto 0);
     signal S: STD LOGIC VECTOR (8 downto 0);
begin
     S \le ('0' \& I1) + ('0' \& I2) + (x"00" \& Cin);
     01 \le S(7 \text{ downto } 0);
     02 <= x"00";
     Cout \leq S(8);
     N <= '0';
     V <= '0';
     Z \le '1' when S=0"000" else '0';
     F active <= Z or V or Cout;
     -----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (01(2) \times 01(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                   '0';
          -----Prime check-----
   Process (01)
          variable Num : integer;
      begin
                Num := conv integer(01);
                if (Num = 0 \text{ or } Num = 1) then
                    X prime <= '0';</pre>
                elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                    X prime <= '1';</pre>
```

کد شمارهی ۱۰: ماژول Unsigned Addition with Carry



شکل ۱۵: بلوک دیاگرام ماژول Unsigned Addition with Carry



شکل ۱۶: بلوک دیاگرام ماژول Unsigned Addition with Carry (خروجی نرمافزار VIVADO)

OPCODE 0111 (Signed Multiplication):

در اینجا نیز Cout و V صفر هستند. با استفاده از پکیج unsigned به راحتی دو ورودی را در هم ضرب می کنیم. برای استفاده از توابعی مانند signed و conv_integer و conv_integer و ... باید از پکیج NUMERIC استفاده کرد.


چون ضرب با علامت است پس باید یک متغیر واسطه (تعریف بصورت signal) بنام SM و از نوع علامت دار (signed) تعریف می کنیم. ۲ ورودی را با در نظر گرفتن اینکه با علامت هستند (به کمک تابع signed) در هم ضرب کرده و داخل SM میریزیم. باید توجه داشت که ضرب ۲ عدد ۸ بیتی حداکثر میتواند SM بیتی باشد پس SM را ۱۶ بیتی تعریف کردیم.

حال SM را بصورت STD LOGIC در متغیر واسطه M که آن هم ۱۶ بیتی است میریزیم. چون خروجی ها Λ بیتی هستند برای نمایش خروجی که ۱۶ بیتی است باید از هر دو خروجی (O2) استفاده کرد. بطوری که Λ بیت اول در O1 و Λ بیت دوم در O2 ریخته می شود. متغیر خروجی برای محاسبه Σ همان Σ همان Σ می باشد. خروجی Σ علامت خروجی را نشان می دهد. علامت خروجی Σ همان Σ همان Σ قرار می دهیم.


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity SMUL is
    Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
           12 : in STD LOGIC VECTOR (7 downto 0);
           O1 : inout STD LOGIC VECTOR (7 downto 0);
           O2: out STD LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                 Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
```

```
end SMUL;
architecture Behavioral of SMUL is
     signal F: STD LOGIC VECTOR (3 downto 0);
     signal SM: SIGNED (15 downto 0);
     signal M: STD LOGIC VECTOR (15 downto 0);
begin
     SM <= SIGNED(I1) * SIGNED(I2);</pre>
     M <= STD LOGIC VECTOR(SM);
     01 \le M(7 \text{ downto } 0);
     02 \le M(15 \text{ downto } 8);
     Cout <= '0';
     V <= '0';
     N \le M(15);
     Z \le '1' when M=x"0000" else '0';
     F active <= Z or V or Cout;
     -----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (01(2) \times 01(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                   '0';
       -----Prime check-----
   Process (01)
          variable Num : integer;
      begin
                 Num := conv integer(01);
                 if (Num = 0 \text{ or } Num = 1) then
                     X prime <= '0';</pre>
                 elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                     X prime <= '1';</pre>
                 elsif (Num rem 2 = 0 or
                            Num rem 3 = 0 or
                            Num rem 5 = 0 or
                            Num rem 7 = 0 or
                            Num rem 11 = 0 or
                            Num rem 13 = 0) then
                     X prime <= '0';</pre>
                 else
                     X prime <= '1';</pre>
                 end if;
   end Process;
end Behavioral;
```

SMUL



شکل ۱۷: بلوک دیاگرام ماژول Signed multiplication



شکل ۱۱. بلوک دیاگرام ماژول Signed multiplication (خروجی نرم|فزار VIVADO)

OPCODE 1000 (Unsigned Multiplication):


در اینجا Cout و V صفر هستند و چون ضرب بدون علامت است پس مقدار N نیز صفر میباشد. با استفاده از پکیج unsigned به راحتی دو ورودی را در هم ضرب می کنیم.

باز هم باید توجه کنیم که ضرب ۲ عدد Λ بیتی حداکثر می تواند ۱۶ بیت باشد پس باید متغیر M (متغیر واسطه که بصورت signal تعریف شده) را ۱۶ بیتی تعریف کنیم. برای نمایش این ۱۶ بیت از هر دو خروجی O و O استفاده می کنیم بطوریکه Λ بیت اول را در O و Λ بیت دوم را در O قرار می دهیم. متغیر خروجی در اینجا برای بررسی مقدار D همان D است. عدد D است. عدد D نمایش می دهیم. D نمایش می دهیم.


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity UMUL is
    Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
           12 : in STD LOGIC VECTOR (7 downto 0);
           O1: inout STD LOGIC VECTOR (7 downto 0);
                 O2: out STD LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                  Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end UMUL;
architecture Behavioral of UMUL is
     signal F: STD LOGIC VECTOR (3 downto 0);
     signal M: STD LOGIC VECTOR (15 downto 0);
begin
     M \le I1 * I2;
     01 \le M(7 \text{ downto } 0);
     O2 \le M(15 \text{ downto } 8);
     Cout <= '0';
     V <= '0';
     N <= '0';
     Z \le '1' when M=x"0000" else '0';
     F active <= Z or V or Cout;
          -----Palindromic check------
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
```

```
F(2) \le (01(2) \times 01(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                  '0';
        -----Prime check-----
   Process (01)
          variable Num : integer;
      begin
                 Num := conv integer(01);
                 if (Num = 0 \text{ or } Num = 1) then
                     X prime <= '0';</pre>
                 elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                     X prime <= '1';</pre>
                 elsif (Num rem 2 = 0 or
                            Num rem 3 = 0 or
                            Num rem 5 = 0 or
                            Num rem 7 = 0 or
                            Num rem 11 = 0 or
                            Num rem 13 = 0) then
                     X prime <= '0';</pre>
                 else
                     X prime <= '1';</pre>
                 end if;
   end Process;
end Behavioral;
```

کد شمارهی ۱۲: ماژول Unsigned multiplication



شکل ۱۹: بلوک دیاگرام ماژول Signed multiplication



شکل ۲۰: بلوک دیاگرام ماژول Signed multiplication (خروجی نرم/فزار VIVADO)

OPCODE 1001 (Unsigned Subtraction):

با استفاده از پکیج unsigned می توان به راحتی از عملیات جمع و ضرب و ... استفاده کرد. چون عمل تفریق بدون علامت است پس N صفر است (توجه داریم که اگر حاصل منفی باشد، طبق تعریف پروژه خارج از بازه می باشد و این موضوع روی Cout تاثیر می گذارد). بر اساس جدول پروژه V نیز صفر است.

برای تفریق مانند تئوری عمل می کنیم. ابتدا مکمل ۱ عددی که قرار است کم شود را با تاگل کردن آن (گیت not) بدست می آوریم و سپس آن را با عددی که قرار است از آن کم شود جمع می کنیم. چون جمع ۸ بیتی ممکن است ۹ بیت شود پس S را بصورت ۹ بیتی تعریف می کنیم. بیت آخر را در متغیر sign قرار می دهیم. بر اساس sign جواب نهایی را تشخیص می دهیم که آیا همین مقدار بدست امده است یا مکمل آن.

برای استفاده از دستورات رفتاری مثل if و case و ... باید از process استفاده کرد. شرط ما براساس sign استفاده از دستورات رفتاری مثل sign و ... باید از sign را قرار می دهیم.

حال اگر Sign ۱ باشد پاسخ ما همان جواب بدست آمده است (به جز بیت نهم) و Cout برابر صفر است ولی اگر ۱ نباشد پاسخ ما مکمل جواب بدست امده است و Cout برابر ۱ میشود (حاصل منفی و خارج از بازه است). باید توجه داشت که sign شامل پاسخ ما نیست بلکه به ما کمک میکند که پاسخ درست را بدست آوریم.

از خروجی دوم (O2) استفاده نکردیم پس آن را صفر (X''00'') قرار میدهیم و خروجی برای محاسبه Z همان S میباشد.


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity USUB is
    Port (I1: in STD LOGIC VECTOR (7 downto 0);
           12 : in STD LOGIC VECTOR (7 downto 0);
           O1: inout STD LOGIC VECTOR (7 downto 0);
           O2: out STD LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                 Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end USUB;
architecture Behavioral of USUB is
     signal F: STD LOGIC VECTOR (3 downto 0);
```

```
signal S: STD LOGIC VECTOR (8 downto 0);
     signal Sign: STD LOGIC;
begin
     S \le ('0' \& I1) + ('0' \& not(I2));
     Sign \le S(8);
     Process (Sign, S)
          begin
                if (Sign = '1') then
                     01 \le S(7 \text{ downto } 0);
                     Cout <= '0';
                else
                     01 \le not (S(7 downto 0));
                     Cout <= '1';
                end if;
          end Process;
     N <= '0';
     02 \le x"00";
     V <= '0';
     Z \le '1' when S=0"000" else '0';
     F active <= Z or V or Cout;
      -----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (O1(2) \times O1(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                           '0';
   -----Prime check-----
   Process (01)
          variable Num : integer;
      begin
                 Num := conv integer(01);
                 if (Num = 0 \text{ or } Num = 1) then
                     X prime <= '0';</pre>
                 elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                     X prime <= '1';</pre>
                 elsif (Num rem 2 = 0 or
                            Num rem 3 = 0 or
                            Num rem 5 = 0 or
                            Num rem 7 = 0 or
                            Num rem 11 = 0 or
                            Num rem 13 = 0) then
                     X prime <= '0';</pre>
                 else
                     X prime <= '1';</pre>
                 end if;
   end Process;
```


end Behavioral;

کد شمارهی ۱۳: ماژول Unsigned subtraction

USUB



شکل ۲۱: بلوک دیاگرام ماژول Unsigned subtraction



شکل ۲۲: بلوک دیاگرام ماژول Unsigned subtraction (خروجی نرم|فزار VIVADO)


OPCODE 1010 (Rotation Left):

مقادیر N و V و Cout صفرند و از خروجی دوم نیز استفاده نخواهیم کرد پس مقدار آن را صفر قرار می دهیم. عملکرد این زیرماژول این گونه است که با ارزش ترین بیت ورودی را برداشته و آن را در سمت راست کم ارزش ترین بیت قرار می دهد. برای اینکار MSB ورودی را به کمک دستور A در ابتدای A بیت اول ورودی قرار می دهیم. خروجی برای محاسبه A همان A است.


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity RotL is
    Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
           O1: inout STD LOGIC VECTOR (7 downto 0);
           O2: out STD LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                 Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end RotL;
architecture Behavioral of RotL is
     signal F: STD LOGIC VECTOR (3 downto 0);
begin
     O1 <= I1(6 downto 0) & I1(7);
     N <= '0';
     02 <= x"00";
     Cout <= '0';
     V <= '0';
     Z \le '1' when O1=x"00" else '0';
     F active <= Z or V or Cout;
         -----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (01(2) \times 01(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                  '0';
             ----Prime check-----
   Process (01)
          variable Num : integer;
```

```
begin
                 Num := conv_integer(01);
                  if (Num = 0 \text{ or } Num = 1) then
                      X prime <= '0';</pre>
                  elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                      X prime <= '1';</pre>
                  elsif (Num rem 2 = 0 or
                              Num rem 3 = 0 or
                              Num rem 5 = 0 or
                              Num rem 7 = 0 or
                              Num rem 11 = 0 or
                              Num rem 13 = 0) then
                      X_prime <= '0';</pre>
                 else
                      X prime <= '1';</pre>
                  end if;
   end Process;
end Behavioral;
```

کد شمارهی ۱۴: ماژول Rotation left



شکل ۲۳: بلوک دیاگرام ماژول Rotation left



شكل ۲۴: بلوك دياگرام ماژول Rotation left (خروجی نرمافزار VIVADO)


OPCODE 1011 (Rotation Left with Carry):

مقادیر N و V صفرند و از خروجی دوم نیز استفاده نخواهیم کرد پس مقدار آن را صفر قرار می دهیم. این MSB زیرماژول نیز مانند زیرماژول قبلی است با این تفاوت که دارای (Cin) carry می می می می این صورت V ورودی، Cin می شود. درنتیجه V بیت اول ورودی وصل می شود و بیت آخر ورودی به جایگاه V منتقل می شود. متغیر خروجی برای محاسبه V V V V است.


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity RotL CARRY is
    Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
           O1 : inout STD LOGIC VECTOR (7 downto 0);
           O2: out STD LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cin : in STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                 Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end RotL CARRY;
architecture Behavioral of RotL CARRY is
     signal F: STD LOGIC VECTOR (3 downto 0);
begin
     O1 <= I1(6 downto 0) & Cin;
     N <= '0';
     02 <= x"00";
     Cout \leq I1(7);
     V <= '0';
     Z \le '1' when (Cout & O1 =0"000") else '0';
     F active <= Z or V or Cout;
```

```
------Palindromic check-----
    F(0) \le (01(0) \times 01(7));
    F(1) \le (01(1) \times 01(6));
    F(2) \le (01(2) \times 01(5));
    F(3) \le (01(3) \times 01(4));
    X bin pal <= '1' when (F = "1111") else
                        '0';
 Process (01)
         variable Num : integer;
     begin
                Num := conv integer(01);
                if (Num = 0 \text{ or } Num = 1) then
                   X prime <= '0';</pre>
                elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                   X prime <= '1';</pre>
               elsif (Num rem 2 = 0 or
                          Num rem 3 = 0 or
                          Num rem 5 = 0 or
                          Num rem 7 = 0 or
                          Num rem 11 = 0 or
                          Num rem 13 = 0) then
                   X prime <= '0';</pre>
                else
                   X prime <= '1';</pre>
                end if;
   end Process;
end Behavioral;
```

کد شمارهی ۱۵: ماژول Rotation left with Carry



شکل ۲۵: بلوک دیاگرام ماژول Rotation left with Carry



شکل ۲۶: بلوک دیاگرام ماژول Rotation left with Carry خروجی نرمافزار VIVADO


OPCODE 1100 (Logic Shift Right):

مقدار V صفر است و از خروجی دوم نیز استفاده نخواهیم کرد پس مقدار آن را صفر قرار می دهیم. عملکرد این زیرماژول این گونه است که ورودی را به اندازه یک بیت به سمت راست شیفت می دهد. در اینصورت با هربار شیفت از سمت چپ به رشته بیت ما صفر وارد می شود. برای اینکار به کمک دستور A ، مقدار A ، مقدار A بیت اخر ورودی وصل می کنیم. در انتها بیت خارج شده از سمت راست را در Cout قرار می دهیم. اخرین بیت (از سمت راست) که بیت علامت است صفر می باشد در نتیجه مقدار A نیز صفر می شود. خروجی برای محاسبه A همان A همان A می باشد.


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity LSR is
    Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
           O1 : inout STD LOGIC VECTOR (7 downto 0);
           O2 : out STD_LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                 Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end LSR;
architecture Behavioral of LSR is
     signal F: STD LOGIC VECTOR (3 downto 0);
begin
     O1 <= '0' & I1(7 downto 1);
     N <= '0';
     02 <= x"00";
     Cout \leq I1(0);
     V <= '0';
     Z \le '1' when (Cout & O1 =0"000") else '0';
     F active <= Z or V or Cout;
       -----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (01(2) \times 01(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                  '0';
```

```
-----Prime check-----
   Process (01)
          variable Num : integer;
      begin
                Num := conv integer(01);
                if (Num = 0 \text{ or } Num = 1) then
                    X prime <= '0';</pre>
                elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                    X prime <= '1';</pre>
                elsif (Num rem 2 = 0 or
                            Num rem 3 = 0 or
                            Num rem 5 = 0 or
                            Num rem 7 = 0 or
                            Num rem 11 = 0 or
                            Num rem 13 = 0) then
                    X prime <= '0';</pre>
                else
                    X prime <= '1';</pre>
   end Process;
end Behavioral;
```

کد شمارهی ۱۶: ماژول Logic shift right



شکل ۲۷: بلوک دیاگرام ماژول Logic shift right



شکل ۲۸: بلوک دیاگرام ماژول Logic shift right (خروجی نرمافزار VIVADO)


OPCODE 1101 (Arithmetic Shift Right):

مقدار V صفر است و از خروجی دوم نیز استفاده نخواهیم کرد پس مقدار آن را صفر قرار می دهیم. Arithmetic shift right مانند Logic shift right است با این تفاوت که به جای اینکه با هر بار شیفت مقدار صفر از سمت چپ به ورودی تزریق کند بیت اخر (sign bit) را دوباره به سمت چپ تزریق می کند. برای اینکار کافیست به کمک دستور A بیت آخر را به انتهای A بیت آخر متصل کرد. بیت تزریق شده از چپ به عنوان بیت علامت شناخته می شود بنابراین در A ریخته می شود. در پایان بیت خارج شده از سمت راست را در Cout A ممان A معان A می دورجی برای محاسبه A همان A همان A دیشت کنور بیش قرار می دهیم. خروجی برای محاسبه A همان A همان A دیشت و تفاوت را صفر قرار می دهیم. خروجی برای محاسبه A همان A دیشت مقدار بیش مقدار آن را صفر قرار می دهیم.


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity ASR is
    Port (I1: in STD LOGIC VECTOR (7 downto 0);
           O1 : inout STD LOGIC VECTOR (7 downto 0);
           O2 : out STD LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                 Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end ASR;
architecture Behavioral of ASR is
     signal F: STD LOGIC VECTOR (3 downto 0);
begin
     O1 \le I1(7) \& I1(7 \text{ downto } 1);
     N \le I1(7);
     02 <= x"00";
     Cout \leq I1(0);
     V <= '0';
     Z \le '1' when (Cout & O1 =0"000") else '0';
     F active <= Z or V or Cout;
       -----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (01(2) \times 01(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else
                   '0';
```

```
-----Prime check-----
   Process (01)
          variable Num : integer;
      begin
                Num := conv integer(01);
                if (Num = 0 \text{ or } Num = 1) then
                    X prime <= '0';</pre>
                elsif (Num = 2 or Num = 3 or Num = 5 or Num = 7
or Num = 11 or Num = 13) then
                    X_prime <= '1';</pre>
                elsif (Num rem 2 = 0 or
                           Num rem 3 = 0 or
                            Num rem 5 = 0 or
                            Num rem 7 = 0 or
                           Num rem 11 = 0 or
                           Num rem 13 = 0) then
                    X prime <= '0';</pre>
                else
                    X prime <= '1';</pre>
   end Process;
end Behavioral;
```

کد شمارهی ۱۷: ماژول Arithmetic shift right



شکل ۲۹: بلوک دیاگرام ماژول Arithmetic shift right



شکل ۳۰: بلوک دیاگرام ماژول Arithmetic shift right (خروجی نرم|فزار VIVADO)

OPCODE 1110 (Logic Shift Left):


این زیرماژول مانند زیرماژول که این زیرماژول Logic shift right است با این تفاوت که این زیرماژول به سمت چپ شیفت می دهد. در توضیحات گزارش گفته شده که خروجی V در این کد دچار تغییر می شود ولی توضیحی در مورد نحوه مشخص کردن صفر یا یک بودن آن داده نشده. از طرفی چون در دیگر عملیاتهای شیفت V صفر است، در این مورد نیز آن را صفر می گیریم. از خروجی دوم نیز استفاده نخواهیم کرد پس مقدار آن را صفر قرار می دهیم. خروجی این قسمت به کمک دستور V از اضافه کردن مقدار V را به V بیت اول متصل بدست می آید. بیت خارج شده از سمت چپ را در Cout قرار می دهیم. بیت اخر (از سمت راست) بیت علامت است پس مقدار آن در V ریخته می شود. خروجی برای محاسبه V همان V همان V و Cout V است.

برای چک کردن اول بودن خروجی این ماژول از روند ساده تری استفاده می کنیم. با توجه به عملیات شیفت به چپ، LSB خروجی همیشه صفر می باشد و این نشان دهنده این است که خروجی در مبنای ۱۰ همواره ضریبی است ۲ می باشد. به همین دلیل خروجی اول نیست مگر این که فقط بیت دوم آن ۱ باشد و عدد در مبنای ۱۰ برابر ۲ باشد.


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity LSL is
    Port (I1: in STD LOGIC VECTOR (7 downto 0);
           O1 : inout STD LOGIC VECTOR (7 downto 0);
           O2: out STD LOGIC VECTOR (7 downto 0);
                 N : out STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                 Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end LSL;
architecture Behavioral of LSL is
     signal F: STD LOGIC VECTOR (3 downto 0);
begin
     O1 <= I1(6 downto 0) & '0';
     N \le I1(6);
     02 \le x"00";
     Cout \leq I1(7);
     V <= '0';
     Z \le '1' when (Cout & O1 =0"000") else '0';
     F active <= Z or V or Cout;
```

```
-----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (01(2) \times 01(5));
     F(3) \le (01(3) \times 01(4));
     X \text{ bin pal} \leftarrow 11' \text{ when } (F = "1111") \text{ else}
                   '0';
        -----Prime check-----
   Process (01)
          variable Num : integer;
      begin
                Num := conv integer(01);
                 if (Num = 2) then
                    X prime <= '1';</pre>
                 else
                     X prime <= '0';</pre>
                 end if;
   end Process;
-- The Shifted output is always Multiple of 2
end Behavioral;
```

کد شمارهی ۱۸: ماژول Logic shift left



شکل ۳۱: بلوک دیاگرام ماژول Logic shift left



شکل ۳۲: بلوک دیاگرام ماژول Logic shift left (خروجی نرم|فزار VIVADO)

OPCODE 1111 (BCD to Binary Conversion):


مقادیر N و V صفرند. همانطور که می دانیم در کد BCD هر P بیت معادل یک عدد در مبنای P می باشند. با P ورودی P ورودی P ورودی P است. پس P عدد عدر ورودی P ورودی P می است. پس P عدد متغیر از نوع SN1, SN2, SN3, SN4) integer تعریف می کنیم و P بیت P بیت به ترتیب از ورودی ها جدا کرده و بصورت integer در داخل این P متغیر می ریزیم. برای مقدار نهایی یک متغیر P متغیر را در ارزش جایگاههای آنها ضرب می کنیم و در نهایت آنها را با هم جمع می کنیم و در داخل P می ریزیم.

در نهایت SN را بصورت STD LOGIC در متغیر S قرار می دهیم. برای نمایش در خروجی باید از هر دو خروجی O1 و O1) استفاده کرد. خروجی برای محاسبه Z همان S می باشد. برای استفاده از توابعی مانند signed و O10 و ... باید از پکیج NUMERIC استفاده کرد.


```
N : out STD LOGIC;
                 Cout : inout STD LOGIC;
                 V : inout STD LOGIC;
                  Z : inout STD LOGIC;
                 X bin pal : out STD LOGIC;
                 X prime : out STD LOGIC;
                 F active : out STD LOGIC);
    end BCD2BIN;
architecture Behavioral of BCD2BIN is
     signal S1N: integer :=0;
     signal S2N: integer :=0;
     signal S3N: integer :=0;
     signal S4N: integer :=0;
     signal S: STD LOGIC VECTOR (15 downto 0);
     signal SN: integer :=0;
     signal F: STD LOGIC VECTOR (3 downto 0);
begin
     S1N <= conv integer(I1(3 downto 0));
     S2N <= conv integer(I1(7 downto 4));
     S3N <= conv integer(I2(3 downto 0));
     S4N <= conv integer(I2(7 downto 4));
     SN \le S1N + (S2N * 10) + (S3N * 100) + (S4N * 1000);
     S <= STD LOGIC VECTOR(to unsigned(SN, 16));
     01 \le S(7 \text{ downto } 0);
     02 \le S(15 \text{ downto } 8);
     Cout <= S(15);
     N <= '0';
     V <= '0';
     Z \le '1' when S=x"0000" else '0';
     F active <= Z or V or Cout;
       -----Palindromic check-----
     F(0) \le (01(0) \times 01(7));
     F(1) \le (01(1) \times 01(6));
     F(2) \le (01(2) \times 01(5));
     F(3) \le (01(3) \times 01(4));
     X bin pal <= '1' when (F = "1111") else</pre>
                          '0';
   -----Prime check-----
   Process (01)
          variable Num : integer;
      begin
                Num := conv integer(01);
                if (Num = 0 \text{ or } Num = 1) then
                    X prime <= '0';</pre>
```

کد شمارهی ۱۹: ماژول BCD to Binary

BCD2BIN



شکل ۳۳: بلوک دیاگرام ماژول BCD to Binary



شکل ۳۴: بلوک دیاگرام ماژول BCD to Binary (خروجی نرمافزار VIVADO)

در مرحله آخر لازم به نوشتن یک Top Module داریم که تمامی component ها را در آن map کنیم و خروجی را با توجه به OPCODE و توسط یک if تعیین کنیم.

```
-- Group Number: 10
-- Members: Sina Rabiee
            Mohammad Mahdi Rnjbar Bafqhi
            Alireza Faghih Ali abadi
            Zaker Ghelichi
            Bardia Sahami
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
entity ALU is
    Port (A: in STD LOGIC VECTOR (7 downto 0);
          B: in STD LOGIC VECTOR (7 downto 0);
          Cin : in STD LOGIC;
          OPCODE: in STD LOGIC VECTOR (3 downto 0);
          X : out STD LOGIC VECTOR (7 downto 0);
          Y: out STD LOGIC VECTOR (7 downto 0);
           Z : inout STD LOGIC;
          Cout : inout STD LOGIC;
          V : inout STD LOGIC;
          F_active : out STD_LOGIC;
          X bin pal : out STD LOGIC;
          X prime : out STD LOGIC;
          N : out STD LOGIC);
end ALU;
architecture Structral of ALU is
                      ----Components-----
     component AND8 is
    Port (I1: in STD LOGIC VECTOR (7 downto 0);
```

```
12 : in STD LOGIC VECTOR (7 downto 0);
       O1: inout STD LOGIC VECTOR (7 downto 0);
       02 : out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
       F active : out STD LOGIC);
end component;
component OR8 is
Port (I1: in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
       O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
       F active : out STD LOGIC);
end component;
component XOR8 is
Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
      O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
       F active : out STD LOGIC);
end component;
component XNOR8 is
Port (I1: in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
       O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
       Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
       F active : out STD LOGIC);
```

```
end component;
component UADD is
Port (I1: in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
      O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2 : out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
       Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
       F active : out STD LOGIC);
end component;
component SADD is
Port (I1: in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
      O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2 : out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
       F active : out STD LOGIC);
end component;
component UADD CARRY is
Port (I1: in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
      Cin: in STD LOGIC;
      O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
      F active : out STD LOGIC);
end component;
component SMUL is
Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
      O1: inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
```

```
V : inout STD LOGIC;
       Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
       F active : out STD LOGIC);
end component;
component UMUL is
Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
      O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
      F active : out STD LOGIC);
end component;
component USUB is
Port (I1: in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
      O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
      F active : out STD LOGIC);
end component;
component RotL is
Port ( I1 : in STD LOGIC VECTOR (7 downto 0);
       O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
       F active : out STD LOGIC);
end component;
component RotL CARRY is
Port (I1: in STD LOGIC VECTOR (7 downto 0);
       O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2 : out STD LOGIC VECTOR (7 downto 0);
```

```
N : out STD LOGIC;
      Cin : in STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
       Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
      F active : out STD LOGIC);
end component;
component LSR is
Port (I1: in STD LOGIC VECTOR (7 downto 0);
       O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2 : out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
       F active : out STD LOGIC);
end component;
component ASR is
Port (I1: in STD LOGIC VECTOR (7 downto 0);
      O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
       F active : out STD LOGIC);
end component;
component LSL is
Port (I1: in STD LOGIC VECTOR (7 downto 0);
       O1 : inout STD LOGIC VECTOR (7 downto 0);
      O2: out STD LOGIC VECTOR (7 downto 0);
      N : out STD LOGIC;
      Cout : inout STD LOGIC;
      V : inout STD LOGIC;
      Z : inout STD LOGIC;
      X bin pal : out STD LOGIC;
      X prime : out STD LOGIC;
       F active : out STD LOGIC);
end component;
component BCD2BIN is
Port (I1: in STD LOGIC VECTOR (7 downto 0);
       12 : in STD LOGIC VECTOR (7 downto 0);
```

```
O1 : inout STD LOGIC VECTOR (7 downto 0);
     O2: out STD LOGIC VECTOR (7 downto 0);
     N : out STD LOGIC;
     Cout : inout STD LOGIC;
     V : inout STD LOGIC;
      Z : inout STD LOGIC;
     X bin pal : out STD LOGIC;
     X prime : out STD LOGIC;
     F active : out STD LOGIC);
end component;
        -----Signals-----
signal TrANDX: STD LOGIC VECTOR (7 downto 0);
signal TrANDY: STD LOGIC VECTOR (7 downto 0);
signal TrORX : STD LOGIC VECTOR (7 downto 0);
signal TrORY: STD LOGIC VECTOR (7 downto 0);
signal TrXORX: STD LOGIC VECTOR (7 downto 0);
signal TrXORY: STD LOGIC VECTOR (7 downto 0);
signal TrXNORX: STD LOGIC VECTOR (7 downto 0);
signal TrXNORY: STD LOGIC VECTOR (7 downto 0);
signal TrUADDX : STD LOGIC VECTOR (7 downto 0);
signal TruADDY: STD LOGIC VECTOR (7 downto 0);
signal TrSADDX : STD LOGIC VECTOR (7 downto 0);
signal TrSADDY: STD LOGIC VECTOR (7 downto 0);
signal TrUADD CARRYX : STD LOGIC VECTOR (7 downto 0);
signal TrUADD CARRYY: STD LOGIC VECTOR (7 downto 0);
signal TrSMUL : STD LOGIC VECTOR (15 downto 0);
signal TrUMUL: STD LOGIC VECTOR (15 downto 0);
signal Trusubx: STD LOGIC VECTOR (7 downto 0);
signal Trusuby: STD LOGIC VECTOR (7 downto 0);
signal TrRotLX : STD LOGIC VECTOR (7 downto 0);
signal TrRotLY: STD LOGIC VECTOR (7 downto 0);
signal TrRotL CARRYX: STD LOGIC VECTOR (7 downto 0);
signal TrRotL CARRYY: STD LOGIC VECTOR (7 downto 0);
signal TrLSRX: STD LOGIC VECTOR (7 downto 0);
signal TrLSRY: STD LOGIC VECTOR (7 downto 0);
signal TrASRX: STD LOGIC VECTOR (7 downto 0);
signal TrASRY: STD LOGIC VECTOR (7 downto 0);
```

```
signal TrLSLX : STD LOGIC VECTOR (7 downto 0);
      signal TrLSLY : STD LOGIC VECTOR (7 downto 0);
      signal TrBCD: STD LOGIC VECTOR (15 downto 0);
      signal TrN: STD LOGIC VECTOR (15 downto 0);
      signal TrCout : STD LOGIC VECTOR (15 downto 0);
      signal TrV: STD LOGIC VECTOR (15 downto 0);
      signal TrZ: STD LOGIC VECTOR (15 downto 0);
      signal TrBinPal: STD LOGIC VECTOR (15 downto 0);
      signal TrPrime : STD LOGIC VECTOR (15 downto 0);
      signal TrActive : STD LOGIC VECTOR (15 downto 0);
begin
      u1 : AND8 PORT MAP (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrANDX, O2 \Rightarrow
TrANDY, N \Rightarrow TrN(0), Cout \Rightarrow TrCout(0),
                                              V \Rightarrow TrV(0), Z \Rightarrow TrZ(0),
X bin pal => TrBinPal(0), X prime => TrPrime(0), F active =>
TrActive(0));
      u2 : OR8 port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrORX, O2 \Rightarrow
Trory, N \Rightarrow TrN(1), Cout \Rightarrow TrCout(1),
                                             V \Rightarrow TrV(1), Z \Rightarrow TrZ(1),
X bin pal => TrBinPal(1), X prime => TrPrime(1), F active =>
TrActive(1));
      u3 : XOR8 port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrXORX, O2 \Rightarrow
TrXORY, N \Rightarrow TrN(2), Cout \Rightarrow TrCout(2),
                                              V \Rightarrow TrV(2), Z \Rightarrow TrZ(2),
X bin pal => TrBinPal(2), X prime => TrPrime(2), F_active =>
TrActive(2));
      u4 : XNOR8 port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrXNORX, O2
=> TrXNORY, N => TrN(3), Cout => TrCout(3),
                                                  V \Rightarrow TrV(3), Z \Rightarrow
TrZ(3), X bin pal => TrBinPal(3), X prime => TrPrime(3),
F active => TrActive(3));
      u5 : UADD port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrUADDX, O2 \Rightarrow
TrUADDY, N \Rightarrow TrN(4), Cout \Rightarrow TrCout(4),
                                                  V \Rightarrow TrV(4), Z \Rightarrow
TrZ(4), X bin pal => TrBinPal(4), X prime => TrPrime(4),
F active => TrActive(4));
      u6 : SADD port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrSADDX, O2 \Rightarrow
Trsaddy, N \Rightarrow TrN(5), Cout \Rightarrow TrCout(5),
                                                  V \Rightarrow TrV(5), Z \Rightarrow
TrZ(5), X bin pal => TrBinPal(5), X prime => TrPrime(5),
F active => TrActive(5));
```

```
u7: UADD CARRY port map (I1 => A, I2 => B, Cin => Cin, O1
=> TrUADD CARRYX, O2 => TrUADD CARRYY, N => TrN(6), Cout =>
TrCout(6),
                                               V \Rightarrow TrV(6), Z \Rightarrow
TrZ(6), X bin pal => TrBinPal(6), X prime => TrPrime(6),
F active => TrActive(6));
     u8 : SMUL port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrSMUL(7
downto 0), O2 \Rightarrow TrSMUL(15 downto 8), N \Rightarrow TrN(7), Cout \Rightarrow
TrCout(7),
                                               V \Rightarrow TrV(7), Z \Rightarrow
TrZ(7), X bin pal => TrBinPal(7), X prime => TrPrime(7),
F active => TrActive(7));
     u9 : UMUL port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrUMUL(7
downto 0), O2 \Rightarrow TrUMUL(15 downto 8), N \Rightarrow TrN(8), Cout \Rightarrow
TrCout(8),
                                               V \Rightarrow TrV(8), Z \Rightarrow
TrZ(8), X bin pal => TrBinPal(8), X prime => TrPrime(8),
F active => TrActive(8));
     u10 : USUB port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrUSUBX, O2
=> TrUSUBY, N => TrN(9), Cout => TrCout(9),
                                               V \Rightarrow TrV(9), Z \Rightarrow
TrZ(9), X bin pal => TrBinPal(9), X prime => TrPrime(9),
F active => TrActive(9));
     ull: RotL port map (I1 => A, O1 => TrRotLX, O2 =>
TrRotLY, N \Rightarrow TrN(10), Cout \Rightarrow TrCout(10),
                                               V \Rightarrow TrV(10), Z \Rightarrow
TrZ(10), X bin pal => TrBinPal(10), X prime => TrPrime(10),
F active => TrActive(10));
      u12 : RotL CARRY port map (I1 => A, Cin => Cin, O1 =>
TrRotL CARRYX, O2 => TrRotL CARRYY, N => TrN(11), Cout =>
TrCout(11),
                                               V \Rightarrow TrV(11), Z \Rightarrow
TrZ(11), X bin pal => TrBinPal(11), X prime => TrPrime(11),
F active => TrActive(11));
     u13 : LSR port map (I1 => A, O1 => TrLSRX, O2 => TrLSRY, N
=> TrN(12), Cout => TrCout(12),
                                               V => TrV(12), Z =>
TrZ(12), X bin pal => TrBinPal(12), X prime => TrPrime(12),
F active => TrActive(12));
     u14 : ASR port map (I1 => A, O1 => TrASRX, O2 => TrASRY, N
=> TrN(13), Cout => TrCout(13),
```


```
V \Rightarrow TrV(13), Z \Rightarrow
TrZ(13), X bin pal => TrBinPal(13), X prime => TrPrime(13),
F active => TrActive(13));
     u15 : LSL port map (I1 \Rightarrow A, O1 \Rightarrow TrLSLY, O2 \Rightarrow TrLSLY, N
\Rightarrow TrN(14), Cout \Rightarrow TrCout(14),
                                             V \Rightarrow TrV(14), Z \Rightarrow
TrZ(14), X bin pal => TrBinPal(14), X prime => TrPrime(14),
F active => TrActive(14));
     u16 : BCD2BIN port map (I1 \Rightarrow A, I2 \Rightarrow B, O1 \Rightarrow TrBCD(7
downto 0), O2 => TrBCD(15 downto 8), N => TrN(15), Cout =>
TrCout(15),
                                             V \Rightarrow TrV(15), Z \Rightarrow
TrZ(15), X bin pal => TrBinPal(15), X prime => TrPrime(15),
F active => TrActive(15));
     Process (OPCODE, Trandx, Trandy, Trorx, Trory, Trxorx,
Trxory, Trxnorx, Trxnory, Truaddx, Truaddy, Trsaddx, Trsaddy,
Truadd Carryx, Truadd_Carryy,
                      TrSMUL, TrUMUL, TrUSUBX, TrUSUBY, TrRotLX,
TrRotLY, TrRotL CARRYX, TrRotL CARRYY, TrLSRX, TrLSRY, TrASRX,
Trasky, Trlslx, Trlslx,
                      TrLSLY, TrBCD, TrN, TrCout, TrV, TrZ,
TrBinPal, TrPrime, TrActive)
     begin
           if (OPCODE = "0000") then --AND Operation
                X <= TrANDX;
                 Y <= TrANDY;
                N \ll TrN(0);
                 Cout <= TrCout(0);
                 V \ll TrV(0);
                 Z \ll TrZ(0);
                 X bin pal <= TrBinPal(0);</pre>
                 X prime <= TrPrime(0);</pre>
                 F active <= TrActive(0);
           elsif (OPCODE = "0001") then --OR Operation
                X <= TrORX;
                 Y <= TrORY;
                 N \leq TrN(1);
                 Cout <= TrCout(1);
                 V \leq TrV(1);
                 Z \ll TrZ(1);
                 X bin pal <= TrBinPal(1);</pre>
                 X prime <= TrPrime(1);</pre>
                 F active <= TrActive(1);
           elsif (OPCODE = "0010") then --XOR Operation
                 X <= TrXORX;</pre>
                 Y <= TrXORY;
                 N \leq TrN(2);
                 Cout <= TrCout(2);
```

```
V \ll TrV(2);
                Z \ll TrZ(2);
                X bin pal <= TrBinPal(2);</pre>
                X prime <= TrPrime(2);</pre>
                F active <= TrActive(2);
           elsif (OPCODE = "0011") then --XNOR Operation
                X <= TrXNORX;
                Y <= TrXNORY;
                N \ll TrN(3);
                Cout <= TrCout(3);</pre>
                V \leq TrV(3);
                Z \ll TrZ(3);
                X bin pal <= TrBinPal(3);</pre>
                X prime <= TrPrime(3);</pre>
                F active <= TrActive(3);
           elsif (OPCODE = "0100") then --Unsigned Addition
Operation
                X <= TrUADDX;
                Y <= TrUADDY;
                N \leq TrN(4);
                Cout <= TrCout(4);
                V \ll TrV(4);
                Z \ll TrZ(4);
                X bin pal <= TrBinPal(4);</pre>
                X prime <= TrPrime(4);</pre>
                F active <= TrActive(4);
           elsif (OPCODE = "0101") then --Signed Addition
Operation
                X <= TrSADDX;
                Y <= TrSADDY;
                N \leq TrN(5);
                Cout <= TrCout(5);
                V \leq TrV(5);
                Z \ll TrZ(5);
                X bin pal <= TrBinPal(5);</pre>
                X prime <= TrPrime(5);</pre>
                F active <= TrActive(5);
           elsif (OPCODE = "0110") then --Usigned Addition with
Cin Operation
                X <= TrUADD CARRYX;
                Y <= TrUADD CARRYY;
                N \leq TrN(6);
                Cout <= TrCout(6);</pre>
                V \leq TrV(6);
                Z \ll TrZ(6);
                X bin pal <= TrBinPal(6);</pre>
                X prime <= TrPrime(6);</pre>
                F active <= TrActive(6);
           elsif (OPCODE = "0111") then --Signed Multiplication
                X <= TrSMUL(7 downto 0);</pre>
                Y <= TrSMUL(15 downto 8);
                N \leq TrN(7);
```

```
Cout <= TrCout(7);</pre>
                V \leq TrV(7);
                Z \ll TrZ(7);
                X bin pal <= TrBinPal(7);</pre>
                X prime <= TrPrime(7);</pre>
                F active <= TrActive(7);
           elsif (OPCODE = "1000") then --Usigned
Multiplication
                X \leq TrUMUL(7 downto 0);
                Y <= TrUMUL(15 downto 8);
                N \leq TrN(8);
                Cout <= TrCout(8);
                V \ll TrV(8);
                Z \ll TrZ(8);
                X bin pal <= TrBinPal(8);</pre>
                X prime <= TrPrime(8);</pre>
                F active <= TrActive(8);
           elsif (OPCODE = "1001") then --Signed Subtraction
                X <= TrUSUBX;
                Y <= TrUSUBY;
                N \leq TrN(9);
                Cout <= TrCout(9);
                V \leq TrV(9);
                Z \ll TrZ(9);
                X bin pal <= TrBinPal(9);</pre>
                X prime <= TrPrime(9);</pre>
                F active <= TrActive(9);
           elsif (OPCODE = "1010") then --Rotation Left
                X <= TrRotLX;
                Y <= TrRotLY;
                N \le TrN(10);
                Cout <= TrCout(10);
                V \le TrV(10);
                Z \ll TrZ(10);
                X bin pal <= TrBinPal(10);</pre>
                X prime <= TrPrime(10);</pre>
                F active <= TrActive(10);
           elsif (OPCODE = "1011") then --Rotation Left with
Carry
                X <= TrRotL CARRYX;
                Y <= TrRotL CARRYY;
                N \le TrN(11);
                Cout <= TrCout(11);
                V \ll TrV(11);
                Z <= TrZ(11);
                X bin pal <= TrBinPal(11);</pre>
                X prime <= TrPrime(11);</pre>
                F active <= TrActive(11);
           elsif (OPCODE = "1100") then --Logic Shift Right
                X <= TrLSRX;
                Y <= TrLSRY;
                N \le TrN(12);
```

پروژه درس مدار منطقی

```
Cout <= TrCout(12);
                V \ll TrV(12);
                 Z <= TrZ(12);
                X bin pal <= TrBinPal(12);</pre>
                X prime <= TrPrime(12);</pre>
                 F active <= TrActive(12);
           elsif (OPCODE = "1101") then --Arithmatic Shift
Right
                X <= TrASRX;
                Y <= TrASRY;
                N \le TrN(13);
                Cout <= TrCout(13);
                V \leq TrV(13);
                Z <= TrZ(13);
                X bin pal <= TrBinPal(13);</pre>
                X prime <= TrPrime(13);</pre>
                F active <= TrActive(13);
           elsif (OPCODE = "1110") then --Logic Shift Left
                X <= TrLSLX;
                Y <= TrLSLY;
                N \le TrN(14);
                Cout <= TrCout(14);
                V \ll TrV(14);
                Z <= TrZ(14);
                X bin pal <= TrBinPal(14);</pre>
                X prime <= TrPrime(14);</pre>
                 F active <= TrActive(14);
           elsif (OPCODE = "1111") then --BCD to Binary
Conversion
                X \leq TrBCD(7 \text{ downto 0});
                Y \leq TrBCD(15 \text{ downto } 8);
                N \le TrN(15);
                Cout <= TrCout(15);
                V \le TrV(15);
                 Z <= TrZ(15);
                X bin pal <= TrBinPal(15);</pre>
                X prime <= TrPrime(15);</pre>
                 F active <= TrActive(15);
           end if;
     end Process;
end Structral;
```



شکل ۳۵: بلوک دیاگرام Task1

تمامی دیاگرامها با کیفیت بالاتر در فایلهای PDF و شماتیک در فایل پیوست قرار دارد.

در بخش بعدی به testbench کدهای نوشته شده می پردازیم.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
use IEEE.NUMERIC STD.ALL;
ENTITY Tb Task1 IS
END Tb Task1;
ARCHITECTURE behavior OF Tb Task1 IS
    -- Component Declaration for the Unit Under Test (UUT)
    COMPONENT ALU
    PORT (
         A : IN std logic vector(7 downto 0);
         B: IN std logic vector(7 downto 0);
         Cin: IN std logic;
        OPCODE: IN std logic vector(3 downto 0);
         X : OUT std_logic_vector(7 downto 0);
         Y: OUT std logic vector(7 downto 0);
         Z : INOUT std logic;
         Cout : INOUT
                      std logic;
        V : INOUT std logic;
```

```
F active : OUT std logic;
         X bin pal : OUT std logic;
         X prime : OUT std logic;
         N : OUT std logic
        );
    END COMPONENT;
   --Inputs
   signal A : std logic vector(7 downto 0) := (others => '0');
   signal B : std logic vector(7 downto 0) := (others => '0');
   signal Cin : std logic := '0';
   signal OPCODE : std logic vector(3 downto 0) := (others =>
'0');
     --BiDirs
   signal Z : std logic;
   signal Cout : std logic;
   signal V : std logic;
     --Outputs
   signal X : std logic vector(7 downto 0);
   signal Y : std logic vector(7 downto 0);
   signal F active : std logic;
   signal X bin pal : std logic;
   signal X prime : std logic;
   signal N : std logic;
   -- No clocks detected in port list. Replace <clock> below
with
   -- appropriate port name
   signal CLK : std logic;
   constant CLK period : time := 1000 ns;
     -- This Curcuit is completely Combinational and doesn't
need a clock
BEGIN
     -- Instantiate the Unit Under Test (UUT)
   uut: ALU PORT MAP (
          A => A
          B \Rightarrow B
          Cin => Cin,
          OPCODE => OPCODE,
          X => X
          Y => Y
          Z = > Z
          Cout => Cout,
          \forall => \forall
          F active => F active,
          X bin pal => X bin pal,
          X prime => X prime,
```


```
N => N
     );
-- Clock process definitions
CLK process :process
begin
       CLK <= '1';
       wait for CLK period/2;
       CLK <= '1';
       wait for CLK period/2;
end process;
-- Stimulus process
stim proc: process
begin
       OPCODE <= "0000"; --AND Operation
       Cin <= '0';
       A <= "10101011";
       B <= "01010111";
   wait for 100 ns;
       OPCODE <= "0001"; --OR Operation
       Cin <= '0';
       A <= "10101101";
       B <= "111111010";
   wait for 100 ns;
       OPCODE <= "0010"; --XOR Operation
       Cin <= '0';
       A <= "11101001";
       B <= "00101011";
   wait for 100 ns;
       OPCODE <= "0011"; --XNOR Operation
       Cin <= '0';
       A <= "00110011";
       B <= "00110011";
   wait for 100 ns;
       OPCODE <= "0100"; --Unsigned Addition Operation
       Cin <= '0';
       A <= "11110001";
       B <= "10001010";
   wait for 100 ns;
       OPCODE <= "0101"; --Signed Addition Operation
       Cin <= '0';
       A <= "00110001";
       B <= "10000011";
   wait for 100 ns;
```

```
Cin <= '0';
          A <= "10110001";
          B <= "10101100";
      wait for 100 ns;
          OPCODE <= "0110"; --Usigned Addition with Cin
Operation
          Cin <= '1';
          A <= "10101000";
         B <= "01110001";
      wait for 100 ns;
         Cin <= '0';
         A <= "10101000";
          B <= "01110001";
      wait for 100 ns;
          OPCODE <= "0111"; --Signed Multiplication
          Cin <= '0';
          A <= "11100100";
          B <= "00011010";
      wait for 100 ns;
          Cin <= '0';
         A <= "10001100";
         B <= "11101001";
      wait for 100 ns;
         Cin <= '0';
          A \le "00001000";
          B <= "01110001";
      wait for 100 ns;
          Cin <= '0';
         A <= "01010001";
         B <= "10001011";
      wait for 100 ns;
          OPCODE <= "1000"; --Unsigned Multiplication
          Cin <= '0';
         A <= "10101000";
         B <= "01010100";
      wait for 100 ns;
          OPCODE <= "1001"; --Unsigned Subtraction
          Cin <= '0';
         A <= "00011000";
          B <= "01110010";
      wait for 100 ns;
          OPCODE <= "1010"; --Rotation Left
          Cin <= '0';
          A <= "11110110";
         B <= "111111111";
      wait for 100 ns;
```

```
OPCODE <= "1011"; --Rotation Left with Cin
Operation
          Cin <= '0';
          A <= "01010011";
          B <= "00000000";
      wait for 100 ns;
         Cin <= '1';
         A <= "01010011";
         B <= "0000000";
      wait for 100 ns;
          OPCODE <= "1100"; --Logic Shift Right
          Cin <= '0';
          A <= "10110011";
         B <= "111111111";
     wait for 100 ns;
          OPCODE <= "1101"; --Arithmatic Shift Right
          Cin <= '0';
         A <= "00011101";
          B <= "00000000";
      wait for 100 ns;
          OPCODE <= "1110"; --Logic Shift Left
          Cin <= '0';
         A <= "00000001";
         B <= "11111111";
      wait for 100 ns;
          OPCODE <= "1111"; --BCD to Binary Conversion
          Cin <= '0';
         A <= "10011001";
         B <= "00100110";
      wait for 100 ns;
     wait;
  end process;
END;
```

کد شمارهی ۲۱: Testbench

Logical (AND, OR, XOR, XNOR):



در ۱۰۰ نانو ثانیه اول ورودی اول (a=101010011) و ورودی دوم (b=01010111) داده شده است و cin برابر ۱۰۰۰ ست و OPCODE بیتهای ورودی و برابر ۲۰۰۰ میباشد (AND). در این OPCODE بیتهای ورودی و خروجی که جایگاه یکسانی دارند با هم AND میشوند و در داخل خروجی (x) قرار می گیرند. در نهایت خروجی x=00000011 بدست می آید.

خروجی را اگر برعکس کنیم با خودش برابر نمیشود پس x_bin_pal صفر میباشد. خروجی در مبنای ۱۰ برابر عدد ۳ میباشد که عددی اول است پس x_prime مقدار ۱ را میگیرد. خروجی بیعلامت است پس مقدار ۰ میگیرد. x_prime نیز از or کردن x_prime و Cout و Cout و کبدست میاید که در این جا همگی صفرند پس مقدار خود آن نیز صفر می شود.

در ۱۰۰ نانو ثانیه دوم ورودی اول (a=10101101) و ورودی دوم (b=11111010) داده شده است و cin برابر ۱۰۰ نانو ثانیه دوم ورودی اول (a=10101101) و ورودی و خروجی برابر ۱۰۰۰ میباشد (OR). در این OPCODE بیتهای ورودی و خروجی که جایگاه یکسانی دارند با هم OR میشوند و در داخل خروجی (x) قرار میگیرند. در نهایت خروجی x=1111111

خروجی را اگر برعکس کنیم با خودش برابر می شود پس x_bin_pal یک می باشد. خروجی در مبنای ۱۰ برابر x_bin_pal یک می باشد. خروجی در مبنای ۱۰ برابر x_bin_pal عدد ۲۵۵ می باشد که عددی اول نیست پس x_bin_pal مقدار ۰ را می گیرد. خروجی بی علامت است پس x_bin_pal مقدار ۰ می گیرد. x_bin_pal نیز از x_bin_pal نیز از x_bin_pal نیز از x_bin_pal در اینجا همگی صفرند پس مقدار خود آن نیز صفر می شود.

در ۱۰۰ نانو ثانیه سوم ورودی اول (a=11101001) و ورودی دوم (b=00101011) داده شده است و cin برابر ۱۰۰ ست و OPCODE بیتهای ورودی و برابر ۲۰۱۰ میباشد (XOR). در این OPCODE بیتهای ورودی و خروجی که جایگاه یکسانی دارند با هم XOR میشوند و در داخل خروجی (x) قرار می گیرند. در نهایت خروجی x=11000010 بدست می آید.


خروجی را اگر برعکس کنیم با خودش برابر نمیشود پس x_bin_pal صفر میباشد. خروجی در مبنای ۱۰ برابر عدد ۱۹۴ میباشد که عددی اول نیست پس x_prime مقدار ۰ را میگیرد. خروجی بیعلامت است پس x_prime مقدار ۰ میگیرد. x_prime نیز از or کردن x_prime و Cout و کبدست میاید که در اینجا همگی صفرند پس مقدار خود آن نیز صفر می شود.

در ۱۰۰ نانو ثانیه چهارم ورودی اول (a=00110011) و ورودی دوم (b=00110011) داده شده است و cin برابر ۱۰۰ ست و OPCODE بیتهای ورودی و برابر ۲۰۱۰ میباشد (XNOR). در این OPCODE بیتهای ورودی و خروجی که جایگاه یکسانی دارند با هم XNOR میشوند و در داخل خروجی (x) قرار می گیرند. در نهایت خروجی عروجی x=11111111 بدست می آید.

خروجی برابر "00"x نیست پس x برابر \cdot می شود. همانطور که گفته شده بود چون کری خروجی نداریم مقدار cout برابر \cdot است. مقدار v نیز طبق پیش بینی برابر \cdot شده است. چون از خروجی دوم استفاده نکرده بودیم مقدار آن را صفر کرده بودیم که در نمودار نیز همین مقدار را نشان می دهد.

خروجی را اگر برعکس کنیم با خودش برابر می شود پس x_bin_pal یک میباشد. خروجی در مبنای ۱۰ برابر می عدد ۲۵۵ میباشد که عددی اول نیست پس x_prime مقدار ۰ را می گیرد. خروجی بی علامت است پس مقدار ۰ می گیرد. x_prime نیز از or کردن x_prime و Cout و Cout و کبدست می اید که در اینجا همگی آنها صفر اند پس مقدار خود آن نیز صفر می شود.

Additions (UADD, SADD, UADD_CARRY):



در ۱۰۰ نانو ثانیه پنجم ورودی اول (a=11110001) و ورودی دوم (b=10001010) داده شده است و cin برابر ۱۰۰ ست و OPCODE بیتهای ورودی از برابر ۱۰۰ میباشد (UADD). در این OPCODE بیتهای ورودی از LSB شروع به جمع شدن می کنند و جلو می روند و اگر جمع آنها بیشتر از ۱ شد یک carry به جمع بیتهای بعد از خود می دهند. در مبنای ۱۰ داریم:

$$a + b = 241 + 138 = 379 = 256 + 123$$

اگر جمع را بصورت دستی انجام دهیم مشاهده می کنیم که در نهایت خروجی x=01111011 بدست می آید و Cout = 1).

خروجی برابر "00"x نیست پس z برابر \cdot می شود. مقدار \cdot نیز طبق پیش بینی برابر \cdot شده است. چون از خروجی دوم استفاده نکرده بودیم مقدار آن را صفر کرده بودیم که در نمودار نیز همین مقدار را نشان می دهد.

خروجی را اگر برعکس کنیم با خودش برابر نمی شود پس x_bin_pal صفر میباشد. خروجی در مبنای ۱۰ برابر عدد ۱۲۳ میباشد که عددی اول نیست پس x_prime مقدار ۰ را می گیرد. خروجی بی علامت است پس مقدار ۰ می گیرد. x_prime نیز از or کردن x_prime و Cout و V بدست می آید که در اینجا x_prime یک است سمقدار آن نیز یک می شود.

در ۱۰۰ نانو ثانیه ششم ورودی اول (a=00110001) و ورودی دوم (b=10000011) داده شده است و مرابر ۱۰۰ نانو ثانیه ششم ورودی اول (a=00110001) و ورودی دوم (SADD) بیتهای ورودی های برابر ۱۰۰ ست و OPCODE داده شده برابر ۱۰۱۱ م می باشد (SADD). در این OPCODE بیتهای ورودی های باعلامت از LSB شروع به جمع شدن می کنند و جلو می روند و اگر جمع آنها بیشتر از ۱ شد یک carry به جمع بیتهای بعد از خود می دهند. در مبنای ۱۰ داریم (دقت داریم که اعداد در قرارداد مکمل دو هستند و منفی است):

$$a+b=49+(-125)=-76=-(01001100)_2 \xrightarrow{2s\ Complement} 10110100$$
مشاهده می کنیم که خروجی testbench با نتایج محاسبات دستی همخوانی دارد.

خروجی برابر "00"x نیست پس x برابر x می شود. همانطور که گفته شده بود چون کری خروجی نداریم مقدار cout برابر x است. مقدار x نیز صفر میباشد چون overflow نداریم و خروجی در بازه اعداد x بیتی با علامت قرار دارد. چون از خروجی دوم استفاده نکرده بودیم مقدار آن را صفر کرده بودیم که در نمودار نیز همین مقدار را نشان می دهد.

خروجی را اگر برعکس کنیم با خودش برابر می شود پس x_prime یک میباشد. خروجی x_prime مقدار x_prime نیز از x_prime نیز از x_prime و x_prime بدست می آید که در خروجی منفی است پس x_prime مقدار x_prime نیز و می فرد. x_prime اینجا همگی آنها صفر اند پس مقدار خود آن نیز صفر می شود.

در ۱۰۰ نانو ثانیه هفتم ورودی اول (a=10110001) و ورودی دوم (b=10101100) داده شده است و OPCODE داده شده برابر ۱۰۱۰ م میباشد (SADD). در این OPCODE بیتهای ورودیهای باعلامت از LSB شروع به جمع شدن می کنند و جلو میروند و اگر جمع آنها بیشتر از ۱ شد یک carry به جمع بیتهای بعد از خود می دهند. در مبنای ۱۰ داریم (دقت داریم که اعداد در قرارداد مکمل دو هستند و b منفی است):

$$a + b = (-79) + (-84) = -168$$

= $-(10101000)_2 \xrightarrow{2s \ Complement \ with \ OV} 101011000$

مشاهده می کنیم که اگر بیت علامت مقدار محاسبه شده را در نظر نگیریم (overflow) خروجی testbench با نتایج محاسبات دستی هم خوانی دارد.

خروجی را اگر برعکس کنیم با خودش برابر میشود پس x_bin_pal یک میباشد. خروجی X در حالت بدونعلامت و در مبنای ۱۰ برابر عدد ۱۸۰ میباشد که عددی اول نیست پس x_prime مقدار ۰ را می گیرد. خروجی منفی است پس n مقدار ۱ می گیرد (برای بررسی n کل عدد با در نظر گرفتن overflow بررسی میشود). F_active نیز از or کردن z و Cout و V بدست می آید که یک میشود.

در ۱۰۰ نانو ثانیه هشتم ورودی اول (a=10101000) و ورودی دوم (b=01110001) داده شده است و nopcode بیتهای برابر ۱۱۰ میباشد (UADD_CARRY). در این OPCODE بیتهای ورودی از LSB شروع به جمع شدن میکنند و جلو میروند و اگر جمع آنها بیشتر از ۱ شد یک carry به جمع بیتهای بعد از خود میدهند اما در اینجا carry ورودی (Cin) صفر نیست بلکه ۱ است پس باید به جمع بیت های LSB را اضافه کرد. در مبنای ۱۰ داریم:

$$a + b + Cin = 168 + 113 + 1 = 282 = 256 + 26$$

اگر جمع را بصورت دستی انجام دهیم مشاهده می کنیم که در نهایت خروجی x=00011010 بدست می آید و Cout = 1).

خروجی برابر "x''00 نیست پس z برابر \cdot میشود. مقدار v نیز طبق پیشبینی برابر \cdot شده است. چون از خروجی دوم استفاده نکرده بودیم مقدار آن را صفر کرده بودیم که در نمودار نیز همین مقدار را نشان می دهد.

خروجی را اگر برعکس کنیم با خودش برابر نمی شود پس x_{bin_pal} صفر میباشد. خروجی در مبنای ۱۰ برابر عدد ۲۶ میباشد که عددی اول نیست پس x_{prime} مقدار ۰ را می گیرد. خروجی بی علامت است پس مقدار ۰ می گیرد. x_{cout} نیز از or کردن x_{cout} و Cout و کبید که در اینجا x_{cout} کی است پس مقدار آن نیز یک می شود.

در ۱۰۰ نانو ثانیه نهم ورودی اول (a=10101000) و ورودی دوم (b=01110001) داده شده است و cin برابر ۱۰۰ ست و OPCODE داده شده برابر ۱۱۰۰ میباشد (UADD_CARRY). در این OPCODE بیتهای ورودی از LSB شروع به جمع شدن می کنند و جلو می روند و اگر جمع آنها بیشتر از ۱ شد یک carry به جمع بیتهای بعد از خود می دهند اما در اینجا carry ورودی (Cin) صفر است. در مبنای ۱۰ داریم:

a + b + Cin = 168 + 113 + 0 = 281 = 256 + 25

اگر جمع را بصورت دستی انجام دهیم مشاهده می کنیم که در نهایت خروجی x=00011001 بدست می آید و Cout = 1).

خروجی را اگر برعکس کنیم با خودش برابر نمی شود پس x_{bin_pal} صفر میباشد. خروجی در مبنای ۱۰ برابر عدد ۲۵ میباشد که عددی اول نیست پس x_{prime} مقدار ۰ را می گیرد. خروجی بی علامت است پس مقدار ۰ می گیرد. x_{cout} نیز از or کردن x_{cout} و Cout و x_{cout} بدست می آید که در اینجا x_{cout} است پس مقدار آن نیز یک می شود.

تفاوت این دو بازه در مقدار ورودی Cin بود که مشاهده کردیم در حالتی که Cin یک بود، مقدار خروجی ۱ واحد بیشتر است.

Multiplications (SMUL, UMUL):

	900 ns	1,000 ns	1,100 ns	1,200 ns	1,300 ns
🍇 a[7:0]	11100100	10001100	00001000	01010001	10101000
😽 b[7:0]	00011010	11101001	01110001	10001011	01010100
l₲ cin					
opcode[3:0]		0:	111		1000
Ū₀ z					
₿ cout					
Ū₀ v					
😽 x[7:0]	00101000	01101100	10001000	11111011	00100000
₹ y[7:0]	11111101	00001010	00000011	11011010	00110111
🔓 f_active					
🖟 x_bin_pal					
🖟 x_prime					
l <mark>l</mark> ₃ n					
l₲ clk					
↓ clk_period			1000000 ps		

در ۱۰۰ نانو ثانیه دهم ورودی اول (a=11100100) و ورودی دوم (b=00011010) داده شده است و cin برابر ۱۱۰ میباشد (SMUL). در این OPCODE ورودیها با فرض علامت دار بودن در قرارداد مکمل دو در هم ضرب میشوند. در مبنای ۱۰ داریم:

$$a \times b = -28 \times 26 = -728$$

= $-(001011011000)_2 \xrightarrow{2s \ Complement \ (to \ 16Bits)} 1111110100101000$

مشاهده می کنیم که خروجی testbench با نتایج محاسبات دستی هم خوانی دارد.

خروجی X را اگر برعکس کنیم با خودش برابر نمی شود پس x_bin_pal صفر میباشد. خروجی X در حالت بدون علامت و در مبنای ۱۰ برابر عدد ۴۰ میباشد که عددی اول نیست پس x_prime مقدار ۰ را می گیرد. خروجی منفی است پس x_bin_pal مقدار ۱ می گیرد. x_bin_pal نیز از x_bin_pal و Cout و x_bin_pal بدست می آید که در اینجا همگی آنها صفر اند پس مقدار خود آن نیز صفر می شود.

در ۱۰۰ نانو ثانیه یازدهم ورودی اول (a=10001100) و ورودی دوم (b=11101001) داده شده است و مربر (b=11101001) در این OPCODE ورودیها با فرض cin با فرض علامت دار بودن در قرارداد مکمل دو در هم ضرب میشوند. در مبنای ۱۰ داریم:

$$a \times b = -23 \times -116 = 2668$$

= $(101001101100)_2 \xrightarrow{2s \ Complement \ (to \ 16Bits)} 0000101001101100$

مشاهده می کنیم که خروجی testbench با نتایج محاسبات دستی هم خوانی دارد.

خروجی X را اگر برعکس کنیم با خودش برابر نمی شود پس x_bin_pal صفر میباشد. خروجی X در حالت بدون علامت و در مبنای ۱۰ برابر عدد ۱۰۸ میباشد که عددی اول نیست پس x_prime مقدار x_prime میباشد که عددی اول نیست پس x_prime مقدار x_prime میباشد که عددی اول نیست پس x_prime مقدار x_prime میباشد که عددی اول نیست پس x_prime میباشد که در خروجی مثبت است پس مقدار x_prime میباشد که در اینجا همگی آنها صفر اند پس مقدار خود آن نیز صفر می شود.

در ۱۰۰ نانو ثانیه دوازدهم ورودی اول (a=00001000) و ورودی دوم (b=01110001) داده شده است و CPCODE ورودیها با فرض cin برابر ۱۱۰ میباشد (SMUL). در این OPCODE ورودیها با فرض علامت دار بودن در قرارداد مکمل دو در هم ضرب میشوند. در مبنای ۱۰ داریم:

$$a \times b = 8 \times 113 = 904$$

= $(001110001000)_2 \xrightarrow{2s \ Complement \ (to \ 16Bits)} 0000001110001000$

مشاهده می کنیم که خروجی testbench با نتایج محاسبات دستی هم خوانی دارد.

خروجی برابر "x'''00 نیست پس z برابر \cdot می شود. همانطور که گفته شده بود چون کری خروجی نداریم مقدار cout برابر \cdot است. مقدار v نیز صفر می باشد.

خروجی X را اگر برعکس کنیم با خودش برابر نمی شود پس x_bin_pal صفر میباشد. خروجی X در حالت بدون علامت و در مبنای ۱۰ برابر عدد ۱۳۶ میباشد که عددی اول نیست پس x_prime مقدار x_prime میباشد که عددی اول نیست پس x_prime مقدار x_prime میباشد که عددی اول نیست پس x_prime مقدار x_prime میباشد که عددی اول نیست پس x_prime میباشد که در خروجی مثبت است پس مقدار x_prime میباشد. x_prime نیز از x_prime نیز صفر می شود.

در ۱۰۰ نانو ثانیه سیزدهم ورودی اول (a=01010001) و ورودی دوم (b=10001011) داده شده است و CPCODE ورودیها با فرض cin برابر ۱۱۰ میباشد (SMUL). در این OPCODE ورودیها با فرض علامت دار بودن در قرارداد مکمل دو در هم ضرب میشوند. در مبنای ۱۰ داریم:

$$a \times b = 81 \times -117 = -9477$$

= $-(0010010100000101)_2 \xrightarrow{2s \ Complement} 11011010111111011$

مشاهده می کنیم که خروجی testbench با نتایج محاسبات دستی هم خوانی دارد.

خروجی X را اگر برعکس کنیم با خودش برابر نمی شود پس x_bin_pal صفر میباشد. خروجی X در حالت بدون علامت و در مبنای ۱۰ برابر عدد ۲۵۱ میباشد که عددی اول است پس x_prime مقدار ۱ را می گیرد. خروجی منفی است پس x_brime مقدار ۱ می گیرد. x_brime نیز از x_brime کردن x_brime بدست می آید که در اینجا همگی آنها صفر اند پس مقدار خود آن نیز صفر می شود.


در ۱۰۰ نانو ثانیه چهاردهم ورودی اول (a=10101000) و ورودی دوم (b=01010100) داده شده است و در ۱۰۰ نانو ثانیه چهاردهم ورودی اول (a=10101000) در این OPCODE دو ورودی در هم ضرب بدون علامت میشوند. در مبنای ۱۰ داریم:

 $a \times b = 168 \times 84 = 14112 = (11011100\ 100000)_2$

x=00100000 , نهایت خروجی مشاهده می کنیم که در نهایت خروجی (X:Y) Y=00110111

اگر خروجی X را اگر برعکس کنیم با خودش برابر نمیشود پس x_prime صفر میباشد. خروجی x_prime مبنای ۱۰ برابر عدد x_prime میباشد که عددی اول نیست پس x_prime مقدار x_prime میباشد که عددی اول نیست پس x_prime مقدار x_prime میباشد که عددی اول نیست پس x_prime مقدار x_prime میباشد که عددی اول نیست و x_prime میباشد و x_prime و x_prime میباشد و x_prime میباشد و x_prime میباشد و x_prime میباشد و x_prime و

Subtraction (USUB), Rotations (RotL, RotL_CARRY):



در ۱۰۰ نانو ثانیه پانزدهم ورودی اول (a=00011000) و ورودی دوم (b=01110010) داده شده است و b داده ثلاث و OPCODE ورودی اول (USUB). در این OPCODE ورودی b از در این a a درودی a از درودی a از درودی a که هردو بی علامت هستند کم می شود. در مبنای ۱۰ داریم:

$$a - b = 24 - 114 = -90 = -(01011010)_2$$

اگر عملیات را بصورت دستی انجام دهیم مشاهده می کنیم که در نهایت خروجی x=01011010 بدست باید می آید. در محاسبه دستی باید توجه کنیم چون مقدار a از a بیشتر است پس برای رسیدن به پاسخ درست باید از جواب اخر جمع a و مکمل گرفت و همچنین باید بدانیم که جواب ما منفی این مکمل بدست آمده است.

خروجی را اگر برعکس کنیم با خودش برابر می شود پس x_{prime} یک میباشد. خروجی در مبنای ۱۰ برابر می عدد ۹۰ میباشد که عددی اول نیست پس x_{prime} مقدار ۰ را می گیرد. خروجی بی علامت است پس مقدار ۰ می گیرد. x_{prime} نیز از or کردن x_{prime} و Cout و کا بدست می آید که در اینجا x_{prime} یک است پس مقدار آن نیز یک می شود.

در ۱۰۰ نانو ثانیه شانزدهم ورودی اول (a=11110110) و ورودی دوم (b=11111111) داده شده است و cin برابر ۱۰۱۰ میباشد (RotL). در این OPCODE راستترین بیت ورودی a به سمت چپ چپترین بیت a منتقل میشود. در نهایت خروجی x=1110110 بدست میآید.

اگر خروجی X را اگر برعکس کنیم با خودش برابر نمی شود پس x_bin_pal صفر میباشد. خروجی x_bin_pal در مبنای ۱۰ برابر عدد ۱۱۸ میباشد که عددی اول نیست پس x_prime مقدار x_a را می گیرد. خروجی بی علامت است پس x_a مقدار x_a میباشد که عددی اول نیست پس x_a و Cout و Cout و آن نیز صفر می شود. آن ها صفرند پس مقدار خود آن نیز صفر می شود.

در ۱۰۰ نانو ثانیه هفدهم ورودی اول (a=01010011) و ورودی دوم (b=00000000) داده شده است و (a+1010011) در این OPCODE عمل Cin برابر ۱۰۱۰ میباشد (Rotl_CARRY). در این OPCODE عمل (a+1010011) در این Cin عمل ورودی و آنجام می شود. در اینجا چون (a+10101011) در سمت چپ ورودی مفر است، رشته بیت حاصل از قرار دادن (a+10101011) در سمت چپ ورودی صفر است، رشته یک مورد چرخش قرار می گیرد (a+10100111) در نهایت خروجی (a+10100111) در می آید و مقدار ۲۰ که از رشته بیرون افتاده در Cout قرار می گیرد.


خروجی برابر "x''00 نیست پس z برابر v می شود. مقدار v نیز طبق پیشبینی برابر v شده است. چون از خروجی دوم استفاده نکرده بودیم مقدار آن را صفر کرده بودیم که در نمودار نیز همین مقدار را نشان می دهد.

اگر خروجی $x_{\rm cons}$ مقدار $x_{\rm cons}$ مقدار خود آن نیز صفر می شود.

در ۱۰۰ نانو ثانیه هجدهم ورودی اول (a=01010011) و ورودی دوم (b=00000000) داده شده است و cin برابر ۱۰ست و OPCODE داده شده برابر ۱۰۱۱ میباشد (Rotl_CARRY). در این بازه تمامی مشخصات مانند ۱۰۰ نانو ثانیه پیشین است و فقط مقدار Cin به یک تغییر کرده. پس رشتهای که مورد چرخش قرار میگیرد Cin & x=101010011 است. در نهایت خروجی x=10100111 بدست میآید و مقدار ۲۰ که از رشته بیرون افتاده در Cout قرار میگیرد.

اگر خروجی x را اگر برعکس کنیم با خودش برابر نمی شود پس x_prime صفر میباشد. خروجی در مبنای x_prime برابر عدد ۱۶۷ میباشد که عددی اول نیست پس x_prime مقدار x_prime مقدار x_prime بی اول نیست پس x_prime مقدار x_prime مقدار x_prime نیز از x_prime نیز صفر می آید که در اینجا همگی آنها صفرند پس مقدار خود آن نیز صفر می شود.

Shifts (LSR, ASR, LSL), BCD to Binary:



در ۱۰۰ نانو ثانیه نوزدهم ورودی اول (a=10110011) و ورودی دوم (b=11111111) داده شده است و cin به a به a OPCODE داده شده برابر ۱۱۰۰ میباشد (LSR). در این OPCODE رشته بیت a به اندازه یک بیت به راست شیفت داده می شود و به ازای هر شیفت یک صفر از سمت چپ به a تزریق می شود. بیت خارج شده از سمت راست در Cout قرار می گیرد. مشاهده می کنیم که در نهایت خروجی Cout = 1.

اگر خروجی X را اگر برعکس کنیم با خودش برابر نمی شود پس x_bin_pal صفر میباشد. خروجی در مبنای ۱۰ برابر عدد ۸۹ میباشد که عددی اول است پس x_prime مقدار ۱ را می گیرد. خروجی بی علامت است

پس n مقدار \cdot می گیرد. F_active نیز از v کردن v و Cout و v بدست می آید که در اینجا v است پس مقدار آن نیز یک می شود.

در ۱۰۰ نانو ثانیه بیستم ورودی اول (a=00011101) و ورودی دوم (b=00000000) داده شده است و (a=00011101) برابر ۱ست و OPCODE داده شده برابر ۱۱۰۱ می باشد (ASR). در این OPCODE رشته بیت (a=0001110) بیت به راست شیفت داده می شود و به ازای هر شیفت بیت آخر از سمت راست در Cout قرار می گیرد و بیت علامت رشته ورودی به سمت چپ (a=0001110) تزریق می شود. مشاهده می کنیم که در نهایت خروجی (a=00001110) بدست می آید و (a=0001110)

خروجی برابر "x''00 نیست پس z برابر v میشود. مقدار v نیز طبق پیشبینی برابر v شده است. چون از خروجی دوم استفاده نکرده بودیم مقدار آن را صفر کرده بودیم که در نمودار نیز همین مقدار را نشان می دهد.

اگر خروجی $x_{\rm corr}$ مقدار $x_{\rm corr}$ مقدار آن نیز یک میشود.

اگر خروجی $x_{\rm cor}$ را اگر برعکس کنیم با خودش برابر نمی شود پس $x_{\rm cor}$ صفر میباشد. خروجی در مبنای $x_{\rm cor}$ برابر عدد $x_{\rm cor}$ مقدار $x_{\rm cor}$ مقدار $x_{\rm cor}$ میباشد که عددی اول است پس $x_{\rm cor}$ مقدار $x_{\rm cor}$ میباشد که عددی اول است پس $x_{\rm cor}$ در اینجا $x_{\rm cor}$ نیز از $x_{\rm cor}$ کردن $x_{\rm cor}$ و $x_{\rm cor}$ بدست می آید که در اینجا $x_{\rm cor}$ مفر است پس مقدار آن نیز صفر می شود.

در ۱۰۰ نانو ثانیه بیست و دوم ورودی اول (a=10011001) و ورودی دوم (b=00100110) داده شده است و OPCODE داده شده برابر ۱۱۱۱ میباشد (BCD to Binary). در این OPCODE بیت ۴ بیت ورودیها را جدا میکنیم و معادل آنها در مبنای ۱۰ را پیدا میکنیم سپس هر کدام را در ارزش خود ضرب کرده سپس با هم جمع میکنیم. در آخر جواب بدست آمده را به مبنای ۲ برده و در خروجی نمایش میدهیم.

پروژه درس مدار منطقی

$$a \to \begin{cases} 1001 = (9)_{10} \\ 1001 = (9)_{10} \end{cases} \quad b \to \begin{cases} 0010 = (2)_{10} \\ 0110 = (6)_{10} \end{cases}$$

 $NUM = 9 + 9 * 10 + 6 * 100 + 2 * 1000 = 2699 = (101010001011)_2$

مشاهده می کنیم که در نهایت خروجی X:Y) Y=00001010, X=10001011) بدست می آید.

اگر خروجی X را اگر برعکس کنیم با خودش برابر نمی شود پس x_bin_pal صفر میباشد. خروجی X در مبنای ۱۰ برابر عدد ۱۳۹ میباشد که عددی اول است پس x_prime مقدار ۱ را می گیرد. خروجی بی علامت است پس x_prime مقدار x_prime نیز از x_prime نیز صفر می شود.