Fonctionnement des Ordinateurs

Ch. 8 Hiérarchie de Mémoires

B. Quoitin (bruno.quoitin@umons.ac.be)

Table des Matières

Technologies RAM



SRAM versus DRAM

- DRAM Synchrones (SDRAM)
- Latence des DRAMs

Mémoire Cache


- Localité
- Principes de fonctionnement
- Organisation
- Implémentation fully-associative / direct-mapped / set-associative
- Remplacement et ré-écriture

Mémoire Virtuelle

- Traduction d'adresses
- Table des pages
- Translation Lookaside Buffer

RAM Statique (SRAM)

 Une mémoire SRAM (static random access memory) stocke un bit comme un état dans une bascule bistable implémentée avec 6 transistors.



- Avantages
 - L'état de la bascule peut être changé très rapidement.
 - L'état de la bascule est conservé tant qu'elle est alimentée.
- Inconvénients
 - Encombrement, coût, consommation électrique

Source: What Every Programmer Should Know About Memory, Ulrich Drepper, Red Hat Inc., November 2007.

RAM Dynamique (DRAM)

• Une mémoire DRAM (d*ynamic random access memory*) stocke un bit comme une **tension dans un condensateur** de très faible capacité, i.e. de l'ordre de ques 10^{aines} de femtofarads (10⁻¹⁵ F).



- Avantages
 - Encombrement, coût, consommation électrique
- Inconvénients
 - L'état se perd à cause de courants de fuite (en quelques millisecondes).
 - Il est nécessaire de rafraîchir régulièrement (toutes les 64 ms) chaque bit → accès complexe!


Source: What Every Programmer Should Know About Memory, Ulrich Drepper, Red Hat Inc., November 2007.


RAM Dynamique (DRAM)


- Si la ligne d'adresse AL vaut 0, le transistor Q est « ouvert » ⇒ aucune lecture ou écriture n'a lieu.
- Pour écrire un bit à 1, il faut que AL=1 et BL=1.
 Le condensateur C se charge.

• Pour écrire un bit à 0, il faut que AL=1 et BL=0. Le condensateur C se décharge.

 Pour lire un bit, il faut que AL=1 et BL soit connecté à un « sense amplifier » qui détermine si la charge correspond à 0 ou 1. Cette lecture nécessite de tirer un faible courant de C.







Comparaison SRAM et DRAM

	SRAM	DRAM
Technique	bascule bistable	condensateur
Nombre de transistors par cellule (bit)	typiquement 6	typiquement 1
Consommation électrique	grande	petite
Encombrement physique	grand	petit
Temps d'accès	petit	grand
Coût	grand	petit
Complexité de l'accès	simple	complexe (refresh cycles)




Table des Matières

Technologies RAM

SRAM versus DRAM



DRAM Synchrones (SDRAM)

Latence des DRAMs

Mémoire Cache


- Localité
- Principes de fonctionnement
- Organisation
- Implémentation fully-associative / direct-mapped / set-associative
- Remplacement et ré-écriture

Mémoire Virtuelle

- Traduction d'adresses
- Table des pages
- **Translation Lookaside Buffer**

DRAM Synchrones (SDRAM)

- Les ordinateurs récents utilisent des mémoires DRAM synchrones (synchronous dynamic random access memory – SDRAM).
- Dans une SDRAM les transferts sont synchronisés avec l'horloge du bus système : un mot de donnée est transféré par cycle d'horloge.




- <u>Exemple</u>: mémoire SDRAM « PC100 » sur un bus système de 64 bits cadencé à 100MHz
 - 100MHz → un cycle dure 10ns
 - 100MT/s (millions de transferts par seconde)
 - Chaque transfert concerne 64 bits → débit = 800 MB/s (théorique!)

Note: « PC100 » est un standard publié par Intel en 1998 pour l'interconnexion des SDRAMs sur des cartes mère d'ordinateurs type PC.

Double Data Rate (DDR)

 Les mémoires SDRAM ont évolué vers un double taux de transfert (double data rate – DDR). Celles-ci permettent de transférer deux mots par cycle.



- <u>Exemple</u>: mémoire DDR SDRAM « PC1600 », bus système de 64 bits cadencé à 100MHz
 - un cycle dure 10ns
 - 200MT/s → 200 M * 64 bits par seconde = 1600 MB/s (théorique!)


Note : D'autres évolutions de DDR comme DDR2 à DDR3 offrent des taux de transfert encore plus élevés.

Source des photos: Wikipedia

DRAM Synchrones

Modules mémoire

- Les mémoires SDRAM sont fournies sous forme de modules standards (JEDEC) enfichables sur la carte mère d'un ordinateur. Un module de mémoire contient plusieurs circuits intégrés mémoire qui sont utilisés en parallèle → augmente la largeur des données accédées.
- Exemples
 - SIMM Single Inline Memory Module (largeur de 32 bits)
 - DIMM Dual Inline Memory Module (largeur de 64 bits)






SIMM

DIMM

Exemple – Micron Technology's 512 Mbits (64 M x 8)

- Composée de 64 millions de cellules de 8 bits
- Organisée en 8192 lignes x 8192 colonnes
- 13 lignes d'adresse (2¹³ = 8192)






Exemple – Micron Technology's 512 Mbits (64 M x 8)

- Composée de 64 millions de cellules de 8 bits
- Organisée en 8192 lignes x 8192 colonnes
- 13 lignes d'adresse (2¹³ = 8192)






Exemple – Micron Technology's 512 Mbits (64 M x 8)

- Composée de 64 millions de cellules de 8 bits
- Organisée en 8192 lignes x 8192 colonnes
- 13 lignes d'adresse (2¹³ = 8192)






Exemple – Micron Technology's 512 Mbits (64 M x 8)


- Composée de 64 millions de cellules de 8 bits
- Organisée en 8192 lignes x 8192 colonnes
- 13 lignes d'adresse (2¹³ = 8192)





Protocole d'accès SDRAM

- Détail des étapes
 - 1) Envoyer l'adresse de ligne (*row*) sur le bus d'adresses
 - 2) Attendre t_{RCD} cycles (*RAS to CAS Delay*).
 - 3) Envoyer l'adresse de colonne (*column*) sur le bus d'adresses
 - 4) Attendre CL cycles (CAS Latency).
 - 5) Lire / écrire un mot par cycle d'horloge (2 mots par cycle si DDR)



Source: What Every Programmer Should Know About Memory, Ulrich Drepper, Red Hat Inc., November 2007.

Impact de ce protocole sur le débit


- Exemple -- Mémoire DDR SDRAM « PC1600 »
 - bus à 100MHz (cycle=10ns).
 - Taille d'un mot : 64 bits (8 octets)
 - Cycles entre RAS et CAS (t_{RDC}) = 2
 - Cycles entre CAS et lecture des données (CL) = 3
 - Taux de transfert théorique = 64 bits / 8 * (2*100MHz) = 1600MB/s
- Question : Quel est le débit maximum atteignable (en MB/s) pour la lecture d'un mot unique ?
- Solution
 - Temps d'accès = $(t_{RDC} + CL)$ * temps cycle = (2 + 3) *10ns = 50ns.
 - Temps transfert 1 mot : DDR implique 2 transferts par cycle → 200MT/s → temps transfert 1 mot = temps cycle / 2 = 10ns / 2 = 5ns
 - Temps total = 50 ns + 5 ns = 55 ns
 - Débit maximum atteignable = ~18MT/s ou 145MB/s

Accès en rafale (burst)

- Pour amortir le coût de l'accès sur la lecture de plusieurs mots, il est possible d'effectuer plusieurs lectures / écritures à des adresses successives en "burst".
- Tous les accès successifs ont lieu au sein d'une même ligne (parfois appelée « page »). L'adresse de colonne est incrémentée automatiquement au cours d'un burst pour obtenir les mots successifs. Elle repasse à zéro si au-delà de la longueur de ligne.
- La longueur de burst (burst length BL) est le nombre de cellules lues / écrites en un accès. Typiquement 2, 4, 8 cellules ou page complète.

Application à l'exemple « PC1600 »

- Sans rafale : ~145 MB/s
- <u>BL=2</u>
 - 50 ns + 2 * 5 ns = 60 ns
 - ~16,66 MT de **2** mots/s
 - débit
 = (16,66 MT/s) * 2 * (8 B)
 = ~266,66 MB/s ———
- <u>BL=4</u>
 - -50 ns + 4 * 5 ns = 70 ns
 - ~14,29 MT de **4** mots/s
 - débit
 = (~14,29 MT/s) * 4 * (8 B)
 = ~457,14 MB/s



• (...)

MT = million de transferts

Temps d'accès !!!

- En conclusion, le temps d'accès (des DRAM) a un impact important sur le débit effectif!
- Dans notre exemple, une mémoire DDR avec un débit théorique de 1600MB/s ne permet en pratique qu'un débit de 145 MB/s!
- Cependant, si les données sont organisées intelligemment en mémoire de façon à pouvoir lire plusieurs données situées à des adresses consécutives, il est possible d'effectuer des lectures en "burst" et de se rapprocher du débit théorique.

Table des Matières

Technologies RAM

- SRAM versus DRAM
- DRAM Synchrones (SDRAM)



Latence des DRAMs

Mémoire Cache

- Localité
- Principes de fonctionnement
- Organisation
- Implémentation fully-associative / direct-mapped / set-associative
- Remplacement et ré-écriture


Mémoire Virtuelle

- Traduction d'adresses
- Table des pages
- Translation Lookaside Buffer


<u>Source: Computer Organization and Architecture – Designing for Performance, Stallings, Pearson, 2010</u>

Goulot d'étranglement


Evolution à 2 vitesses...




Conséquences sur la Lecture en Mémoire




Conséquences sur la Lecture en Mémoire



Conséquences sur la Lecture en Mémoire



Conséquences sur la Lecture en Mémoire



L'exécution de ces 4 instructions devrait prendre seulement **4 cycles** CPU mais la latence mémoire nécessite que le CPU attende durant 4 cycles supplémentaires, pour un total de **8 cycles**.




Table des Matières

Technologies RAM

- SRAM versus DRAM
- DRAM Synchrones (SDRAM)
- Latence des DRAMs

Mémoire Cache



- Principes de fonctionnement
- Organisation
- Implémentation fully-associative / direct-mapped / set-associative
- Remplacement et ré-écriture

Mémoire Virtuelle

- Traduction d'adresses
- Table des pages
- Translation Lookaside Buffer

Principe de localité

- <u>Constatation</u>: certains programmes ou parties de programmes effectuent des accès à la mémoire à des adresses proches les unes des autres. Il s'agit du <u>principe de localité</u>. Ce principe est à la base des mémoires cache!
- On distingue souvent deux types de localités
 - Localité temporelle : les cellules de mémoire accédées récemment ont une probabilité plus grande d'être accédées dans un futur proche.
 - Localité spatiale: les cellules de mémoire localisées à des adresses proches des cellules de mémoire accédées récemment ont une probabilité plus grande d'être accédées dans un futur proche.

Exemple – Localité des instructions

 Une boucle est un exemple typique de localité temporelle et spatiale : une série d'instructions consécutives en mémoire va être exécutée plusieurs fois.

Boucle en langage C

```
sum= 0;
i= 0;
while (i > 10) {
   sum= sum + 1;
   i= i+1;
}
```

Traduction en langage d'assemblage

```
li
 0 \times 000000000
                       $t0, 0
 0x00000004
                       $t1, 0
                li
 0x0000008
                       $t2, 10
                li
            while:
 0x000000C
                beq $t0, $t2, end while
 0x0000010
                addi $t0, $t0, 1
                addi $t1, $t1, 1
 0x0000014
 0x0000018
                i while
            end while:
adresse mémoire
```

 <u>Typiquement</u>: un programme passe 90% de son temps dans 10% de ses instructions.

des instructions

Exemple – Localité des instructions

 Dans cet exemple, les instructions des adresses 0x0000000 à 0x0000018 sont lues plusieurs fois

Il est donc intéressant de diminuer le coût d'accès mémoire


pour ces adresses!

```
$t0, 0
0 \times 000000000
               li
                     $t1, 0
0x00000004
               li
                     $t2, 10
0x0000008
               li
           while:
               beq $t0, $t2, end while
0x000000C
               addi $t0, $t0, 1
0x0000010
               addi $t1, $t1, 1
0x0000014
0x0000018
                     while
           end while:
```

Ordre d'accès	Adresse "fetchée"		
0	0x0000000		
1	0x0000004		
2	0x00000008		
3	0x000000C		
4	0x0000010		
5	0x0000014		
6	0x0000018		
7	0x000000C		
8	0x0000010		
9	0x0000014		

Exemple – Localité spatiale des données

Données multimédia: Lorsqu'un programme accède à des données multimédia (p.ex. vidéo, MP3, ...), il s'agit souvent de les lires séquentiellement. Si une vidéo est actuellement lue au temps 0:42:17, il y a une grande probabilité que prochainement les données relatives au temps 0:42:18 soient lues...




• <u>Données bureautiques</u> (p.ex. document texte, tableur). Un utilisateur (et donc le programme d'édition) ne touche généralement qu'à une partie du document à un moment donné.



Mémoire cache

- La localité des données et des instructions a inspiré l'insertion d'une mémoire spéciale appelée mémoire cache entre le processeur et la mémoire centrale.
 - 1) Toute donnée lue en mémoire centrale est aussi copiée en mémoire cache.
 - 2) Une fois une donnée placée en cache, les accès suivants à celle-ci sont moins longs car la mémoire principale ne doit pas être accédée.
 - 3) La mémoire cache repose sur la SRAM, plus rapide, mais aussi plus coûteuse, que la DRAM utilisée pour la mémoire centrale. La quantité de mémoire cache est petite en regard de celle de la mémoire centrale.
- Dans un système informatique, on essaye de placer dans les mémoires les plus rapides les données qui sont accédées le plus fréquemment.
 Cela donne lieu à une hiérarchie de mémoire.

Hiérarchie de Mémoires



Hiérarchie de mémoires

Ordre de grandeur des caractéristiques de différents types de mémoires

	Taille (MB)	Temps d'accès (μs)	Bande- passante (MB/s)	Coût (\$/MB)
Registre (flip-flops)	0.001	0.001	10000	100
SRAM	1	0.01	1000	5
DRAM	1000	0.1	100	0.05
Disque dur	1000000	1000	10	0.0005

Table des Matières

Technologies RAM

- SRAM versus DRAM
- DRAM Synchrones (SDRAM)
- Latence des DRAMs

Mémoire Cache

- Localité
- Principes de fonctionnement
 - Organisation
 - Implémentation fully-associative / direct-mapped / set-associative
 - Remplacement et ré-écriture


Mémoire Virtuelle

- Traduction d'adresses
- Table des pages
- Translation Lookaside Buffer

Principe des mémoires caches

Principe

 Une mémoire cache est une mémoire intermédiaire placée entre le processeur et la mémoire principale.




- La cache est <u>plus petite</u> que la mémoire principale (p.ex. 1M de cache versus 4GB de RAM).
- La cache contient un <u>sous-ensemble</u> de la mémoire principale. Le contenu de la cache évolue au cours du temps en fonction du comportement des programmes.
- La cache (SRAM) est <u>plus rapide</u> que la mémoire principale (DRAM).

Principe des mémoires caches

Cache miss


 Un cache miss est un accès mémoire à une adresse dont le contenu n'est pas actuellement en cache. Il est nécessaire d'effectuer une lecture en mémoire principale (lente).



Dans l'exemple, la cellule mémoire d'adresse C est accédée par le processeur. Cette cellule ne se trouve pas encore en cache (c'est un *miss*). Un accès à la mémoire principale est requis. Après quoi, la donnée est placée en cache.

Cache hit

 Un cache hit est un accès mémoire à une adresse dont le contenu se situe en cache. Aucun accès à la mémoire principale n'est nécessaire.



Dans l'exemple, la cellule mémoire d'adresse A est accédée par le processeur. Cette cellule se déjà trouve en cache (c'est un *hit*).

Types de cache misses

- Compulsory miss
 - lors du <u>1^{er} accès</u> à un mot mémoire

Capacity miss

- donnée éjectée de la cache
- en raison de la taille limitée de la cache


Conflict miss

- donnée éjectée de la cache
- en raison de l'<u>impossibilité</u> de se trouver en cache en même temps qu'une autre donnée (voir plus loin « *direct-mapped* caches »)


Caches secondaires

- La mémoire cache est très coûteuse. Pour améliorer les performances à coût réduit, un **second niveau (L2)** voire un **troisième niveau (L3)** de cache sont introduits.
- Ces caches secondaires ont une latence plus grande que celle de la cache L1.

 Une cache secondaire contiendra l'ensemble des données situées dans la cache de niveau inférieur + d'autres données.




Caches secondaires




Note: Souvent, la cache L1 est intégrée au processeur. On parle alors de *on-chip* ou *on-die cache*. Beaucoup de processeurs multi-coeurs ont également une cache L2 *on-die*.

Hiérarchie de caches



Caches séparées pour instructions/données

- La cache de premier niveau est souvent séparée pour les instructions (fetch) et pour les données (load/store). On parle alors d'instructioncache (i-cache) et de data-cache (d-cache).
- Les caches qui ne font pas la distinction instructions/données sont appelées caches unifiées (unified cache).



Performances de la cache

- Avant de mettre en oeuvre une mémoire cache, il faut s'assurer que cette cache va amener un gain de performance. Considérons un système avec 1 seul niveau de cache.
- Pour rappel,
 - Miss = accès à une adresse non présente en cache → accès nécessaire à la mémoire principale (lent).
 - Hit = accès à une adresse présente en cache → pas d'accès à la mémoire principale (rapide).
- On note N_{MISS} , le nombre de *miss*, et N_{HIT} , le nombre de *hit*.
- Le *Miss ratio* R_{MISS} (resp. *Hit ratio* R_{HIT}) est la proportion des accès qui sont des *miss*. (resp. des *hit*).

$$R_{MISS} = \frac{N_{MISS}}{N_{HIT} + N_{MISS}} \qquad R_{HIT} = \frac{N_{HIT}}{N_{HIT} + N_{MISS}}$$

Performances de la cache

- Etant donnés
 - T_{CACHE} = temps d'accès à la mémoire cache.
 - T_{MEM} = temps d'accès à la mémoire principale.
- Comparons le temps nécessaire pour accéder à la mémoire en moyenne dans deux cas distincts : l'un sans cache et l'autre avec cache.
- Système sans cache
 - Temps d'accès moyen sans cache $T_{{\scriptscriptstyle MOY\; MEM}}$ = $T_{{\scriptscriptstyle MEM}}$
- Système avec cache
 - Temps d'accès moyen avec cache $T_{MOY_CACHE} = T_{CACHE} + T_{MEM} \times R_{MISS}$

la cache est toujours accédée

la mémoire principale est accédée pour chaque *miss*

Performances de la cache

- Pour que le système avec cache soit plus performant que celui sans cache, il faut que le temps d'accès moyen obtenu avec la mémoire cache, T_{MOY_CACHE} , soit strictement inférieur à celui obtenu sans utilisation de cache, i.e. T_{MOY_MEM}
- Pour cela, il faut que

$$T_{MOY_{CACHE}} = T_{CACHE} + T_{MEM} \times R_{MISS} < T_{MOY_{MEM}} = T_{MEM}$$

ou encore que

$$\begin{split} &T_{CACHE} + T_{MEM} \times R_{MISS} < T_{MEM} \\ &T_{CACHE} < T_{MEM} - T_{MEM} \times R_{MISS} \\ &\frac{T_{CACHE}}{T_{MEM}} < 1 - R_{MISS} \\ &\frac{T_{CACHE}}{T_{MEM}} < R_{HIT} \end{split}$$

Exemple

- Supposons un système tel que T_{CACHE} = 10ns et T_{MEM} = 100ns
- Sur base de mesures du fonctionnement des programmes qui seront exécutés sur ce système, on s'attend à un *hit ratio* R_{HIT} = 50 % (i.e. 50% des accès mémoire se font à partir de la cache)
- Performances avec la cache
 - Temps moyen d'accès = 10ns + 100ns * 50% = 60ns
- Performances sans la cache
 - Temps moyen d'accès = 100ns
- Le système avec cache tient la route pour le hit ratio prévu. Ce que nous aurions pu vérifier avec

$$\frac{T_{CACHE}}{T_{MEM}} = 0.1 < R_{HIT} = 0.5$$

Table des Matières

Technologies RAM

- SRAM versus DRAM
- DRAM Synchrones (SDRAM)
- Latence des DRAMs

Mémoire Cache

- Localité
- Principes de fonctionnement
- Organisation
 - Implémentation fully-associative / direct-mapped / set-associative
 - Remplacement et ré-écriture

Mémoire Virtuelle


- Traduction d'adresses
- Table des pages
- Translation Lookaside Buffer


RAM versus Cache

- Mémoire cache et RAM ne fonctionnent pas de la même façon.
- RAM : 2^N cellules de M bits (taille = $2^{N*}M/8$ octets)
 - Cellule = uniquement <u>donnée</u>.
 - Nombre de cellules = nombre d'adresses → Il y a une correspondance unique entre une adresse A et sa cellule.
 - Rôle : donner accès à la valeur de la cellule d'adresse A
- Cache: 2^K entrées (K << N)
 - Entrée de la cache peut contenir une donnée se trouvant à n'importe quelle adresse en RAM.
 - Entrée = <u>triplet</u> (adresse en RAM, bit de validité, <u>donnée</u>).
 - Rôle : donner accès à la valeur de la cellule d'adresse A si cette cellule est présente (Hit) sinon retourner une erreur (Miss).

RAM versus Cache

Illustration des différences entre RAM (à gauche) et Cache (à droite).





Recherche de correspondance en Cache

- Comment retrouver en cache la donnée associée à une adresse *A* ?
- Première méthode : recherche exhaustive

```
pour chaque entrée i (0 \le i < 2^K) effectuer

si (entree[i].valid == 1) alors

si (entree[i].adresse == A) alors

/* La donnée est trouvée */

retourner (Hit, entree[i].donnee).


/* La donnée n'est pas trouvée */

retourner (Miss, ?).
```

- Inconvénient : la recherche exhaustive n'est pas efficace
 - Un Hit nécessite en moyenne le parcours de 2^{K-1} entrées
 - Un Miss nécessite le parcours de toutes les entrées (2^K)


Exemple – Cache hit

• Exemple : recherche de la cellule d'adresse 0xA1234



Exemple – Cache miss


Exemple: recherche de la cellule d'adresse 0xCAFE8



Multiples cellules dans une entrée de cache


- Les entrées des caches contiennent souvent plusieurs cellules de RAM
 → entrées nommées lignes de cache
 - Exploiter la <u>localité spatiale</u> des données (p.ex. cas des cellules d'un tableau)
 - Favoriser les <u>lectures en « burst » dans la RAM</u> : permettent d'amortir le temps d'accès des DRAM sur plusieurs lectures à des adresses consécutives).
- Supposons que chaque ligne contienne 2^B octets.
 - L'adresse A d'une ligne désigne le premier octet de la ligne.
 - Les adresses des cellules suivantes sont obtenues en ajoutant un décalage (offset) par rapport à l'adresse A.
 - L'adresse A est alignée sur la taille d'une entrée → les B bits de poids faible de A valent 0 → ne stocker que les N-B bits de poids fort de l'adresse, appelés tag.

Multiples cellules dans une entrée de cache



Cache + lecture DRAM en rafale

- cellule mémoire 32-bits, ligne cache 4 x 32-bits
- lecture DRAM en rafale, nombre de cellules BL=4



Stratégies d'organisation

• Il existe plusieurs moyens d'organiser une mémoire cache. Nous allons nous intéresser à 3 aspects de cette organisation et étudier plusieurs stratégies.

Structure de la cache

 Correspondance entre un tag/adresse et une donnée. Nous allons étudier trois stratégies: fully-associative, direct-mapped et setassociative.

Stratégie de remplacement

 Lorsqu'une nouvelle entrée doit être stockée dans la cache, il faut décider quelle entrée va être remplacée. Nous évoquerons deux stratégies: Least Recently Used (LRU) et aléatoire.

• Stratégie de ré-écriture en mémoire

 Après une écriture, le contenu de la cache doit éventuellement être synchronisé avec le contenu de la mémoire. Deux stratégies: writethrough et write-back.

Table des Matières

Technologies RAM

- SRAM versus DRAM
- DRAM Synchrones (SDRAM)
- Latence des DRAMs

Mémoire Cache

- Localité
- Principes de fonctionnement
- Organisation
- Implémentation fully-associative / direct-mapped / set-associative
 - Remplacement et ré-écriture

Mémoire Virtuelle


- Traduction d'adresses
- Table des pages
- Translation Lookaside Buffer

Cache fully-associative

- Une cache fully-associative permet de stocker des données provenant de la mémoire dans n'importe quelle ligne de la cache.
- Chaque ligne de cache contient un tag, un bit de validité et un bloc de données. Le tag indique l'adresse (en DRAM) d'où provient le bloc de données.
- Parcourir séquentiellement toutes les lignes de la cache pour trouver l'adresse recherchée prendrait trop de temps. Par conséquent, l'adresse est comparée au tags de toutes les lignes en même temps! Cette approche nécessite un comparateur par ligne (coûte cher et consomme plus d'énergie).


Cache fully-associative

Les tags de toutes les lignes sont comparés en parallèle.




Cache direct-mapped

- La cache direct-mapped est une réponse aux inconvénients de la cache fully-associative. Elle permet de garder les temps d'accès les plus courts possibles tout en évitant d'avoir un comparateur par ligne.
- La ligne où stocker un bloc est <u>désignée directement par un sous-</u> ensemble des bits de l'adresse.
- Une adresse est découpée comme suit
 - Offset (B bits): positionne chaque octet dans la ligne.
 - Set (K bits) : sélectionne une ligne parmi 2^{K} lignes
 - Tag (N-K-B bits) : permet de vérifier si la ligne contient la cellule d'adresse recherchée.



Cache direct-mapped

La partie set de l'adresse désigne une ligne unique pour une adresse.



Cache direct-mapped

- Pourquoi set est-il pris « au milieu » de l'adresse et pas à une extrémité ?
 - Localité spatiale ⇒ adresses ont un préfixe commun
 ⇒ préférable de prendre set dans le suffixe de l'adresse (bits de poids faible) plutôt que dans le préfixe (bits de poids fort)

Illustration

- Soit cache de 8 lignes (K=3) de 4 octets (B=2)
- Séquence d'accès 0xA1230, 0xA1234, 0xA1238, 0xA123C

cas 1			
tag (27 bits	5)		
	S	et	offset
cas 2	(3 bit	s)	(2 bits)
tag (27 bits)			
set (3 bits)			offset (2 bits)

Adresse	set (cas 1)	set (cas 2)
0x000A1230	100	000
0x000A1234	101	000
0x000A1238	110	000
0x000A123C	111	000


Observation: le cas 2 donne une même valeur de Set à des adresses proches:-(

Cache direct-mapped

- Une cache *direct-mapped* ne peut stocker en même temps des blocs dont les adresses x et y sont telles que set(x) = set(y) car elles devraient occuper la même ligne.
- Cette situation est appelée « conflit de cache » (cache contention) et cause des « conflict misses ».
- Exemple: conflit de cache
 - Supposons une cache direct-mapped de 512 octets, organisée en 32 lignes (K=5) de 16 octets (B=4).
 - Le processeur charge successivement les données situées aux adresses suivantes:
 - $0xA1334 \Rightarrow 1010 \ 0001 \ 0011 \ 0011 \ 0100$
 - $0xBAD37 \Rightarrow 1011 \ 1010 \ 1101 \ 0011 \ 0111$
 - Ces deux données doivent être placées dans la même ligne (19)!


Cache set-associative

- La cache set-associative est une solution intermédiaire entre les caches fully-associative et direct-mapped.
- Les lignes de la cache sont groupées en 2^K ensembles (sets)
 comprenant chacun S lignes. Le nombre de lignes par ensemble est
 appelé le degré d'associativité. On parle de cache S-way setassociative.



Cache set-associative

 La cache est divisée en sets. Une adresse désigne un set unique. Au sein de chaque set, les tags sont comparés en parallèle.



Cache set-associative

 Avec une cache set-associative, il est possible de conserver simultanément dans la cache des données dont les adresses donnent la même valeur des K bits Set.

- Exemple: conflit résolu
 - Supposons une cache 2-way set-associative de 1024 octets, organisée en 32 sets (K=5) de 2 lignes de 16 octets (B=4).
 - Le processeur charge successivement les données situées aux adresses suivantes:
 - $0xA1334 \Rightarrow 1010 \ 0001 \ 0011 \ 0011 \ 0100$
 - $0xBAD37 \Rightarrow 1011 \ 1010 \ 1101 \ 0011 \ 0111$
 - Ces deux données <u>peuvent cohabiter</u> dans le même set (19), mais dans deux lignes différentes.


Table des Matières

Technologies RAM

- SRAM versus DRAM
- DRAM Synchrones (SDRAM)
- Latence des DRAMs

Mémoire Cache

- Localité
- Principes de fonctionnement
- Organisation
- Implémentation fully-associative / direct-mapped / set-associative



Mémoire Virtuelle


- Traduction d'adresses
- Table des pages
- Translation Lookaside Buffer

Remplacement

Stratégie de remplacement

- Que faire lorsque la cache est pleine ?
- Il faut remplacer une ligne déjà utilisée.
- Dans une cache direct-mapped, il n'y a pas le choix.
- Dans les mémoires fully-associative et set-associative, il est nécessaire de se poser la question suivante : où placer une nouvelle paire (tag, donnée) lors d'un miss ?

Exemple: cache 2-way set-associative de 32 octets



Mémoire

() 0910 0914	
0918 091C 0920	
0924 0928 092C	
0930 0934 ()	

Remplacement

Stratégie de remplacement

 Un grand nombre de stratégies sont possibles. Cependant, toutes ne sont pas faciles à implémenter matériellement.

Least Recently Used (LRU):

- La cache remplace la ligne qui n'a plus été utilisée depuis le plus longtemps.
- Pour réaliser cette stratégie, il faut garder trace de l'ordre dans lequel les entrées sont accédées. Avec un degré d'associativité de 2, c'est facile (comment?). Cela devient coûteux en *hardware* pour un degré d'associativité > 4.

Aléatoire :

- La cache sélectionne une ligne "au hasard".
- Peut être effectué efficacement et à bas coût en hardware.
- Il existe d'autres stratégies telles que first-in-first-out (FIFO), round-robin, least-frequently-used (LFU), ...

Ré-écriture

Stratégie de ré-écriture

 Lorsque le processeur écrit une donnée vers la mémoire, celle-ci est d'abord écrite dans la cache. Il existe deux grandes stratégies pour déterminer quand la donnée sera finalement écrite en mémoire principale.

Write-through

- La donnée est écrite en cache et simultanément en mémoire.
- Avantage: simple à implémenter.
- Désavantage: coût écriture en DRAM.

Write-back


- La donnée est seulement écrite en cache. La donné n'est écrite en mémoire que lorsque la ligne de cache est éjectée de la cache (i.e. lors d'un remplacement).
- Avantage: plusieurs écritures dans une ligne de cache ne nécessitent pas plusieurs écritures en mémoire. La ré-écriture d'une ligne de cache complète est plus efficace.

Ré-écriture

Stratégie de ré-écriture

- Pour implémenter la stratégie de ré-écriture « write-back », chaque ligne de cache est munie d'un bit supplémentaire « dirty ».
- Lorsque ce bit vaut 1, cela indique que le bloc concerné diffère en cache et en mémoire. Il faudra le ré-écrire en mémoire lorsqu'il sera éjecté.

Exemple: cache 2-way set-associative de 32 octets



Résumé

 Différents paramètres régissent l'organisation d'une mémoire cache. Il est important de bien comprendre comment ils s'articulent entre eux.

Paramètres:


Taille de la cache (octets) C

Taille d'une adresse mémoire (bits) **N** (dépend du bus mémoire)

Taille des blocs (octets) 2^B (dépend de la DRAM)


Degré d'associativité S

Format d'une adresse : (tag, set, offset)



Paramètres dérivés:

Nombre total de lignes = $C / 2^B$ Nombre de sets $2^K = C / (S \times 2^B)$ Taille des tags (bits) = N-K-B



Taille totale cache incluant tag et bit validité = 2^{K} x S x (N-K-B + 1 + $2^{(B+3)}$), exprimée en bits

Résumé


- Une cache de taille donnée peut être organisée de différentes façons, en fonction du degré d'associativité S.
- Prenons l'exemple d'une cache de taille C=128 octets dans laquelle chaque ligne contient un bloc de 16 octets (B=4); le nombre de lignes est donc 8

direct-mapped


(1-way set-associative)

set 0	
set 1	
set 2	
set 3	
set 4	
set 5	
set 6	
set 7	


2-way set-associative



4-way set-associative



fully-associative (8-way set-associative)



degré d'associativité croissant

Exercice – Simulation de caches

- Considérez les caches suivantes
 - A: cache 4-way set-associative 128 octets, 16 lignes de 8 octets
 - **B**: cache *direct-mapped* 128 octets, 16 lignes de 8 octets
 - la stratégie de remplacement est LRU
- Le processeur effectue des lectures aux adresses suivantes et dans cet ordre :

```
- 0xA3C9, 0xA3CB, 0xB5EA, 0xB5E1, 0xB7E5, 0xB9C9, 0xA3C9, 0xB5E1, 0xB5EA, 0xB5E1, 0x12AA, 0x122A, 0xA3C8, 0xA3CE
```

Déterminez le hit ratio pour chaque cache.

Solution

Cache A: 4-way set-associative

Hit ratio = 7/14 = **50** %

```
0xA3C9 tag=0x51E set=1 offset=1 MISS line=0
0xA3CB tag=0x51E set=1 offset=3 HIT
                                       line=0
0xB5EA tag=0x5AF set=1 offset=2 MISS line=1
0xB5E1 tag=0x5AF set=0 offset=1 MISS line=0
0xB7E5 tag=0x5BF set=0 offset=5 MISS line=1
0xB9C9 tag=0x5CE set=1 offset=1 MISS line=2 ◀
0xA3C9 tag=0x51E set=1 offset=1 HIT
                                       line=0
0xB5E1 tag=0x5AF set=0 offset=1 HIT
                                       line=0
0xB5EA tag=0x5AF set=1 offset=2 HIT
                                       line=1
                                       line=0
0xB5E1 tag=0x5AF set=0 offset=1 HIT
0 \times 12 AA  tag=0 \times 095  set=1 offset=2 MISS line=3
0x122A tag=0x091 set=1 offset=2 MISS line=2 REPLACE (tag=0x5CE)
0xA3C8 tag=0x51E set=1 offset=0 HIT
                                       line=0
0xA3CE tag=0x51E set=1 offset=6 HIT
                                       line=0
```

Solution

• Cache B : direct-mapped

Hit ratio = 5/14 = **35,7** %

```
0xA3C9 tag=0x147 set=9 offset=1 MISS line=0 ◀
0 \times A3CB  tag=0 \times 147  set=9 offset=3 HIT
0xB5EA tag=0x16B set=D offset=2 MISS line=0
0xB5E1 tag=0x16B set=C offset=1 MISS line=0 ◀
0xB7E5 tag=0x16F set=C offset=5 MISS line=0 REPLACE (tag=0x16B)
0 \times B9C9 \text{ tag} = 0 \times 173 \text{ set} = 9 \text{ offset} = 1 \text{ MISS line} = 0 \text{ REPLACE (tag} = 0 \times 147)
0xA3C9 tag=0x147 set=9 offset=1 MISS line=0 REPLACE (tag=0x173)
0xB5E1 tag=0x16B set=C offset=1 MISS line=0 REPLACE (tag=0x16F)
0xB5EA tag=0x16B set=D offset=2 HIT
                                                 line=0
0xB5E1 tag=0x16B set=C offset=1 HIT
                                                 line=0
0x12AA tag=0x025 set=5 offset=2 MISS line=0 ◀
0 \times 122 \text{A tag} = 0 \times 024 \text{ set} = 5 \text{ offset} = 2 \text{ MISS line} = 0 \text{ REPLACE (tag} = 0 \times 025)
0 \times A3C8 \text{ tag} = 0 \times 147 \text{ set} = 9 \text{ offset} = 0 \text{ HIT}
                                                 line=0
0 \times A3CE tag = 0 \times 147 set = 9 offset = 6 HIT
                                                 line=0
```

Table des Matières

Technologies RAM

- SRAM versus DRAM
- DRAM Synchrones (SDRAM)
- Latence des DRAMs

Mémoire Cache

- Localité
- Principes de fonctionnement
- Organisation
- Implémentation fully-associative / direct-mapped / set-associative
- Remplacement et ré-écriture



Mémoire Virtuelle


- Traduction d'adresses
- Table des pages
- Translation Lookaside Buffer

Objectifs

- Mémoire de grande taille, à faible latence et coût
 - Donner l'illusion d'une mémoire de grande taille
 - Seule une partie de cette mémoire est présente à un moment donné en mémoire physique
 - Mémoire physique agit comme "cache" pour la mémoire secondaire
- Protection des processus
 - Plusieurs programmes / processus sont exécutés "au même moment" par le processeur et résident donc tous en mémoire.
 - Protéger les programmes les uns des autres : un programme n'a pas accès à l'espace mémoire d'un autre (sauf si permission).


Pagination (*Paging*)

- Différents programmes (processus) peuvent cohabiter en mémoire sur un même ordinateur. Ces programmes ont des tailles différentes.
- Si la mémoire est allouée de manière monolithique, c.-à-d. que l'entièreté de la mémoire nécessaire à un programme est allouée en un seul bloc, des situations de fragmentation de la mémoire peuvent mener à l'impossibilité de charger un programme en mémoire.



 Pour pallier ce problème, la mémoire est découpée en petits blocs de même taille appelés pages. Chaque programme reçoit les pages qui lui sont nécessaires.

Architecture générale




Pages

- La mémoire est découpée en pages de même taille. La taille typique d'une page est 4 KB.
 - La mémoire physique contient des pages physiques. Chaque page physique a une adresse physique.
 - La mémoire virtuelle contient des pages virtuelles. Chaque page virtuelle a une adresse virtuelle.
- Il y a plus de pages virtuelles que de pages physiques. Les adresses virtuelles sont donc plus longues que les adresses physiques.
- Une page virtuelle peut être dans deux états différents
 - active : chargée en mémoire physique il y a alors correspondance entre cette page virtuelle et une page physique
 - inactive : réside en mémoire secondaire (p.ex. disque dur ou SSD)

Traduction d'adresses

 La correspondance entre une adresse virtuelle et une adresse physique est appelée traduction d'adresse.



- Une adresse virtuelle est composée d'un numéro de page virtuel (VPN) et d'un offset dans la page
- Une adresse physique est composée d'un numéro de page physique (PPN) et d'un offset dans la page
- La traduction ne porte que sur les VPN → PPN. Le déplacement (offset)
 à l'intérieur d'une page n'est pas affecté par la traduction.

VPN: Virtual Page Number; PPN: Physical Page Number

Traduction d'adresses

- Une page virtuelle doit pouvoir être chargée à n'importe quel endroit en mémoire physique. Par conséquent un VPN doit pouvoir être traduit en n'importe quel PPN.
- La correspondance VPN → PPN est conservée dans une table appelée Table des Pages.
 - Contient une entrée par VPN; Le VPN sert d'index
 - Chaque entrée comprend 1 bit de validité et un PPN
 - Stockée en mémoire physique⁽¹⁾. Son emplacement est typiquement désigné par un registre spécial (*page table register*).

VPN	PPN	V
Oxfffff	0x0000	
OxffffE	0x0000	
	()	
0x00001	0x0000	
0x00000	0x0001	X

Note (1): utiliser une mémoire spéciale pour stocker la table des pages n'est pas envisageable car le nombre de pages virtuelles est très grand (p.ex. 4GB ⇒ ~1M pages de 4KB)


Table des Pages – Exemple

- Supposons
 - La mémoire physique contient 64 MB (2²⁶ octets)
 - La mémoire virtuelle fait 4 GB (2³² octets)
 - Chaque page fait 4 KB (2¹² octets)

Table des pages

VPN	PPN	V
0xFFFFF	0x0000	
0xFFFFE	0x0000	
0xFFFFD	0x1FA9	X
0xFFFFC	0x0000	
	()	
0x00003	0x0000	
0x00002	0x3FFD	X
0x00001	0x0000	
0x00000	0x0001	X

Mémoire Physique (64 MB)



Mémoire Virtuelle (4GB)

0x00000000-0x00000FFF 0x00001000-0x0001FFF $\rightarrow 0 \times 00002000 - 0 \times 00002$ FFF 0x00003000-0x00003FFF (...) $0 \times FFFFC000 - 0 \times FFFFCFFF$ 0xFFFFD000-0xFFFFDFFF 0xffffe000-0xffffefff

0xFFFFF000-0xFFFFFFF

Table des Pages – Exemple

- Supposons
 - La mémoire physique contient 64 MB (2²⁶ octets)
 - La mémoire virtuelle fait 4 GB (2³² octets)
 - Chaque page fait 4 KB (2¹² octets)
- Donc,
 - II y a 4 GB / 4 KB = 1 M de pages virtuelles (2²⁰)
 - Une adresse physique fait 26 bits (14 pour le PPN, 12 pour l'offset).
 - Une adresse virtuelle fait 32 bits (20 pour le VPN, 12 pour l'offset).
 - Chaque entrée de la table des pages contient : 1 bit de validité + 14 bits de PPN. Pour simplifier, on considère 2 octets par entrée.
 - Il y a 2²⁰ entrées (= nombre de pages virtuelles)
 - La taille totale de la table des pages est de 2 octets * 2²⁰ = 2 MB,
 ce qui occupe 2 MB / 4 KB = 512 pages.

Traduction d'adresses

- Pour chaque accès mémoire, le processus de traduction est le suivant
 - 1) Le processeur extrait le VPN de l'adresse virtuelle
- va<u>lide</u>
 - 2) Il consulte la **table de pages** pour obtenir le PPN, en utilisant le VPN comme index (nécessite un accès mémoire)
 - 3) Si l'entrée est invalide, une exception Page Fault est déclenchée.
 - Le gestionnaire associé charge la page virtuelle depuis la mémoire secondaire (p.ex. disque dur).
 - La page des tables est mise à jour.
 - → 4) Il complète le PPN avec l'offset pour obtenir l'adresse physique
 - 5) La lecture ou l'écriture à l'adresse physique peut alors avoir lieu

Translation Lookaside Buffer (TLB)

- Avec le processus décrit précédemment, chaque lecture/écriture en mémoire nécessite deux accès :
 - consultation de la table des pages
 - lecture/écriture en mémoire physique
- Afin de supprimer cette surcharge, les entrées récemment consultées de la page des tables sont conservée dans une mémoire cache matérielle appelée Translation Lookaside Buffer (TLB).
 - Il s'agit d'une cache fully-associative. Elle possède un nombre limité d'entrées (vu son coût) : typiquement 16 à 512 entrées.
 - Chaque entrée de la TLB possède
 - un VPN
 - un PPN
 - un bit de validité

VPN	PPN	V
0x00002	0x3FFD	X
0x00000	0x0001	X
0xFFFFD	0x1FA9	X
0x00000	0x0000	


Traduction d'adresses avec TLB

- Pour chaque accès mémoire, le processus de traduction est le suivant
 - 1) Le processeur extrait le VPN de l'adresse virtuelle
 - 2) Il consulte le TLB
 - 3) En cas de TLB miss, il consulte la **table de pages** pour obtenir le PPN, en utilisant le VPN comme index.
 - 4) Si l'entrée est invalide, une exception Page Fault est déclenchée.
 - Le gestionnaire associé charge la page virtuelle depuis la mémoire secondaire (p.ex. disque dur).
 - La table des pages et le TLB sont mis à jour.
 - ◆ 5) Il complète le PPN avec l'offset pour obtenir l'adresse physique
 - 6) La lecture ou l'écriture à l'adresse physique peut alors avoir lieu

TLB hit


vali<u>de</u>

Translation Lookaside Buffer




Exemple 1 – le plus favorable

Accès à l'adresse virtuelle 0x00002A9B



Exemple 2 – TLB miss

Accès à l'adresse virtuelle 0xFFFFD254




Exemple 3 – Page Fault

• Accès à l'adresse virtuelle 0x00003BEC

(3a) gestionnaire exception : chargement de la page à partir de la mémoire secondaire

Mémoire Secondaire




Hiérarchie de Mémoire

Conclusion

• Complexité de l'implémentation matérielle nécessaire à un seul accès

mémoire ! Importance de la localité des accès !!



Références

Computer Organization and Design, 4th edition, D. Patterson and J. Hennessy, Morgan-Kauffman, 2009

CODE: The Hidden Language of Computer Hardware and Software, C. Petzold, Microsoft Press, 1999

A Practical Introduction to Computer Architecture, D. Page, Springer-Verlag, 2009

What Every Programmer Should Know About Memory, Ulrich Drepper, Red Hat Inc., 2007

Computer Organization and Architecture – Designing for Performance, 8th edition, W. Stallings, Pearson, 2010.

Inside the Machine – An Illustrated Introduction to Microprocessors and Computer Architecture, J. Stokes, Ars Technica Library, No Starch Press, 2006

Memory Systems: Cache, DRAM, Disks, Bruce Jacob, Spencer W. Ng, and David T. Wang. Morgan Kaufmann Publishers, September 2007.

Datasheet of Synchronous DRAM MT48LCxxx, Micron Technology, 2000