## Universidade de Aveiro - Dep. de Electrónica, Telecomunicações e Informática Laboratório de Sistemas Digitais - Ano Letivo 2016/17 - Exame de Época Normal

	LSDig
	16/Junho/2017
N.	Mec:

		а	b	С	d
	1				
	2				
	3				
	4				
	5				
	6				
	7				
	8				
	9				
	10				
	11				
	12				
	13				
	14				
	15				
	16				
		а	b	С	d
	17				
	18				
	19				
	20				
	21				
	22				
	23				
	24				
	25				
	26				
	27				
	28				
		а	b	С	d
	29				
	30				
	31				

Nome:		
	Notas Importantes!	

# 1. Verifique, para todas as questões, qual a resposta correta e assinale com um "X" a sua escolha na

- tabela ao lado. Por cada resposta incorreta será descontada, à cotação global, 1/3 da cotação da respetiva pergunta.
- 2. Pode usar até um máximo de 4 respostas duplas (por cada dupla: 0 respostas certas desconta 2/3; 1 resposta certa conta 2/3). Se usar mais de 4 duplas, serão aceites as 4 primeiras e as restantes serão consideradas respostas erradas.
- 3. Durante a realização do teste não é permitida a permanência junto do aluno, mesmo que desligado, de qualquer dispositivo eletrónico não expressamente autorizado (nesta lista incluem-se calculadoras, telemóveis, smartwatches e qualquer outro dispositivo de captura de imagem e/ou comunicação). A sua deteção durante a realização do exame implica a imediata anulação do mesmo.
- 4. Não é permitido escrever na área branca em torno da matriz de respostas.
- 5. Cotações: Grupo I cada 0.5 valores; Grupo II cada 0.75 valores; Grupo III cada 1 valor

#### Grupo I

- 1. Qual o número mínimo de LUTs 3:1 necessárias para implementar um somador completo de 1 bit (full adder)?
- a) 1

**b)** 2

**c)** 3

- **d)** 4
- 2. Qualquer função lógica implementável numa LUT 4:1 pode também ser implementada:
- a) em duas LUTs 2:1
- b) em duas LUTs 3:1
- c) numa LUT 5:1
- d) todas as restantes respostas estão corretas
- 3. Se num circuito implementado na FPGA do kit DE2-115 a entrada correspondente ao botão KEY(0) ligar diretamente à saída LEDR(0), então:
- a) LEDR(0) acende quando o botão KEY(0) não está premido
- b) LEDR(0) acende quando o botão KEY(0) está premido
- c) LEDR(0) não muda com o estado do botão KEY(0) porque falta um circuito de debouncing
- d) LEDR(0) pisca com a frequência do sinal de relógio CLOCK\_50 do kit
- 4. A construção entity do VHDL permite
- a) descrever a implementação de um módulo
- **b)** descrever a interface de um módulo
- c) modelar a concorrência entre os vários processos definidos na sua parte declarativa
- d) definir novos tipos de dados usados nos portos de um módulo
- 5. Em VHDL, qual das seguintes funções/macros permite converter um inteiro (integer) diretamente para std logic vector?
- a) função to integer
- b) função to unsigned
- c) macro de conversão std logic vector
- d) nenhuma das restantes respostas está correta
- **6.** Em VHDL um porto corresponde:
- a) à implementação dum módulo

- c) a um sinal interno dum módulo
- **b)** a um sinal de interface dum módulo
- d) ao nome de um módulo numa biblioteca

7. Qual das seguintes construções de VHDL não é sintetizável?

a) wait for ...

c) when ... else

b) if ... then ... else

d) case ... is ... when

**8.** O seguinte trecho de código VHDL descreve um:

end case;

- a) barrel shifter de 4 bits
- b) multiplexer 4:2
- c) codificador binário 4:2
- d) descodificador binário 2:4
- 9. A partir do excerto de código seguinte, pode-se concluir que sig é um sinal do tipo:

```
signal s_a, s_b : signed(3 downto 0);
...
s_a <= "1010";
s_b <= "0110";
sig <= (s_a(3) & s_a) + (s_b(3) & s_b);</pre>
```


- a) signed(3 downto 0)
- b) signed(4 downto 0)
- c) std logic vector(3 downto 0)
- d) std logic vector(4 downto 0)
- 10. Ainda sobre o código da questão 9, o resultado da execução da seguinte expressão é:

**a)** 60

**b)** -60

**c)** -36

- **d)** -12
- 11. A linha de código VHDL s\_reg <= s\_reg(N-1) & s\_reg(N-1 downto 1); descreve uma operação de:
- a) deslocamento lógico à direita
- b) deslocamento aritmético à esquerda
- c) deslocamento aritmético à direita
- d) rotação à direita
- 12. Qual dos diagramas temporais seguintes corresponde à simulação do código dado:



process (clk)
begin
 if (falling\_edge(clk)) then
 dOut <= dIn;
 end if;
end process;</pre>

**13.** Considerando o seguinte excerto de código VHDL, cuja intenção é descrever um *flip-flop* tipo D, pode-se afirmar que este:

```
process(clk)
begin
  if (clk = '1') then
    dataOut <= dataIn;
  end if;
end process;</pre>
```

- a) simula corretamente, sintetiza mas funciona incorretamente em hardware
- **b)** simula, sintetiza e funciona corretamente em hardware
- c) não simula corretamente, apesar de sintetizar e funcionar corretamente em hardware
- d) não simula corretamente, sintetiza, e não funciona corretamente em hardware
- 14. Identifique a afirmação errada sobre um package em VHDL:
- a) um package pode incluir definições de tipos
- b) um package pode incluir protótipos e implementação de funções
- c) um package pode fazer uso de outros packages (utilizar definições de outros packages)
- d) um package pode incluir implementações (architectures)
- **15.** Para realizar um registo de deslocamento bidirecional de 32 bits, com *reset* síncrono e possibilidade de carregamento paralelo, são necessários, no mínimo:
- a) 16 flip-flops
- b) 32 flip-flops
- c) 64 flip-flops
- d) 128 flip-flops
- **16.** Numa memória RAM de dois portos, em que o barramento de endereços é de 4 bits e o de dados é de 16 bits, o número total de bits de armazenamento é:
- a) 64 bits
- **b)** 128 bits
- c) 256 bits
- d) 512 bits

### Grupo II

17. A análise do seguinte excerto de código VHDL permite afirmar que:

```
process(enable, counter)
begin
  if (enable = '1') then counter <= counter + 1;
  end if;
end process;</pre>
```

- a) será sintetizado um contador edge triggered crescente
- **b)** será sintetizado um registo de deslocamento
- c) será sintetizado um acumulador edge triggered
- d) será sintetizado um circuito cujo comportamento é imprevisível

18. Considere o seguinte excerto de código VHDL. Assumindo que clk e A evoluem de acordo com o diagrama temporal dado, o sinal C:

```
process (clk)
                                                  10
                                                       20
                                                            30
                                                                 40
                                                                      50
                                                                           60 ns
                                             0ns
 begin
                                          clk
    if (rising edge(clk)) then
       B \leq A;
       C \leq B;
    end if;
 end process;
a) muda de '0' para '1' aos 15 ns
                                             c) muda de '0' para '1' aos 50 ns
                                             d) mantém sempre o valor '0'
b) muda de '0' para '1' aos 30 ns
19. O seguinte código VHDL implementa um contador de módulo (na saída count):
   entity Counter is
      port(clk, reset : in std logic;
                       : out std logic vector(3 downto 0));
   end Counter;
   architecture Behavioral of Counter is
      signal s count : unsigned(3 downto 0);
      signal s reset : std logic;
   begin
      s reset <= reset or (s count(3) and s count(0));</pre>
      count <= std_logic_vector(s_count);</pre>
      process (clk)
      begin
            if (rising edge(clk)) then
                  if (s reset = '1') then s count <= (others => '0');
                                                 s count <= s count + 1;</pre>
                  else
                  end if;
            end if;
      end process;
   end Behavioral;
a) 3
                      b) 8
                                             c) 9
                                                                    d) 10
20. No código VHDL apresentado na questão 19, o duty cycle da saída count (3) é:
                      b) 20%
a) 10%
                                             c) 50%
                                                                    d) 80%
   count(3)?
```

- 21. No código VHDL apresentado na questão 19, se a frequência de clk for 50 MHz, qual o período da saída
- a) 20 ns
- **b)** 40 ns
- c) 200 ns
- d) é impossível calcular porque o sinal count (3) não é periódico
- **22.** Considerando as seguintes atribuições concorrentes:

```
R1 <= std logic vector(unsigned(A) + unsigned(B));</pre>
R2 <= std logic vector( signed(A) +
                                         signed(B));
```

- a) R1 será diferente de R2 apenas se os bits mais significativos dos operandos A e B forem opostos
- b) R1 será diferente de R2 apenas se os bits mais significativos de ambos os operandos A e B forem '1'
- c) R1 e R2 serão sempre diferentes
- d) R1 será sempre igual a R2

**23.** Considere o seguinte trecho de código VHDL, relativo a um comparador com duas saídas (**gtSigned** e **gtUnsigned**).

Assumindo que a="1111" e b="0001" as saídas vão possuir, respetivamente, os seguintes valores

```
a) gtSigned <= '0' e gtUnsigned <= '1'</li>b) gtSigned <= '1' e gtUnsigned <= '0'</li>c) gtSigned <= '0' e gtUnsigned <= '0'</li>
```

- d) gtSigned <= '1' e gtUnsigned <= '1'</pre>
- 24. O seguinte trecho de código VHDL implementa um:
   a) temporizador do tipo atraso à desoperação (saída permanece ativa durante um tempo fixo após a
- temporizador do tipo atraso à operação (saída é ativada após um tempo fixo depois da ativação da entrada start)
- c) divisor de frequência

ativação da entrada start)

d) nenhuma das restantes respostas está correta

```
process(clk)
begin
  if (rising edge(clk)) then
    if (reset = '1') then
       timerOut <= '0';</pre>
       s_count <= 0;
    elsif (s count = 0) then
       if (start = '1') then
         timerOut <= '1';</pre>
         s count <= s count + 1;
       else
         timerOut <= '0';</pre>
       end if;
    elsif (s count = K-1) then
       timerOut <= '0';</pre>
       s count <= 0;
    else
       timerOut <= '1';</pre>
       s count <= s count + 1;</pre>
    end if;
  end if;
end process;
```

**25.** Considere uma memória RAM com a seguinte interface:

A esta memória aplica-se a afirmação seguinte:

- a) é uma memória com um porto de acesso
- b) é uma memória com dois portos de acesso
- c) é uma memória com seis portos de acesso
- d) é uma memória com addrBusSize portos de acesso

26. Ainda relativamente à memória da questão 25, para instanciar uma memória que armazena 64k palavras de 16 bits, a respetiva construção generic map deve ser parametrizada da seguinte forma:

```
a) addrBusSize => 64000, dataBusSize => 16
b) addrBusSize => 64,
                        dataBusSize => 64
c) addrBusSize => 16,
                         dataBusSize => 16
```


27. Pretende-se criar uma memória ROM de tipo TROM que implemente um multiplicador, sem sinal, de duas quantidades de 2 bits cada. A ROM comporta-se como uma LUT em que os operandos da multiplicação são as entradas e o resultado a saída. A constante que define o conteúdo da memória pode

dataBusSize => 64000

```
ser inicializada de modo seguinte:
   constant c memory: TROM :=
a) (x"0",x"1",x"2",x"3",x"4",x"5",x"6",x"7",x"7",x"6",x"5",x"4",x"3",x"2",x"1",x"0");
b) (x"0",x"0",x"0",x"0",x"1",x"1",x"1",x"2",x"2",x"3",x"3",x"4",x"4",x"6",x"6",x"9",x"9",x"9");
```

c) (x"0",x"0",x"0",x"0",x"0",x"1",x"2",x"3",x"0",x"2",x"4",x"6",x"0",x"3",x"6",x"9"); d) (x"0",x"1",x"2",x"3",x"4",x"5",x"6",x"7",x"8",x"9",x"A",x"B",x"C",x"D",x"E",x"F");

28. Considerando o tipo de dados std logic de VHDL, os valores "impostos" pelas portas lógicas "A" e "B", assim como o resultante no ponto "?", são respetivamente:



'1', 'L' e '1' a)

d) addrBusSize => 16,

- b) '1', '0' e 'X'
- c) '0', 'L' e 'X'
- d) '0','0'e'0'

#### Grupo III

29. Considere o seguinte excerto de código VHDL:

```
ger loop: for i in 3 downto 0 generate
            init: if (i = 3) generate
                 dataOut(i) <= dataIn(i);</pre>
            else generate
                 dataOut(i) <= dataIn(i+1) xor dataIn(i);</pre>
            end generate init;
     end generate ger loop;
Determine o valor do sinal dataOut(3 downto 0) quando dataIn(3 downto 0)="1100".
```

- a) "0010"
- b) "0100"
- c) "1100"
- d) "1010"
- 30. Considerando o seguinte código VHDL, identifique todos os módulos que constituem o datapath do sistema computacional IterCore (a entidade ShiftUnit implementa um registo de deslocamento).
- a) "ShiftUnit" e "Decide"

end Decide;

- b) "ShiftUnit", "Decide" e "IterCore"
- c) "decide unit", "in reg", "op1", "op2" e "out reg"

shift, load : out std\_logic);


d) "in reg", "op1", "op2" e "out reg"

entity ShiftUnit ... -- registo de deslocamento à esquerda com load síncrono -----entity Decide is generic(numBits : positive := 8); : in std logic; port(clk reset, start : in std logic; : out std logic; busy, done


```
architecture Behavioral of Decide is
   type TState is (ST_IDLE, ST_INIT, ST_TEST);
   signal s currentState, s nextState : TState;
   signal s cnt : natural range 0 to numBits;
begin
  process(clk)
  begin
     if (rising edge(clk)) then
        if (reset = '1') then s_currentState <= ST_IDLE;</pre>
                              s_currentState <= s_nextState; end if;</pre>
        else
    end if;
  end process;
  process(clk)
  begin
     if (rising edge(clk)) then
        end if;
  end process;
  process(s_currentState, start, s_cnt)
     s nextState <= s currentState;</pre>
     case s_currentState is
     when ST IDLE =>
        if (start = '1') then s_nextState <= ST_INIT; end if;</pre>
                      s_nextState <= ST_TEST;</pre>
     when ST_INIT =>
     when ST TEST =>
        if (s cnt < numBits-1) then s nextState <= ST TEST;</pre>
                                   s nextState <= ST IDLE;</pre>
                                                             end if;
        2152
     end case;
  end process;
  process(s currentState)
  begin
     busy <= '0'; done <= '0'; shift <= '0'; load <= '0';
     case s currentState is
     when ST_IDLE => done <= '1';
when ST_INIT => busy <= '1'; load <= '1';
when ST_TEST => busy <= '1'; shift <= '1';</pre>
     end case;
  end process;
end Behavioral;
entity IterCore is
  generic(numBits : positive := 8);
             : in std logic;
  port(clk
       reset, start: in std logic;
       busy, done : out std_logic;
       operand : in std_logic_vector(numBits - 1 downto 0);
       result
                  : out std_logic_vector(numBits - 1 downto 0));
end IterCore;
architecture Structural of IterCore is
  signal s xor, s shift, s load : std logic;
  signal s test, s op : std logic vector(numBits downto 0);
begin
  decide unit: entity work.Decide(Behavioral)
        generic map (numBits => numBits)
        load=> s_load);
```

```
in reg: entity work.ShiftUnit(Behavioral)
        generic map(N => numBits+1)
        port map(clk => clk,
                                      dataIn => s op,
                                                          sin => '0',
                 loadEn => s_load,
                                      shiftEn => s_shift, dataOut => s_test);
        s op <= '0' & operand;
  op2:
        s_xor <= s_test(numBits) xor s_test(numBits-1);</pre>
  out reg: entity work.ShiftUnit(Behavioral)
        generic map(N => numBits)
        port map(clk => clk,
                                 dataIn => (others => '0'), sin => s xor,
                 loadEn => s load, shiftEn => s shift, dataOut => result);
end Structural;
```


31. Qual o diagrama de estados da entidade Decide apresentada no código VHDL da questão 30? De notar que nos diagramas só são apresentadas as saídas ativas.



Duas Máquinas de Estados Finitos comunicantes (uma com estados brancos e outra com estados cinzentos):



Duas Máquinas de Estados Finitos comunicantes (uma com estados brancos e outra com estados cinzentos):



Questões extra sobre o código apresentado na questão 30:

Qual	dos módulos	(entidade-arqui	tetura) apres	entados (	é baseado	numa	máquina	de	estados	finitos?
Qual	o tipo da máq	uina de estados f	initos ( <i>Mealy</i>	ou <i>Moore</i>	)?					
Justifi	que:									

d)