## Logické obvody

- Pojem digitálneho a logického systému, správanie a štruktúra
- 2. Analýza-formálne modely správania a opis štruktúry logických obvodov ako sú boolovské funkcie a výrazy a pojmy, konečné stavové stroje a opisné jazyky
- Syntéza a štruktúrna implementácia kombinačných logických obvodov
- 4. Syntéza štruktúry synchrónnych sekvenčných obvodov
- 5. Implementácia obvodov v programovateľnej logike



## 1. Pojem digitálneho (číslicového) systému logického obvodu

- Vzťah modelu a technického zariadenia
- Formálny opis číslicového (digitálneho) systému,
- Triedenie logických systémov
- Pojem štruktúry digitálneho systému a jeho implementácie
- <u>Úrovne implementácie digitálneho systému v</u> <u>oblasti HW implementácií</u>
- Úlohy spojené s návrhom logických obvodov



## Architektúry počítačov

- Základná koncepcia počítačových systémov
- 2. Zobrazovanie informácií v počítači
- 3. Logická úroveň počítačového systému
- 4. Architektúra počítačového systému
- 5. Základy počítačových sietí
- 6. Bezpečnosť v počítačových systémoch a sieťach
- 7. Paralelné a neurónové počítače



## 1. Základná koncepcia číslicového počítača


- Základná koncepcia číslicového počítača
- Počítače riadené tokom inštrukcií (von Neumannovské počítače)
- Princetonská a Harvardská architektúra
- Počítače riadené tokom údajov (data-flow systémy)
- Počítače riadené tokom údajov (data-flow systémy)
- Klasifikácia počítačov, Rozdelenie podľa aplikačného určenia, Rozdelenie podľa architektonickej koncepcie




## Príklad LO

- Zariadenie na riadenie procesu prepínania svetiel na križovatke dvoch ciest v dvoch smeroch Z-V (západ východ) a S-J (sever -juh). Toto zariadenie má "štartovacie tlačidlo", ktorým sa uvedie do činnosti (funkcie) a má "vypínacie tlačidlo, ktorým sa odstaví. Dané zariadenie automaticky ovláda zapínanie a vypínanie známych troch svetiel v každom smere: zeleného, žltého a červeného. [1]
- [1] Norbert Frištacký **LOGICKÉ SYSTÉMY**, Návrh digitálnych systémov na úrovni logických obvodov, Katedra informatiky a výpočtovej techniky FEI-STU, Bratislava 2003








Prepínanie svetiel [1]






Premenné majú sú dvojhodnotové

 $ZAP,VYP \Rightarrow 0, 1$ 

Vstupy a výstupy sytému ako celku sa alternatívne nazývajú <u>primárne</u> vstupy resp. výstupy ale vstupné a výstupné <u>porty</u>






Systém má 5 stavov, v ktorých sa generujú hodnoty výstupov pre ovládanie svetiel. Pri činnosti RJ prechádza z niektorého stavu do iného stavu podľa pravidiel do vyžadovaného stavu. "Prechody" medzi stavmi sú vyznačené šípkami.



Po pripojení energie a pripravenosti zariadenia pre korektnú funkciu (po nadobudnutí hodnoty E = 1) sa systém dostane do začiatočného stavu riadiacej jednotky, pri ktorom všetky oranžové svetlá blikajú s periódou 2 s. Po indikovaní vstupného signálu S = 1 začne sa RJ správať tak, že riadi zapnutie svetiel podľa <u>požadovaného poradia s</u> danými časovými odstupmi. RJ prechádza pritom viacerými stavmi (pozri prechodový graf hore). Pri indikovaní signálu V=1 (vypni cyklovanie) RJ prejde z <u>ľubovoľného stavu</u> do jej začiatočného stavu, v ktorom všetky oranžové svetlá blikajú. Takáto situácia je tu zakreslená (ako príklad) iba v "dolnom" stave (v poslednom stave cyklu križovatky). Pri V=1 v dolnom stave systém prechádza do začiatočného stavu; pri V=0 v dolnom stave sa pokračuje v činnosti cyklovania svetiel. Avšak v skutočnosti z každého stavu by mala vychádzať dvojica šipiek označená V resp –V: a to pri V do začiatočného stavu a pri –V do nasledujúceho stavu svetelného cyklu. Kvôli zjednodušeniu sme to v grafe vynechali. Po vypnutí energie, t. j. ak dôjde k zmene z E=1 do E=0 je RJ nefunkčná, nenachádza sa ani v jednom z uvedených 5 stavov.



vstupy výstupy (vstupné premenné) (výstupné premenné)



- 1. Logický systém [1]
- 2. Cvienia rozpoznávanie vstupnej postupnosti 0,1



### Informatika je veda o:

Získavaní, zbere

Prenose

Triedení

Ukladaní

Uchovávaní

Spracovávaní, aktualizovaní

Vyhodnocovaní

Využívaní

### Informácií

signálov

údajov

symbolov

správ

poznatkov


znalostí.




## Klasifikácia počítačov Kritériá

- Technické parametre
- Aplikačné určenie
- Architektonická koncepcia
- Používateľsko-aplikačná klasifikácia
- Typ spracovávania informácií
- Konštrukčno-používateľska klasifikácia
- Spôsob riadenia
- Spôsobu pamätania si údajov






János von Neuman 1946 Princetonská architektúra







SISD-sériový počíač



SIMD-paralelný počítač




MISD-paralelný počítač-prúdové spracovanie





 MIMD-viacprocesorový paralelný počítačprúdové spracovanie



Údaje

Údaje




## Klasifikácia podľa spôsobu riadenia

- Počítače riadené tokom inštrukií
- Počítače riadené tokom údajov
- Počítače riadené tokom požiadaviek


## Klasifikácia podľa spôsobu pamätania si údajov

Princetonská architektúra



# Klasifikácia podľa spôsobu pamätania si údajov

Havardská architektúra



## M

### Formálne modely správania sa kombinačných obvodov

- 1. Opis správania špecifikácia kombinačných obvodov
- Zápis boolovských funkcií Logické výrazy
- 3. Návod na vytvorenie Karnaughovej mapy

Boolová algebra je dvojhodnotová logická algebra, ktorá používa disjunkciu (logický súčet), konjunkciu (logický súčin) a negáciu (logická negácia) ako úplný súbor základných logických funkcií a slúži na matematický opis zákonov a pravidiel výrokovej logiky, ktoré riešia vzťahy medzi pravdivými a nepravdivými výrokmi;

- pravdivý výrok priradená hodnota logická 1
- nepravdivý výrok priradená hodnota logická 0.

Boolovské funkcie sú také, pri ktorých závislé aj nezávislé premenné môžu nadobúdať len hodnoty 0 alebo

1. Vo všeobecnosti zápis tejto funkcie môže mať tvar:

$$Y = f(A, B, C, ...)$$

kde:

- A,B,C, ... sú nezávislé premenné (vstupne veličiny)
- Y je závislé premenná (funkčná hodnota).

$$B=\{B^{(n)}+,*,-,0,I\}$$

Funkciu s n nezávisle premennými možno určiť pre všetky možné kombinácie hodnôt n premenných, t.j. pre  $N = 2^n$ . Táto funkcia sa nazýva úplne zadaná.

Pre n premenných existuje maximálne 22<sup>n</sup>, t.j. 2<sup>N</sup> logických funkcií.



http://exphys.science.upjs.sk/studenti/ify/text.php?obsah=t2&tlac=0 http://www.project22.sk/download/PPI.docx

boolovské funkcie jednej a dvoch premenných

## Ŋė.

### Pre Boolovu algebru platia nasledovné zákony a pravidlá:

1. Lakon komutativny	1.	Zákon	komutatívny
----------------------	----	-------	-------------

$$A + B = B + A$$

$$A.B = B.A$$

$$A + (B + C) = (A + B) + C$$

$$A.(B.C) = (A.B).C$$

$$A.(B+C) = A.B + A.C$$

$$A+B.C=(A+B).(A+C)$$

$$A + A = A$$
$$A + 0 = A$$

$$A.0 = 0$$

A, A = A

$$A + 1 = 1$$

$$A.1 = A$$

$$A + \bar{A} = 1$$

$$A.\bar{A}=0$$

$$A = \bar{A}$$

$$\overline{A+B}=\overline{A}.\overline{B}$$

$$\overline{A.B} = \overline{A} + \overline{B}$$

$$A.(A+B)=A$$

$$A + A.B = \bar{A} + B$$

$$A + \overline{A} \cdot B = A + B$$

$$\bar{A}.(A+B)=\bar{A}.B$$

 $A.(\bar{A}+B)=A.B$ 

$$\bar{A} + A.B = \bar{A} + B$$

#### Pierceova algebra

$$a \downarrow b = \overline{a+b}$$

#### Prvá pierceova normálna forma

$$f = \overline{(a+c).(\overline{a}+b)} = \overline{(\overline{a+c})} + \overline{(\overline{a}+b)} = (a \downarrow c) \downarrow (\overline{a} \downarrow b)$$

#### Druhá pierceova normálna forma

$$f = \overline{\overline{a}\overline{c} + ab} = (\overline{\overline{a}\overline{c}} \downarrow \overline{ab}) \downarrow = ((\overline{a} + \overline{c}) \downarrow (\overline{a} + \overline{b})) \downarrow = ((a \downarrow \overline{c}) \downarrow (\overline{a} \downarrow \overline{b})) \downarrow$$

#### Shefferova algebra

$$a \uparrow b = a \downarrow c$$
  $a*b$ 

#### Prvá shefferova normálna forma

$$f = \overline{\overline{\overline{a} \cdot c + a \cdot b}} = \overline{(\overline{\overline{a} \cdot c}) \cdot (\overline{a \cdot b})} = (\overline{a} \uparrow c) \uparrow (a \uparrow b)$$

#### Druhá shefferova normálna forma


$$f = \overline{(a+c).(a+b)} = (\overline{(a+c)} \uparrow \overline{(a+b)}) \uparrow = (\overline{(ac)} \uparrow \overline{(ab)}) \uparrow = (\overline{(a} \uparrow \overline{c}) \uparrow \overline{(a} \uparrow \overline{b})) \uparrow$$



		<u>I</u>	С	
	1	0	0	1
В	1	1	1	1
	0	1	1	0
A	1	0	0	1

	1	I	C	
	1	0	0	1
_	1	1	1	1
В	0	1	1	0
Α	1	0	0	1






Gi ekwalentni njeary:


( (a+l)(c+l) (+ a) =


- @ (6 x & 10) ? (6 1 & 1 6) ?


$$a \cdot \overline{b} \cdot \overline{c} = \overline{a} \cdot \overline{b} \cdot \overline{c} + \overline{a} \cdot \overline{b} \cdot c =$$


sijeary sie shuralentné













**Kombinačný logický systém** - má správanie, ktoré môžeme opísať funkciou Y = f(X) kde X je množina vstupných a Y výstupných premenných (vektorov, výstupné premenné závisia iba od vstupných premenných (vstupných vektorov) v danom čase.


Sekvenčný logický systém - je charakteristický tým, že výstupné premenné závisia nielen od vstupných premenných v danom časovom okamihu, ale aj od postupnosti vstupných premenných v predchádzajúcich časových okamihoch. V závislosti od postupnosti vstupných premenných môže teda sekvenčný obvod v danom čase generovať rôzne hodnoty výstupných premnných. Chovanie sa sekvenčného logického systému (obvodu) teda vyjadruje jeho pamäťovú schopnosť



- Na vstupe logického systému pôsobia vstupné signály (veličiny) x1, x2, ... xm, ktoré menia svoju hodnotu v čase nezávisle od systému. Systém má ďalej výstupné signály (veličiny) y1, y2, ..., y, ktorých. funkčne závisia od hodnôt vstupných veličín.
- V sekvenčnom systéme sú vzťahy medzi hodnotami výstupných a vstupných veličín sú vo všeobecnosti sprostredkované určitými vnútornými veličinami stavovými veličinami systému z1, z2, ... zp.



Ak tieto časové okamihy zmien závisia len od okamihov zmien vstupných premenných, hovoríme o asynchrónnom sekvenčnom logickom systéme. Ak tieto časové okamihy zmien závisia nielenlen od okamihov zmien vstupných premenných ale aj od synchronizačnej alebo hodinovej premennej (CLK)., hovoríme o asynchrónnom sekvenčnom logickom systéme.



### KONEČNÉ STAVOVÉ AUTOMATY

Konečný stavový stroj - automat (Finite State Machine = FSM) je algebrický systém

$$A = (X,S,Y,p,v), A = (X,S,Y,p,v, s_0),$$

### kde

X => množina vstupných symbolov, vstupov


S => množina stavov

Y => množina výstupných symbolov, výstupov

p => prechodová funkcia p: S x X -> S

v => výstupná funkcia v: S x X -> Y (Mealy)


v: S -> Y(Moore)



S۱	/ncl	hrón	nv	PO	SR
<b>၂</b>			ıııy	. •	

,	Q				
0	0	1	X	0	0
1	1	1	X	0	1

R




S		_	R		
Р	1	X	0		

synchrónny PO JK


0	0	1	1	0	0
1	1	1	0	0	1

univerzálny všetky typy správania




synchrónny PO-D

		<u>D</u>	Q
0	0	1	0
1	0	1	1



synchrónny PO-T

Podľa prednášky LOGICKÉ SYSTÉMY, Návrh digitálnych systémov na úrovni logických obvodov, Norbert Frištacký, Katedra informatiky a výpočtovej techniky, FEI-STU, 2003





Základným formálnym špecifikačným prostriedkom je tzv. <u>fundamentálny</u> <u>stavový stroj</u> (FSM, automat)

$$M = (A,Q,U,p,v),$$

ktorý má nasledujúcu vlastnosť: pri každom stave  $q \in Q$  a pri každom vstupnom symbole  $v \in A$  platí:

vstupné slovo: v v v v v v v v v v v v postupnosť stavov: q q1 q2 .. qk q' q' q' q' ...., kde  $k \ge 0$  je pevné číslo pre danú dvojicu (q,v)


**Formálne**: Pri dostatočne veľkom čísle "n" pre každý stav q a vstupný symbol v platí:

$$p(q, vn) = p(q,vn+1), \quad n >= k$$




Stav "q" v danom FA sa nazýva <u>stabilný pre daný vstupný symbol</u> "v" práve vtedy ak platí p(q, v) = q.

Vo fundamentálnom FSM pre každý stav q a vstupný symbol v platí, že jeho dostatočnom opakovaní sa automat dostane do **stabilného stavu** pre vstupný symbol v.



M1	a	b	c	d	
1	1	4	1	1	u
2	Ī	2	(2)	4	w
3	$ 3\rangle$	$\frac{\bar{2}}{\bar{2}}$	1	(3)	r
4	3	(4)	1	(4)	h
S		]	p		V





FFSM 1.rádu rozpoznáme podľa toho, že prechodovej funkcií musí platiť: Ak je pri niektorom vstupnom symbole (vektore) t.j. v príslušnom stĺpci v prechodovej tabuľke niektorý stav q\_nezakrúžkovaný, potom musí byť pri tomto vtupnom symbole (v tomto stĺpci) aj stav q zakrúžkovaný.



		x1	x2		y1	y2
Α	A	D	A	A	0	0
В	Α	<b>B</b>	<b>B</b>	D	1	0
С	<u>C</u>	В	Α	(C)	0	1
D	С	D	Α	D	1	1

		A00
Α	В	B01
		C11
U	C	D10

z2

z1

SúBEHOVé PRECHODY Menia sa 2 stavové veličiny a nikdy sa nemenia naraz, automat sa môže dostať do neželaného stavu


Prechod A->C----v tabuľke nie je
Prechod C->A ---- 11 -> 00 pri vstupe 11
11->01->00 CBB, CBA je.. kritický súbeh
11->10->00......CDA nekritický súbeh
Prechod D->B----v tabuľke nie je
Prechod B->D-----01->10 pri vstupe 01
01->00->10....BAA kritický súbeh
01->11->10......BCC kritický súbeh



А	В
С	О

A	С	2	В
D	3		1


Univerzálny kód



statický hazard v 1 statický hazard v 0

dynamický hazard pri 0→1


dynamický hazard pri 1→0



## Prepojovací podsystém počítača

Zbernice (prepojený každý podsystém počítača s každým)

(v jednom okamihu len 1 vysielač)



#### Rozdelenie zberníc

#### 1.Podľa spôsobu riadenia

Single master iba 1 nadriadený podsystém-master Multi-master – každé zariadenie môže riadiť zbernicu, ale v danom okamžiku iba jedno

#### 2. Podľa synchronizácie prenosu

Synchrónne zbernice synchronizované synchronizačným impulzom

Asynchrónne zbernice-prenos synchronizovaný odpoveďou podriadeného, pomalšie

#### Rozdelenie zberníc



### 3.Podľa časového multiplexu

Multiplexované zbernice-druh informácie sa mení s časom (adresa, inštrukcia, údaj)

Nemultiplexované zbernice – význam a druh informácie sa s časom nemení

### 4. Podľa tvaru prenášaných údajov

Paralelné zbernice

Sériové zbernice (prenos bit po bite)

Dnešné počítačové zbernice sú paralelné, asynchrónne, nemultiplexované a skladajú sa z nasledujúcich sekcií – adresová (adresa pamäte, v/v zariadenia), údajová (inštrukcie), riadiaca (povely, žiadosti)




#### **Procesor**

- Interpretuje inštrukcie programu
  - Výber inštrukcie z pamäte
  - Vykonanie operácie s operandami
  - Realizuje sa prenos informácií medzi časťami počítača

Univerzálne procesory (bohatý, úplný inštrukčný súbor) Problémovo-orientované procesory špecializované funkcie

## • Hlavné časti procesora

- Operačná časť
- Riadiaca časť







## Operačná časť

- Aritmeticko logická jednotka, ALU
- Registre
- Komunikačné obvody pre medziregistrové prenosy

#### **ALJ**

- Paralelná dvojková sčítačka
- Sériové sčítačky
- Funkčné jednotky pre logické operácie
- Posúvacie obvody, logický posun, aritmetický posun, kruhový posun

## Prepojovací podsystém počítača

#### Zbernice (prepojený každý podsystém počítača s každým)

#### Rozdelenie zberníc

#### 1.Podľa spôsobu riadenia

Single master iba 1 nadriadený podsystém-master Multi-master – každé zariadenie môže riadiť zbernicu, ale v danom okamžiku iba jedno

#### 2. Podľa synchronizácie prenosu

Synchrónne zbernice synchronizované synchronizačným impulzom Asynchrónne zbernice-prenos synchronizovaný odpoveďou podriadeného, pomalšie čaká sa na potvrdenie prenosu, vhodné na spojenie zariadení s rôznou prenosovou rýchlosťou

#### 3.Podľa časového multiplexu

Multiplexované zbernice-druh informácie sa mení s časom (adresa, inštrukcia, údaj)

Nemultiplexované zbernice – význam a druh informácie sa s časom nemení

#### 4. Podľa tvaru prenášaných údajov

Paralelné zbernice

Sériové zbernice (prenos bit po bite)



#### Rozdelenie zberníc



Dnešné počítačové zbernice sú paralelné, asynchrónne, nemultiplexované a skladajú sa z nasledujúcich sekcií:

adresová (adresa pamäte, v/v zariadenia), údajová (inštrukcie, údaje), riadiaca (povely, žiadosti)

Na zbernici sú definované signálové sledy-časové priebehy signálov, ktoré sa musia dodržať





interpretuje inštrukcie programu


- Výber inštrukcie z pamäte
- Vykonanie operácie s operandami
- Realizuje sa prenos informácií medzi časťami počítača

Univerzálne procesory (bohatý, úplný inštrukčný súbor)

Problémovo-orientované procesory špecializované funkcie napr. numerické koprocesory, grafický procesor, v/v procesory

## Hlavné časti procesora

- Riadiaca časť
   Výber inštrukcii, dekódovanie, zabezpečenie ich vykonania
- Operačná časť
   Operácie s operandami



## Operačná časť procesora




- Aritmeticko logická jednotka (ALU) určená na vykonanie inštrukcií
- Registre-prechodné uloženie operandov vstupujúcich do operácií a na uloženie výsledkov
- Komunikačné obvody na vykonávanie medziregistrových prenosov


#### **ALJ-ALU**


- Paralelná dvojková sčítačka dvoch n-bitových operandov sa používa na realizáciu základných aritmetických operácií, na výstupe n-bitový operand a prenos
- Sériové sčítačky, dvojková sčítačka a preklápací obvod
   Sčítačku možno realizovať i pomocou pevnej pamäte ROM
- Funkčné jednotky pre logické operácie
- Posúvacie obvody, logický posun, aritmetický posun, kruhový posun













Bloková schéma

Vnútorná štruktúra


## Logické operácie




 $f \in \{\text{OR}, \text{NOR}, \text{AND}, ...\}$ 











## Operačná časť procesora



- Registre (napr. ACC, príznakový register, ...)
- Predikáty, prízdnaky = dvojhodnotové funkcie nad hodnotami premenných, v procesore sa uchovávajú na ďaľšie spracovanie a vyhodnotenie v špeciálnom príznakovom registri. (CF príznak prenosu (carry flag ) PF príznak parity (parity flag ) AF príznak pomocného prenosu (auxilliary carry flag ) ZF príznak nuly (zero flag ) SF príznak znamienka (sign flag ) OF príznak preplnenia (overflow flag )...
- Prepojovacie obvody.
- Spájajú jednotlivé prvky operačnej časti.
- Realizujú medziregistrové prenosy
- Dva spôsoby realizácie
  - multiplexory a demultiplexory prepojenie registrov s ALJ.
  - zbernice.



- Uskutočňuje výber inštrukcií
- Dekódovanie inštrukcií
- Vykonanie inštrukcií
- Riadi spoluprácu procesora s okolím
- Inštrukčný cyklus sa spravidla skladá zo 6 fáz
  - Výber inštrukcie z pamäte instruction fetch IF
  - Dekódovanie inštrukcie decode D
  - Výpočet adresy operandov operand address OA
  - Výber operandov z pamäte alebo zo vstupného zariadenia operand fetch OF, odpadne pokiaľ sú operandy v registroch
  - Vykonanie požadovanej operácie s operandami execute EX
  - Zápis výsledku do pamäte alebo výstupného zariadenia S
  - V počítačoch von Neumana (SISD) sa jednotlivé fázy vykonávajú postupnesériovo IF D OA OF EX S IF D OA OF EX S IF ...., jediný paralelizmus , paralelná sčítačka



#### Registre

počítadlo inštrukcií (program counter - PC) inštrukčný register (instruction register - IR).

PC je register v ktorom je adresa inštrukcie v operačnej pamäti, ktorá sa má práve vykonať.

IR je register do ktorého sa načíta inštrukcia, ktorá sa bude vykonávať zoperačnej pamäti a ktorej adresa je v PC. Po načítaní inštrukcie do IR sa obsah PC zväčší o jednu, čím sa určí adresa nasledujúcej inštrukcie. Pokial je načítana inštrukcia inštrukcia skoku, obsah PC sa prepočíta podľa adresy v inštrukcii skoku.

#### FORMÁT INŠTRUKCIE

KÓD ADRESA (code address)

0,1, 2, 3 - adresové inštrukcie


## Typy inštrukcií

Presunové inštrukcie

Výpočtové inštrukcie

Skokové inštrukcie

Riadiace inštrukcie




## Typy inštrukcií



$$(R \rightarrow R, R \rightarrow M, M \rightarrow R, M \rightarrow M, R \rightarrow VV, VV \rightarrow R, M \rightarrow VV, VV \rightarrow M)$$

- Výpočtové inštrukcie (ADD, MUL, TEST, AND,...)
- Skokové inštrukcie
   (podmienené JNZ, nepodmienené skoky JMP, skok do podprogramu, návrat z podprogramu, prerušenia), zásobník, ...
- Riadiace inštrukcie (špeciálne operácie jako nastavovanie, nulovanie príznakov…)





Adresovanie	V inštrukcii	V registri	V pamäti	Príklad
Implicitné :			<u> </u>	
Registrové		Operand		SCASW
Nepriame registrové		Adresa	Operand	MOVSB
Zásobníkové		Adresa	Operand	POPF
Bezprostredné	Operand			MOV CX, 10H
Registrové	Register	Operand	2	MOV BX, DI
Priame	Adresa		Operand	MOVALFA, DX
Nepriame	Adresa 1		Adresa2	JMP WORD PTR DST
Nepriame registrové	Register	Adresa	Operand	JMP WORD PTR [BX]
Indexové	Indexový reg. *Posunutie	Index	Operand	MOV QQQ[DI], AX
Bázovo-indexové	Bázový reg.  Indexový reg.  *Posunutie	Bázová adresa Index	Operand	MÖV AX, QQ[BX][SI]

Krajčovič, T."Počítače, STU, 2000, 157 str.



#### Riadiaca časť

- Riadiaca časť s pevnou logikou (sekvenčný synchrónny obvod)
  - Vstupný vektor tohto sekvenčného obvodu je tvorený inštrukciami, signálmi z externého okolia (napr. žiadosť o prerušenie, signál pripravenosti periférie atď.) a príznakmi z operačnej časti.
  - Výstupný vektor sa skladá z povelov pre operačnú časť (napr. signál zápisu do registra, nastavenie funkcie aritmeticko-logickej jednotky atď.) a pre externé okolie (napr. signál čítania z pamäte, zápisu do výstupného zariadenia, potvrdenia prerušenia atď.).




#### Riadiaca časť

- Riadiaca časť s programovateľnou logikou
  - Synchrónny systém, v ktorom je inštrukcia realizovaná vykonaním mikroprogramu
  - Mikroprogram je postupnosť mikroinštrukcií, ktoré sú uložené v pamäti mikroinštrukcií. Mikroprogramovú riadiacu jednotku môžeme teda charakterizovať ako špecializovaný procesor, ktorý priamo interpretuje mikroprogramy, uložené v svojej pamäti mikroprogramov a vykonáva ich na danej operačnej časti.
  - Zmenou obsahu pamäte mikroinštrukcií je možné dosiahnuť zmenu inštrukčného súboru procesora. Takýmto spôsobom je potom možné na jednom procesore vykonávať programy pre iný typ procesora. Vtedy hovoríme o mikroprogramovej emulácii.



#### Riadiaca časť


#### Register adresy mikroinštrukcie



Transformačný obvod

## Zvyšovanie výkonnosti procesorov

- Zdokonalovanie technológie
  - Zmenšovanie fyzických rozmerov
  - •Zdokonalovanie organizácie spracovania údajov



- Pohyblivá rádová čiarka-numerický koprocesor
- •Predvýber a predspracovanie inštrukcií rozdelenie výberovej a výkonnej fázy inštrukcií, jednotka predvýberu inštrukcií nevyužitie zbernice, rozdiel medzi rýchlosťou procesora a pamäte ⇒ predspracovanie inštrukcií, výber z pamäte, dekódovanie, výber operandov do Cache
  - Efektívne využitie zbernice
  - Problém skoky, dva prúdy inštrukcií



 Prúdové spracovanie inštrukcií – jednotlivé fázy (IF, D, OA ...S) sa realizujú nezávislou funkčnou jednotkou)

Údajová (data) a riadiaca nezávislosť inštrukcií, hazardy, konflikty

- Paralelné spracovanie inštrukcií
  - Aj v SISD
  - údajová a riadiaca nezávislosť inštrukcií
  - Párovanie inštrukcií (Pentium)
- Procesory
- CISC
- RISC
- NISC

## Procesor s architektúrou CISC (Complex Instruction Set Computer)



- Zložitý inštrukčný súbor-podporuje preklad z vyšších programovacích jazykov do strojového kódu procesora.
- Veľa spôsobov adresácie operandov.
- Inštrukcie realizujú aj zložitejšie, napr. reťazcové operácie,
- Implementovaná priama podpora niektorých funkcií OS
- Dodržiava sa kompatibilita inštrukčného súboru v rodinách procesorov zdola nahor atď.
- Zložitá mikroprogramová riadiaca jednotka.
- Zložité inštrukcie si vyžadujú pre svoju realizáciu veľký súbor mikroinštrukcií a podporných technických prostriedkov


## Procesor s architektúrou CISC (Complex Instruction Set Computer)



- Technické prostriedky na podporu mikroprogramovania zaberajú na čipe veľkú plochu, čím je daná aj vyššia cena
- Realizácia inštrukcií vzhľadom na použitie mikroprogramovej riadiacej jednotky trvá dlhšiu dobu.
- Iba malá podmnožina inštrukčného súboru tvorí väčšiu časť programov, pričom zložitejšie inštrukcie sa využívajú málo. Zložité inštrukcie dokonca môžu nepriaznivo ovplyvňovať optimalizáciu prekladu zložitejších jazykových konštrukcií vyšších programovacích jazykov.
- Predstaviteľmi procesorov CISC sú napr. procesory počítačov radu IBM 43xx, VAX 11/780 alebo mikroprocesory rodiny Intel 80x86


## Procesor s architektúrou RISC (Reduced Instruction Set Computer)





# Procesor s architektúrou RISC vs. CISC





## Procesor s architektúrou RISC (Reduced Instruction Set Computer)



- Redukovaný inštrukčný súbor
- Inštrukcie sú jednoduché, ich vykonanie krátke (typicky v 1 strojovom cykle)
- Používa sa málo spôsobov adresácie operandov (obyčajne iba inštrukcie typu čítanie/zápis z/do hlavnej pamäte),
- Používa sa väčší počet univerzálnych registrov (desiatky až stovky).
- Riadiaca jednotka je jednoduchšia, obyčajne je to riadiaca jednotka s pevnou logikou.
- Na čipe sa uvoľnila značná časť plochy na implementáciu numerického koprocesora a vyrovnávacej pamäte Cache.
- Vykonanie inštrukcie, uloženej vo vyrovnávacej pamäti, je rýchlosťou porovnateľné s vykonaním mikroinštrukcie.
- Predstaviteľmi procesorov RISC sú napr. procesory SPARC, Motorola 88000, Transputer fy INMOS atď. (Apple)

# Procesor s architektúrou RISC vs. CISC



Program, v ktorom sa nachádzajú aj zložitejšie inštrukcie, je síce pri procesore CISC kratší, ako pri procesore RISC (procesor RISC musí zložitejšie inštrukcie nahradiť postupnosťou svojich jednoduchých inštrukcií), ale vzhľadom na réžiu procesora CISC (musí inštrukciu dekomponovať na postupnosť mikroinštrukcií) je jeho vykonanie procesorom RISC rýchlejšie.

# Procesor s architektúrou RISC vs. CISC



## RISC

- JA Jump if Above
- JAE Jump if Above or Equal
- JB Jump if Below ...
- JPO Jump if Parity Odd
- JS Jump if Sign
- JZ Jump if Zero (príznakovom registri)
- CISC
- Branch and Branch with Link.
- BLEQ Branch with Link if EQual

NISC,

```
:Dokaze previest binarne.
chexadecimalne a decimalne cisla.
:Vstup: reg. BX obsahuje offset adresv
:cisla v pamati.
: Vystup: reg. DX obsahuje cisel, hodnotu
readmum
         proc near
         mov al, byte ptr [cs:bx]
          inc bx
          mov dx.0
         mov cl,16
          wor ch, ch
         cmp al,"#"
         iz readnum3
          mov cl.2
          wor chach
         cmp al. "%"
          iz readnum3
          mor ch,ch
          mov cl,10
          dec bx
readmum3: mov al, byte ptr [cs:bx]
         sub al. "0"
          cmp al,10
          ic readnum4
         sub al. "A"-"9"-1
readnum4: cmp al, 16
          to readnum6
```



## RISC

```
# Compute first twelve Fibonacci numbers and put in array, then print
     .data
fibs: .word 0: 12 # "array" of 12 words to contain fib values
size: .word 12
                      # size of "array"
     .text
     la $t0, fibs # load address of array
     la $t5, size # load address of size variable
     lw $t5, 0($t5)  # load array size
     li $t2, 1 # 1 is first and second Fib. number
     add.d $f0, $f2, $f4
     sw $t2, 0($t0) \# F[0] = 1
     sw $t2, 4($t0) \# F[1] = F[0] = 1
     addi $t1, $t5, -2 # Counter for loop, will execute (size-2) times
loop: lw $t3, 0($t0) # Get value from array F[n]
     lw $t4, 4($t0) # Get value from array F[n+1]
     add $t2, $t3, $t4 # <math>$t2 = F[n] + F[n+1]
```



## **NISC**

Bez inštrukcií, bez dokódovania Iba riadiace slová 2-3 krát dlhšie ale každé vykonáva 2-3 inštrukcie RISC





- Rýchla odozva na externé udalosti
- Prerušenie po udalosti, keď je nevyhnutné začať vykonávať nový program tzv. obslužný program, prerušenia

Dnešný prerušovací systém je prioritný





## Kasifikácia prerušení

- A Externé (z okolia procesora)
- B Interné (súvisia s vykonávaním inštrukcií)
- A Asynchrónne (externé, nesúvisí s vykonávanými inštrukciami, možno ho zakázať)
- B Synchrónne (súvisí s programom, nemožno ho zakázať, skok do operačného systému, chyba při vykonaní inštrukcie)

Softvérové prerušenie (číslo prerušenia)

Výnimka (exception, delenie nulou)

- A Maskovateľné (niektoré externé, spravidla asynchrónne)
- B Nemaskovateľné

## Prerušovací systém procesora



## *Prerušenie* sa teda skladá z týchto krokov:

- prijatie požiadavky na prerušenie,
   (po vykonaní bežiacej inštrukcie)
- odloženie stavu procesora PC, registre (zásobník)
- zistenie zdroja prerušenia, synchrónne prerušenia majú pevné štartovacie adresy
- vykonanie zodpovedajúceho obslužného programu prerušenia,
- obnovenie pôvodného stavu procesora,
- pokračovanie v prerušenom programe.



#### K bodu 1.

Požiadavka na *externé* prerušenie môže prísť v ľubovoľnom okamihu, t.j. aj uprostred vykonávania inštrukcie. **S obsluhou prerušenia** (t.j. odloženie stavu procesora atď.) **sa však začne až po dokončení práve vykonávanej inštrukcie.** *K bodu 2*.

**Okamžitý stav** *procesora* je charakterizovaný obsahom všetkých registrov procesora. *Stav procesora sa odkladá do zásobníka.* Použitie zásobníka umožňuje aj *hniezdenie prerušení*, to znamená, že počas obsluhy jedného prerušenia môže prísť k akceptovaniu ďalšieho prerušenia *s vyššou prioritou*.



Asynchrónne prerušenie je prerušenie, ktoré priamo nesúvisí s vykonávanými inštrukciami a môže nastať kedykoľvek. Je to tzv. externé (hardvérové) prerušenie a typicky je požadované niektorým vstupno/výstupným zariadením, keď je toto pripravené na prenos. Procesor má zvyčajne dva prerušovacie vstupy pre externé prerušenie:

- Vstup maskovateľ ného prerušenia. Inštrukčný súbor procesora obsahuje v tomto prípade špeciálne inštrukcie, ktoré umožňujú povoliť resp. zakázať prijatie požiadavky z tohto vstupu.
- Vstup nemaskovaieľ ného prerušenia. Toto prerušenie nie je možné zakázať a typicky sa používa pri obsluhe katastrofických situácií (napr. výpadok napájacieho napätia).




## Synchrónne prerušenie

**Synchrónne** (interné) prerušenie priamo súvisí s vykonávanými inštrukciami a nie je ho možné zakázať. Synchrónne prerušenie je dvojaké:

- •Softvérové prerušenie. Softvérové prerušenie je generované po vykonaní špeciálnej riadiacej inštrukcie. Parametrom tejto inštrukcie je číslo prerušenia, ktoré sa má obslúžiť. Toto prerušenie sa typicky používa pri volaní funkcií operačného systému.
- Výnimka (Exception). Výnimka sa generuje automaticky, ak nastane nejaká chyba pri vykonaní inštrukcie (napr. nedefinovaný operačný kód, delenie nulou, pokus o zápis do oblasti, kde sú uložené inštrukcie, sprístupňovaný segment sa nenachádza v hlavnej pamäti atď.).

#### 1. Průběh hardwarového přerušení

- 2. Vnější zařízení vyvolá požadavek o přerušení
- 3. I/O rozhraní vyšle signál IRQ na řadič přerušení (na port IRQ 2)
- Řadič přerušení vygeneruje signál INTR
   "někdo" žádá o přerušení a vyšle ho k procesoru.
- 5. Procesor se na základě maskování rozhodne obsloužit přerušení a signálem INTA se zeptá, jaké zařízení žádá o přerušení.
- Řadič přerušení identifikuje zařízení, které žádá o přerušení a odešle číslo typu přerušení k <u>procesoru</u>
- 7. Procesor uloží stavové informace o právě zpracovávaném programu do <u>zásobníku</u>.
- 8. Podle čísla typu příchozího přerušení nalezne ve <u>vektoru přerušení</u> adresu příslušného obslužného podprogramu.
- 9. Vyhledá obslužný <u>podprogram</u> obsluhy přerušení v <u>paměti</u> a vykoná ho.
- Po provedení obslužného programu opět obnoví uložené stavové informace ze <u>zásobníku</u> a přerušený <u>program</u> pokračuje dál.



http://www.dnp.fmph.uniba.sk/~kollar/pc\_hw\_sw/pc7.htm
http://cs.wikipedia.org/wiki/P%C5%99eru
%C5%A1en%C3%AD

## Virtuálna pamäť



- je taká správa pamäti, pri ktorej sa každému procesu dáva k dispozícii vlastná pamäť, ktorá má inú veľkosť alebo iný spôsob adresovania ako je fyzická pamäť
- Historicky vznikla hlavne z potreby vykonávať programy, ktoré sú väčšie než fyzická pamäť počítača
- Niektoré stránky virtuálnej pamäti sú vo fyzickej pamäti, iné sú odložené na disku





- MMU memory management unit jednotka správy pamäte
- FAP fyzický adresový priestor-priradený pamäti
- LAP priradený programu
- Ideálne LAP=FAP, nie je realita ⇒ správa pamäte
  - Program potrebuje LAP > FAP ⇒ vytvorenie virtuálnej pamäte na pevnom disku
  - Rozdelenie pamäte na viacero programov dynamická relokácia premiestňovanie LA na rôzne FA
  - Ochrana FAP prístupové práva

# Zavedenie *správy pamät*e má tri hlavné príčiny:



- Program môže vyžadovať pre svoje vykonanie väčší logický adresový priestor, ako je fyzický adresový priestor, ktorý má počítač k dispozícii.
- Vyžaduje sa priradenie a rozdelenie fyzického adresového priestoru viacerým používateľským programom súčasne.
- Požaduje sa ochrana fyzického adresového priestoru, priradeného jednému používateľskému programu, pred ovplyvňovaním iným používateľskými programom.

## Segmentovanie

## **Deskriptor segmentu** je záznam, ktorý tieto informácie o segmente:



- Bázová adresa segmentu (Base). Je to adresa, od ktorej je segment uložený v hlavnej pamäti
- Veľkosť segmentu (Limit). Pre každú inštrukciu alebo údaj v danom segmente musí platiť, že Offset < Limit.</li>
- Atribúty segmentu (Attributes). Patrí sem:
  - Informácia o prítomnosti segmentu v hlavnej pamäti. Ak sa sprístupňovaný segment nenachádza v hlavnej pamäti, použije sa položka 4. a segment sa načíta z vonkajšej pamäte.
  - Informácia o type segmentu (vykonateľný segment, vykonateľný segment s možnosťou čítania, údajový segment len pre čítanie, údajový segment pre čítanie i zápis, zásobníkový segment atď.).
  - Informácia o privilegovanej úrovni segmentu (má význam v prípade, ak viacero programov môže používať ten istý segment)
  - Adresa segmentu vo vonkajšej pamäti (External).




 Logická adresa sa v prípade segmentovania skladá z dvoch častí, ktoré sa spracúvajú samostatne:

Selektor: Posunutie

- Selektor je ukazovateľ do tabuľky deskriptorov segmentov. Selektor sa nachádza v špeciálnom registri a manipuluje sa s ním nezávisle od posunutia. Tabuľka deskriptorov segmentov sa nachádza v hlavnej pamäti a sú v nej deskriptory všetkých segmentov.
- Posunutie (offset) reprezentuje vzdialenosť inštrukcie alebo údaja od začiatku segmentu. Iba posunutie vystupuje ako parameter v adresovej časti inštrukcií.

Premenná VAR1 patrí do segmentu SEG1 a má logickú adresu SEL1:OFFSET1. Segment SEG1 je opísaný deskriptorom DESC1. Fyzická adresa sa vypočíta tak, že k hodnote bázy sa pripočíta hodnota posunutia.


- Výhoda-segment možno presunúť na od ľub. adresy v pamäti, stačí zmeniť v deskriptore hodnotu bázy
- Externá fragmentácia



Krajčovič, T.Počítače, STU, 2000, ISBN 80-227-1399-6

### Stránkovanie

- Pri stránkovaní je hlavná pamäť rozdelená na úseky rovnake dĺžky, ktoré sa nazývajú stránkové rámy (page frames).
   Stránkové rámy sú očíslované. Program i údaje sú takisto rozdelené na úseky rovnakej dĺžky stránky. Veľkosť stránky je rovnaká, ako veľkosť stránkového rámu.
- Logická adresa sa v prípade stránkovania skladá z dvoch častí, ktoré sú však na rozdiel od segmentovania spracovávané spoločne - stránka a posunutie.
- Posunutie (offset) reprezentuje vzdialenosť inštrukcie alebo údaja od začiatku stránky.
- Stránka (page) je ukazovateľ do tabuľky deskriptorov stránok.




Tabuľka deskriptorov stránok sa nachádza v hlavnej pamäti a sú v nej deskriptory všetkých stránok.

Deskriptor stránky je záznam, ktorý obsahuje tieto informácie o stránke:

- Číslo stránkového rámu (Frame) všetky stránkové rámy majú rovnakú veľkosť, číslo stránkového rámu jednoznačne určuje adresu, od ktorej je stránka v hlavnej pamäti uložená (začiatok stránky).
- Atribúty stránky (Attributes). Tieto sú rovnaké, ako atribúty segmentu.
- Adresa stránky vo vonkajšej pamäti (External).

! Pretože všetky stránky majú rovnakú veľkosť, deskriptor stránky informáciu o veľkosti stránky *nemusí obsahovať*.



- Veľkosť programov alebo údajov nie je vo všeobecnosti celočíselným násol veľkosti stránky 

   interná fragmentáciia
- Posledná stránka potom nie je plne využitá. Čím viac programov alebo údajových štruktúr sa v pamäti nachádza, tým viac sa prejavuje nevyužitie hlavnej pamäte.
- Čím je väčšia veľkosť stránky, tým je problém vypuklejší. Na druhej strane, ak zmenšíme veľkosť stránky, výrazne rastie tabuľka deskriptorov. ⇒kompromis.

 Okrem jednoduchého stránkovania sa používa aj viacúrovňové stránkovanie, prípadne sa kombinuje segmentovanie a stránkovanie.
 Vtedy hovoríme o stránkovaných segmentoch.

## Komplexné riešenie ochrany pamäte si vyžaduje spoluprácu technických a programových prostriedkov počítača.



### !!! Kontrola

- či sa sprístupňovaný segment nachádza v hlavnej pamäti,
- či adresa sprístupňovanej inštrukcie alebo údaja nepresiahla limit segmentu,
- či je použitie daného typu segmentu korektné (napr. či nedochádza k výberu inštrukcie z údajového segmentu)
- či je oprávnené použitie daného segmentu (žiadateľ má dostatočnú privilegovanú úroveň).

$$A + B = B + A$$

$$A.B = B.A$$

$$A + (B + C) = (A + B) + C$$

$$A.(B.C) = (A.B).C$$

$$A.(B + C) = A.B + A.C$$

$$A.(B+C) = A.B + A.C$$
  $A+B.C = (A+B).(A+C)$ 

$$A + A = A$$

$$A.A = A$$

$$A + 0 = A$$

$$A.0 = 0$$

$$A + 1 = 1$$

$$A. 1 = A$$

$$A + \bar{A} = 1$$

$$A, \bar{A} = 0$$

$$A = \bar{A}$$

$$\overline{A + B} = \overline{A} \cdot \overline{B}$$

$$\overline{A.B} = \overline{A} + \overline{B}$$

$$A.(A+B)=A$$

$$A + A \cdot B = A$$

$$A + \overline{A} \cdot B = A + B$$

$$A.(\overline{A} + B) = A.B$$

$$\bar{A} + A.B = \bar{A} + B$$

$$\bar{A}.(A+B)=\bar{A}.B$$



1. 
$$x+y=y+x$$
  $x\cdot y=y\cdot x$  komutatívne zákony  
2.  $(x+y)+z=x+(y+z)$   $(x\cdot y)\cdot z=x\cdot (y\cdot z)$  asociatívne zákony  
3.  $(x+y)\cdot z=(x\cdot z)+(y\cdot z)$   $(x\cdot y)+z=(x+z)\cdot (y+z)$  distributívne zákony  
4.  $\overline{x+y}=\overline{x}\cdot \overline{y}$   $\overline{x\cdot y}=\overline{x}+\overline{y}$  de Morganove zákony  
5.  $x+x=x$   $z$  zákony idempotentnosti  
6.  $x+\overline{x}=1$   $x\cdot \overline{x}=0$  zákony komplementárnosti  
7.  $\overline{x}=x$   $z$  zákony involúcie  
8.  $x+(x\cdot y)=x$   $z$  zákony absorpcie  
9.  $x+0=x$   $z$  zákony identity  
10.  $x+1=1$   $z$  zákon jednotkového sčitovania a nulového násobenia

Logické systémy, Galanová, Kaprálik, Polakovič, FEI STU

## Opakovanie



Hovoríme, že množina logických spojok S je úplný systém logických spojok (skrátene USLS), ak pre každú formulu a existuje formula b, ktorá obsahuje iba logické spojky z množiny S a platí a  $\Leftrightarrow$  b. Vtedy tiež hovoríme, že formula a sa dá vyjadriť pomocou S.

### napr.

- 1 +
- 2. ↑
- 3. ↓

Množina  $\{f_1, f_2, \ldots, f_k\}$  booleovských funkcií sa nazýva uplný systém booleovských funkcií (stručne USBF), ak každá booleovská funkcia f sa dá vyjadriť ako zložená funkcia z funkcii  $f_1, f_2, \ldots, f_k$ .

## Priamy kód

V priamom kóde sa najvyšší bit používa ako znamienkový bit. Kladné čísla sa zobrazujú rovnako, ako prirodzené čísla, záporné číslo sa líši od kladného tým, že znamienkový bit má Napr. Pre 16 bitovové číslo (register) jednotkový. +6 0000 0000 0000 0110 Nevýhodou je, že číslo 0 má dva obrazy. - 6 1000 0000 0000 0110 Rozsah zobrazenia je pre n-bitový register 0000 0000 0000 0110 +6 <-2<sup>n-1</sup>, 2<sup>n-1</sup>-1>. 1111 1111 1111 1001 - 6 Inverzný kód

V inverznom kóde má najvyšší bit opäť význam znamienka, ale na rozdiel od priameho kódu vstupuje do operácie. Kladné Čísla sa zobrazujú rovnako, ako prirodzené čísla. Záporné číslo sa získa takým spôsobom, že kladné číslo s rovnakou absolútnou hodnotou sa *invertuje* bit po bite.

Rozsah zobrazenia je rovnaký, ako v priamom kóde. Číslo 0 má opäť dva obrazy.

## Doplnkový kód

V doplnkovom kóde, tak ako v inverznom kóde, má najvyšší bit význam znamienka a tiež vstupuje do operácie. Kladné čísla sa zobrazujú rovnako, ako prirodzené čísla. Záporné číslo v doplnkovom kóde získame zo záporného čísla v inverznom kóde tak, že k nemu pripočítame jedničku v najnižšom ráde. Výsledkom je vlastne doplnok absolútnej hodnoty záporného čísla do čísla 2".

+6

0000 0000 0000 0110

-6

1111 1111 1111 1010

Rozsah zobrazenia pre *n-bitový* register:  $<-2^{n-1}, 2^{n-1}-1>$ 

1111 1111 1111 1001 1 1111 1111 1111 1010

Číslo v pohyblivej rádovej čiarke je zobrazené v tvare: M . z<sup>E</sup>

kde M je mantisa (obyčajne pravý zlomok),

z - základ použitej číselnej sústavy (obyčajne 2),

E - exponent (celé číslo).

Desiatkové čísla predstavujú špeciálnu triedu celých čísel a často sa spracúvajú priamo, bez prevodu do dvojkovej číselnej sústavy. Z tohto dôvodu sa používajú aj špeciálne kódy na ich zobrazenie, a to BCD (Binary Coded Decimal) kód a zhustený BCD kód.

Pri zobrazení v *štandardnom BCD kóde* sa do registra dĺžky jednej slabiky (8 bitov) zobrazí jedna desiatková číslica. Horné štyri bity sú nulové, v dolných štyroch bitoch je zakódovaná jedna číslica desiatkového čísla v prirodzenom dvojkovom kóde.

Príklad: Zobrazme číslo 1463 v BCD kóde.

Je nutné použiť štyri slabiky:

00000001 00000100 00000110 00000011



Pri zobrazení v zhustenom BCD kóde sú v jednej slabike zakódované dve desiatkové číslice.

Príklad: Zobrazme číslo 1463 v zhustenom BCD kóde.

Stačia nám dve slabiky:

00010100 01100011

Ak sa používajú aj záporné čísla, na znamienko je vyhradená obyčajne celá jedna slabika.