1. Zakladna koncepcia pocitacovych systemov

1.1 Informatika a pocitacove inzinierstvo

Informatika – veda o ziskavani, zbere, prenasani, triedeni, ukladani, uchovavani, aktualizovani, spracovani, vyhodnocovani a vyuzivani informacii na urovni signalov, udajov, symbolov, sprav, poznatkov, znalosti

Pocitacove inzinierstvo – zahrna navrh, kostrukciu, implementaciu, udrzbu pocitacov a pocitacmi riadenych zariadeni.

Elektrotechnika a informatika sa potrebuju.


Cislicovy pocitac = digitalny pocitac/system

1.2 Principy pocitacov

Pocitac je zlozity, univerzalny system urceny na samocinne vykonavanie operacii nad udajmi zobrazenymi digitalnym kodom na zaklade vopred pripraveneho programu ulozeneho v pamati.


Vypoctovy proces – transformacia vstupnych udajov na vystupne

Babbage – 1836 – tkacsky stroj 1946 – Jamos (John) von Neumann



ALU – realizuje operacie

1.3 Pocitacovy system v sucastnosti



Cim menej cipov, tym vacsia spolahlivost a rychlost


1.4 Klasifikacia pocitacov

- technicke parametre
- aplikacne urcenie
- pouzivatelsky pristup
- spracovavanie informacie
- architektura
- sposob riadenia

Klasifikacia podla aplikacneho urcenia




Klasifikacia podla FLYNNA ('72) (architektonicka koncepcia) SISD (single instruction stream data) Von Neumann – 1 procesor, seriovy




SIMD

- viac procesorov
- paralelny (maticovy, asociativny)




MISD

- viac procesorov
- paralelny
- prudove spracovanie



MIMD

- viacprocesorovy
- paralelny



Klasifikacia pouzivatelsko-aplikacna


- osobne pocitace PC (personal computer)
- pracovne stanice WS (work station)
- specializovane pocitace
- sietove pocitace
- minipocitace (supermini, minisuper)
- superpocitace
- vlozene pocitace (embedded)

Klasifikacia podla spracovavanych informacii


- univerzalne pocitace
- signalove procesory (DSP digital signal processing)
- jazykove procesory
- databazove pocitacove systemy

Klasifikacia podla sposobu riadenia

- pocitace riadene tokom instrukcii
- pocitace riadene udajmi (data flow DF)





pocitace riadene poziadavkami (DEMAND DRIVEN)



Klasifikacia podla sposobu pametania udajov a programov

- Princetonska architektura
- Harvardska architektura






2. Logicka uroven a stavba pocitacovych systemov

2.1 Logicke obvody

- Dvojhodnotove premenne -0, 1



- 1. analyza
 - struktura → spravanie
 - jednoznacna
- 2. synteza
 - spravanie + logicke prvky (cleny) => struktura
 - nejednoznacna
 - kriteria optimalnosti rychlost, cena
- 3. simulacia
 - funkcna
 - casova
- 4. diagnostika
 - detekcia
 - lokalizacia

Rozdelenie logickych obvodov

- podla funkcie:
 - kombinacne
 - sekvencne
- podla cinnosti v case:
 - asynchronne
 - synchronne
- podla sposobu implementacie:
 - s pevnou funkciou
 - s programovatelnou funkciou

2.1.1 Kombinacne logicke obvody


- asynchronne
- diskretny dynamicky system

$$\underline{\underline{n}} \longrightarrow 2^{2^{n}} \qquad \text{- neuplne definovana logicka funkcia} => x, 0, 1$$

$$\underline{\underline{n}} \longrightarrow 3^{2^{n}}$$

2.1.1.1 Sposoby zapisu Boole-funkcii

- pravdivostna tabulka



	x1,2,3	y1,2
0	000	Ох
1	001	00
2	010	00
3	011	11
4 5	100	00
5	101	11
6	110	11
7	111	1x

Ciselny zapis:


$$J'' => y_1 = D(3,5,6,7)$$

 $J'' => y_1 = K(0,1,2,4)$
 $J'' => y_2 = D(3,5,6,0,7)$
 $J'' => y_2 = K(1,2,4,0,7)$
 $J' = (00010111)$

Mapovy zapis:

- Kanaugh (karnaf)

2ⁿ stvorcekov



Vyraz:

 $y_3=!x$

- B-vyraz :[+,*,-]

2.1.1.2 B-funkcie s jednou premennou

$$n=1 \Rightarrow 2 \text{ na2}^n = 4$$

 $y_0=0$
 $y_1=1$
 $y_2=x$

x| 0 | X| 0 | %





(|0|

2.1.1.3 B-funkcie s dvomi premennymi

								f	•								
Xι	χ ₂ 0 1 0	0	1	2	3	4	5	6	7	8	9	Ю	11	12	13	44	15
0	0	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
0	1	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
1	0	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
1	1	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1

Napr: $f_0=0$ $f_1=!(x_1+x_2)=!f_{14}$ $f_{14}=x_1+x_2$ $f_{15}=1$

n>2

specialne funkcie:

- majoritne
- prahove
- symetricke

2.1.1.4 Boolovsky vyraz

- retazec:
 - premenne a ich negacie
 - logicke operatory
 - zatvorky

Logicky vyraz: $(a \oplus \overline{b}) \rightarrow (x_1 \overline{x_2} + x_3)$

Boolovsky vyraz: $a + |b\overline{c}.(\overline{a} + \alpha d) + \alpha e|$ => obsahuje [+ .]

Co vsetko je vyraz:

- premenne x_1 , x_2 , x_3 , x_4 , x_n
- ak A je vyraz, tak \overline{A} je vyraz
- ak A a B su vyrazy, tak aj A+B a A.B su vyrazy

2.1.1.5 Boolovska algebra

 $B=\{B^n, +, ., \bar{}, 0, I\} => mnozina vsetkych boolovskych vyrazov$

<u>Pre B – algebru platia tieto ekvivalencie</u>

- 1. a+b=b+a a.b=b.a komutativnost 2. a+(b+c)=(a+b)+c 2. a+(b+c)=a.b+a.c a.(b.c)=(a.b).casociativnost
- a+(b.c)=(a+b)(a+c)distributivnost
- 4. a.a.a.a...=a a+a+a+a....=a
- 5. a.a.a.a.a..-aa+b+c=a.b.c $\overline{a.b.c} = \overline{a} + \overline{b} + \overline{c}$ de Morganove zakony
- dvojnasobna negacia 6. $\bar{a} = a$ 7. $a + \bar{a} = I$ $a.\overline{a} = 0$ pravidla komplementa
- a.0 = 0agresivnost nuly a jednotky 8. a+I=I
- 9. a.I=a a+0=a
- 10. $(a+b)(\bar{a}+b)=b$ a.b + a.b = bspojovanie
- 11. a+a.b=a a.(a+b)=a pohltenie
- 12. $a.(\bar{a} + b) = a.b$ $a + \bar{a}.b = a + b$

2.1.1.6 Normalne formy B – vyrazov

- Elementarny sucin x1.x2.x3 (rad sucinu 3)
- Elementarny sucet -x1+x2+x3 (rad suctu -3)
 - 1. Disjunktivna normalna forma (DNF)

 $f = \sum g_i$

2. Konjunktivna normalna forma (KNF)

 $f=\prod h_i$

Uplna DNF (UDNF) A.

Obsahuje elementarne suciny

Jedina

		х2	X	3	LIDME: V - V V T V V T V V T V V
	0	0	1	0	UDNF: $y = x_1 x_2 x_3 + x_1 x_2 x_3 + x_1 x_2 x_3 + x_1 x_2 x_3$ UKNF: $(\overline{x_1} + x_2 + x_3)(x_1 + x_2 + x_3)(x_1 + \overline{x_2} + x_3)(x_1 + x_2 + \overline{x_3})$
x1	0	1	1	1	UNIT: $(x_1 + x_2 + x_3)(x_1 + x_2 + x_3)(x_1 + x_2 + x_3)(x_1 + x_2 + x_3)$

- B. Skratena DNF (SDNF)
 - Aplikacia pravidiel spojovania a pohltenia na UDNF
- C. Iredundantna DNF (IDNF)
 - Neredukovatelna
 - Viacero pre jednu funkciu
- D. Minimalna DNF (MDNF)
 - Najmensi pocet pismen zo vsetkych IDNF
 - Moze byt viac pre jednu funkciu

Priklad v poznamkach (9.list)

2.1.2 Analyza logickych kombinacnych obvodov

- struktura + spravanie logickych clenov => vo forme funkcie (mapa, vyraz, tabulka)
- jednoznacne riesenie

2.1.3 Synteza logickych kombnacnych obvodov

- spravanie sa + subor typov logickych clenov => struktura (kriteria optimalnosti rychlost, cena)
- jednoznacna uloha

Postup:

- Hlada sa skupina vyrazov zodpovedajuich danej skupine B-funkcii
- DNF/KNF/MDNF (algoritmizovatelne)

2.1.3.1 Vyjadrovanie IDNF (IKNF) z mapy

- implikant funkcie sucin
- prosty implikant sucin (najjednoduchsi)

		х2	x3	3
	1	0	1	1
x1	1	1	1	0

- implicent funkcie sucet
- prosty implicent sucet


Pravidelna konfiguracia:

- 1. obsahuje 2^s stvorcekov (s stupen konfiguracie)
- 2. kazdy stvorcek v konfiguracii musi mat s susedov

Pokrytie:

- najmenej, najvacsie (kazdy bod pokryty minimalne raz)


Priklad:



2.1.3.2 Zmiesane normalne formy

Dvojstupnove obvody (najrychlejsie)


- neohraniceny pocet logickych clenov
- negacie vstupnych premennych ???



Priklad:

DNF
$$y = a\overline{b} + \overline{c}d + e$$

SNF $y = (a \uparrow \overline{b}) \uparrow (\overline{c} \uparrow d) \uparrow \overline{e}$
NOR/OR $y = (\overline{a} \downarrow b) + (c \downarrow \overline{d}) + e$
OR/NAND $y = (\overline{a} + b) \uparrow (c + \overline{d}) \uparrow \overline{e}$



Priklad2:

KNF OR/AND
$$y = (\bar{a} + \bar{b})(c + \bar{d})e$$

PNF NOR/NOR $y = (\bar{a} \downarrow \bar{b}) \downarrow (c + \bar{d}) \downarrow \bar{e}$
NAND/AND $y = (a \uparrow b)(\bar{c} \uparrow d)e$
AND/NOR $y = (a.b) \downarrow (\bar{c}.d) \downarrow \bar{e}$

2.1.4 Sekvencne obvody

- 1. synchronne
- 2. asynchronne
- A. s pevnou funkciou
- B. s programovatelnou funkciou
- STAV historia
- spravanie konecny deterministicky automat

2.1.4.1 Konecny automat

Def: patica (sestica)

$$A=(X, S, Y, p, v, (s_0))$$

X - vstupy

S-stavy

Y-vystupy


Moore $V:S \rightarrow Y$

Nealy $V:SxX \rightarrow Y$

2.1.4.2 Sposoby zapisu automatu

1. prechodova tabulka


Priklad 1: (Nealy)




			Х	y	
S	1 2 3 4	1331	2 2 4 4	0 1 1 0	p: $S \times X \rightarrow S$ v: $S \rightarrow Y$ $S = \{1,2,3,4\}$
		F		V	X={0,1} Y={0,1}

2. prechodovy graf

Priklad 1:




Priklad 2:



2.1.5 Strukturna synteza synchronnych sekvencnych obvodov

- minimalny pocet preklapacich obvodov v P
- minimalny pocet logickych clenov v K
- maxinalna operacna rychlost


Model SSO:



K – kombnacna cast SSO P – pametova cast SSO

2.1.5.1 Synchronne preklapacie obvody

- zaklad → asynchronny PO-SR










PO-SR









Synchronny PO-SR




Synchronny PO-D



Synchronny PO-T



Synchronny PO-JK



2.1.5.2 Postup pri synteze SSO

PO-SR

$$PO$$
- $JK \leftarrow P$

PO-T

PO-D

- 1. Abstraktna synteza slovny opis spravania (stavy?), automat
- 2. Strukturna synteza automat + PO + logicke cleny


2.1.5.3 Priklad

Kontrolor kodu

PO-JK, NAND


Legalne -0, 1, 2, 3, 4, 5


Nelegalne -6, 7



- 1. Abstraktna synteza
- Definovanie stavov

$$S={A,B,C,D}$$





2. Strukturna synteza

Kodovanie stavov – pocet vnutornych (stavovych) premennych $|s| \le 2^{k_{min}}$


$$\varphi: S \rightarrow \{0,1\}^k$$

Kodovacia mapa:


Dvojkovy ekvivalent:

Z ₁ Z ₂ × 00 10 11 10 01 01 11 01 01	00 00 00 01	z ₂ 00	× 01 z ₄ 00	k-map n+k-premennych
01 00 00	00	z ₁ 00 00 Z ₁	Z 1 1 1 1 Z 2	

Mapa vystupnych premennych funkcie:



Inverzna prechodova funkcia PO



3. Hlavne podsystemy digitalnych pocitacov

von Neuman – SISD


- seriove riadene tokom instrukcii
- jednoprocesorove

3.1 Prepojovaci system pocitaca


Prepojenie casti pocitaca

- citanie instrukcii z pameti
- citanie udajov z pameti
- zapis udajov do pameti

Prepojovacie kanaly:







Pridelovanie zbernice Odpojovanie od zbernice

3.1.1 Rozdelenie zbernic

Podla sposobu riadenia:

- 1. Single master
 - Master nadriadeny
 - Slave podriadeny
- 2. Multi master
 - Jedno zariadenie

Podla synchronizacie prenosu:

- 1. synchoronne zbernice
 - spolocny jeden zdroj synchronnych impulzov
 - zariadeenia s rovnakou rychlostou
- 2. asynchronne zbernice
 - s nerovnakou rychlostou → caka sa na prenos kazdeho udaju

Podla casoveho multiplexu:

- 1. Multiplexovane zbernice
 - vyznam/druh prenasanej informacie sa meni s casom
- 2. Nemultiplexovane zbernice

Podla tvaru prenasanych udajov:

- 1. Paralelne zbernice
 - naraz sa prenasa viacbitovy udaj
- 2. Seriove zbernice
 - bit po bite
 - sirka zbernice
- 3. Seriovo paralelne

3.1.2 Struktura typickej pocitacovej zbernice

Charakteristika:

- paralelna
- asynchronna
- nemultiplexovana

Sekcie:

- adresova
- udajova
- riadiaca

Adresova:

- prenasaju sa adresy
- adresy generuje nadriadeny prvok (procesor)
- adresuje sa pametova bunka
- vstup-vystup zariadenie

Udajova:

- prenasaju sa instrukcie vstupuju do operacie
- nikdy sa neprenasaju naraz

Riadiaca:

- prenasa povely citanie, zapis....(domena nadriadeneho)
- prenasa ziadosti priradenie zbernice, ... (podriadeny system)
- sygnalove sledy \rightarrow casove priebehy

3.2 Zakladna koncepcia procesora

Procesor – zakladna cast pocitaca (SISD)

- hlavna riadiaca autorita
- interpretuje instrukcie

HP – hlavna pamet – program – postupnost instrukcii

- vyber instrukcie z HP
- vykona sa operacia s operandami
- prenos informacie medzi po....ymi castami pocitaca

MIMD, SIMD, MISD

Druhy procesorov:

Podla vykonavanej funkcie:

- univerzalne
- problemovo–orientovane

Univerzalne UP – ciselne a neciselne operacie;

- riadenie ostatnych casti pocitaca

→ program (HP)

CISC, RISC, NISC

Problemy procesorov:

- efektivnost
- rychlosti, vykonnost

POP – problemovo orientovane

vykonavaju specializovane funkcie


- programove prostriedky
- vstupno-vystupne procesy
- <u>numericke koprocesory</u> (pracuju s cislami s pohyblivou radovou ciarkou)
- graficke procesory
- logicke prosesory
- robia aj to co UP

3.2.1 Hlavne casti procesora

Operacna cast – operacie s operandami Riadiaca cast – vybera a dekoduje instrukcie

- zabezpeci vykonavanie v operacnej casti

PROCESOR




3.2.1.1 Operacna cast


- aritmeticko-logicka jednotka (ALU) inf. spracuvavaju s operandami
- registre zapisnikova pamet
 - docasne uchovanie informacie
 - mala pamet, ale najrychlejsia cast v pameti
- komunikacne obvody medziregistrove prenosy

3.2.1.1.1 ALU

- scitanie, odcitanie, nasobenie, dalenie → paralelna dvojkova scitacka




Seriove scitacky (dvojkove)




Logicke operacie:

funkcne jednotky




jednoucelova funkcna jednotka

Dvojfunkcna jednotka (AND, OR)




MX – multiplexor – kombinacny obvod




Posuvy:

- aritmeticke operacie
- nasobenie, delenie s 2ⁿ (posuvacie obvody)




- logicky posuv, kruhovy posuv, aritmeticky posuv (okrem znamienka)




Predikaty (priznaky)

- dvojhodnotove funkcie
 - nad jednym operandom [=0, <0, >0]
 - nad dvomi operandami [x<y, x>y, x<=y, ...]


Priklad:



Priklad:



- a) multiplexory a demultiplexory
- b) zbernice



3.2.1.2 Riadieca cast procesora

- uskutocnuje vyber a dekodovanie instrukcii (IR), vykonanie instrukcii, riadenie "okolia"

Instrukcny cyklus (6.faz):

- 1.)
- 2.)
- 3.)

adress)

- 4.)
- 5.)
- 6.)

vystup. zariadenia

vyber instrukcie – IF (instructio fetch) dekodovanie instrukcie – D (decode) vypocet adresy operandu – OA (operand

vyber operandov – OF (operand fetch) vykonanie operacie – E (execution) zapis vysledku – S (store); do pamete,


3.2.1.2.1 Format instrukcie

Instrukcia – prikaz pre procesor

KO A

KO – kod operacie

A - adresy - 0, 1, 2 (najcastejsie)



3.2.1.2.2 Typy instrukcii

Posunove:

- R**→**R
- R**→**M
- M→R
- R→VV
- VV**→**R
- M→M
- VV**→**M

Vypoctove:

- aritmeticke
- logicke
- ine

Skokove:

- podmienene
- nepodmienene
- skok do podprogramu (FIFO, LIFO)


Riadiace (dali by sa zaradit do tych pred tym)

3.2.1.2.3 Sposoby adresovania operandov

			v instr.	v registri	v pameti
P	1	registrove		operand	
impli-	2	zasobnikove		adresa	operand
citne	3	nepriame reg.		adresa	operand
	1	priame	adresa		operand
	2	nepriame	adresa1		adresa2
	3	bezprostredne	operand		
expli-	4	registrove	adresa reg.	operand	
citne	5	nepriame reg.	adresa reg.	adresa	operand
	6	indexove	adresa, index reg.	index	operand
	7	bazovo-index.	baza reg., index reg.	baz.adresa, index	operand

3.2.1.2.4 Riadiaca cast s pevnou funkciou


Synchronny sekvencny obvod (dana strukturou)



3.2.1.2.5 Mikroprogramovatelna riadiaca cast

Synchronny system – mikroprogram vykonava postupnost mikroinstrukcii (specializovany procesor)


Dvojfazovy system




3.2.2 CISC, RICS, NISC procesory

CISC (complex instruction set computer)

- draha a pomala pamet
- vykonne instrukcie
- princip realizacie instrukcie:



RISC (reduced instruction set computer)



3.2.3 Zvysovanie vykonnosti procesorov


Parameter – pocet operacii za sekundu (Hz)

Moznosti zvysovania:

- 1.) zdokonalovanie technologie hranica 3,2 GHz
- 2.) zdokonalovanie organizacie spracovania informacie neohranicena moznost

3.2.3.1 Vypocty v pohyblivej radovej ciarke

- specialne procesory – numericke koprocesory (pasivny procesor)



3.2.3.2 Predvyber a predspracovanie instrukcii

Zbernica – vyuzitie → vyber a dekodovanie

- vykonna faza
- vyberova faza

3.2.3.3 Prudove spracovanie instrukcii

IF D OA OF Ex S

1 – instrukcia – 6 taktov (faz)

Priklad: (RISC)

- 1. instrukcia IF D OA OF Ex S
- 2. instrukcia IF D OA OF Ex S
- 3. instrukcia IF D OA OF Ex S
- 3 instrukcie → 8 taktov (operacie trvaju rovnaky cas)


Hazardy, konflikty – moze vzniknut problem s udajmi

- udajova nezavislost
- riadiaca nezavislost


3.2.3.4 Paralelne vykonavanie instrukcii

- 1. instr. IF D OA OF Ex S
- 2. instr. IF D OA OF Ex S
- → udajova, riadiaca nezavislost

3.2.4 Prerusovaci system procesora



register zidosti o prerusenie



3.2.4.1 Klasifikacia preruseni

Podla zdroja prerusenych signalov:

- a) externe
 - zdroj okolie procesora alebo pocitaca
 - nesuvisi s prave vykonavanym programom
- b) interne
 - suvisi s prave vykonavanym programom
 - nemozno ho zakazat

Podla toho kedy prerusenie moze nastat:

- a) asynchronne
 - nemusi suvisiet s vykonavanym programom
 - mozu nastat kedykolvek
 - mozno zakazat
- b) synchronne
 - suvisia s vykonavanym programom
 - nemozno zakazat

Podla toho ci mozno alebo nemozno zakazat:

a) maskovatelne

- externe
- asynchronne
- b) nemaskovatelne
 - udalost sa nemoze maskovat
 - cinnost sa vzdy prerusi
 - mimoriadne dolezite udalosti

Synchronne prerusenia:

- a) softverove specializuje riadiaca instrukcia
- b) vynimka (exception) pri vykonavani instrukcie

3.2.4.2 Operacia prerusenia

6 krokov:

- 1. prijatie poziadavky prerusenia
 - udalost dokoncenie prave vykonanej instrukcie; obsluha prerusenia
- 2. odlozenie stavu procesora
 - zasobnik PC (stav programoveho pocitadla)
 - hniezdenie preruseni
 - priorita
- 3. zistenie zdroja prerusenia
 - prerusovaci vektor adresa zaciatocnej instrukcie obsluzneho programu
- 4. vykonanie obsluzneho programu prerusenia
 - navrat do preruseneho programu
- 5. obnovenie povodneho stavu
 - stav procesora pred prerusenim
- 6. pokracovanie vykonavania prerusenia programu


3.3 Pametovy podsystem pocitaca

Sluzi na ulozenie programov a udajov

Ideal: procesor – pamet

→ obrovska kapacia, vysoka rychlost, nizka cena

3.3.1 Hrierarchicka organizacia pametoveho podsystemu pocitaca



3.3.2 Rozdelenie pameti

Sposob pristupu k informacii:

- pamete s priamym pristupom DAM (direct access mem) RAM (random)
- pamete so sekvencym pristupom SAM (sequential access memeory)
- pamete s asociativnym pristupom CAM (countent access memory) kluc

Moznost citania a zapisu:

- pamete pre citanie a zapis (RWM read-write-mem)
 - energeticky zavisle; nezavisle
- pamete iba pre citanie (ROM read-only-mem)
 - pouzivatel, vyrobca

Dlzka uchovavaneho slova:

- pamete s bitovou organizaciou
- pamete so slovnou organizaciou (slabika byte)

Tvar prenasanych udajov:

- seriove pamete
- paralelne pamete

Organizacia pametovych buniek:


- polovodicove; preklapaci obvod; RWM
- <u>staticke pamete</u> preklapaci obvod TTL (SRAM)
- <u>dynamicke pamete</u> DRAM, parazitna kapacita
- obnovovanie obsahu refresh

3.3.3 Hlavna pamet


Uchovava prave vykonavany program, udaje. DAM, RWM, polovodicova – SRAM, DRAM Slovne organizovane, paralelne

3.3.3.1 Pripojenie hlavnej pamete k zbernici pocitaca (procesora)

- adresova
- udajova
- riadiaca



3.3.3.2 Komunikacia procesora s hlavnou pametou



3.3.4 Vyrovnavacia pamet

Procesor ⇔ VP (CACHE) ⇔ HP

Nekonzistencia informacii:

- zapis spat (copy-back)
- zapis cez VP (write-through)
- vyber riadku LRU najdlhsi cas nepouzity (least–recentlyused)

LFU – najmenej casto pouzivany riadok (least-frequently used)

3.3.5 Vonkajcie pamete

Archivacia, prechodne uchovavanie informacii pocas vypoctu

3.3.5.1 Diskove pamete

- magneticke
- opticke
- opticko-magneticke

3.3.5.2 Paskove pamete

Magneticky princip



kazety − 2 stopy (kazda jednym smerom)

- cievkove SAM
- kazetove RWM (archiv)

neparna polarita: 00000000|I 8+1

3.3.6 Sprava a ochrana hlavnej pamete

Absolutna adresa – AZ FPP

Fyzicky pametovy priestor (kapacita HP)

Logicky pametovy priestor (program + udaje) LPP

LPP=FPP → ideal

Priciny:

- LPP>FPP (virtualna pamet) potebna rychla vonkajsia (hard disk)
- Viac pouzivatelov → viac programov v HP; snaha o dynamicku relokovatelnost (rozne absol. adresy)
- Pristupne prava ~ zapis (suvisi aj s ochranou)
 Sprava HW+SW (ideal spracovavat hardverovo)
 MMU memory manager unit

3.3.6.1 Virtualna pamet


- segmentovanie
- strankovanie

Segmentovanie:

- program a udaje
- rozdelene na bloky segmenty
- 1. segment program
- 2. segment podprogramy
- 3. segment udaje

Logicke adresy

offset




Priciny (deskriptor):

- 1. bazova adresa segmentu (zaciatok segmentu)
- 2. velkost segmentu (limit) offset < limit (ochrana)
- 3. vlastnosti (atributy) segmentu
- 4. adresa segmentu vo vonkajsej pameti

Absolutna adresa → baza + posunutie

Relativne adresovanie

Externa fragmentacia



Strankovanie − HP rozdelena na useky s rovnakou dlzkou → stranky

20.1.2009 - 13.30

 $100\min = 1h 40\min$

Pisat tvorivo, neocakaca sa pisanie skript (co sa da – obrazok, inak heslovite)

PSS – 20 otazok INFO – 16 otazok (po 5 bodoch)

Xena