

B2B32DITA

Laboratorní úloha č. 5

Synchronní čítač s parametrizací kódu a s výstupem na displej

Postup práce

1. Prohlédněte si úkol dne v Moodle.

a) Návrh a realizace synchronního 4bitového čítače

2. Spustíte program Quartus Lite Edition.¹

3. Vytvoříte nový projekt pomocí ikony na úvodní obrazovce *New Project Wizard*.

4. V prvním okně jen dole odklikněte *Next*.

V dalším okně specifikujte cestu pro uložení projektu.²

V další řádce vyplňte vhodný název projektu³, např. *stopky*.

V dalším řádku obdobně vyplňte jméno entity: *citac*⁴.

V dalším okně ponechte volbu na možnosti „*Empty project*“ a odklikněte *Next*, další okno opět jen odklikněte pomocí *Next*.

1 - Pokud se po spuštění Quartus otevře předchozí projekt, ukončete ho (File → Close Project).


2 – Zvolte pro umístění složky projektu Vaši pracovní složku na disku ve složce *Users* a v něm podsložku s Vaším přihlašovacím jménem.

3 – Nepoužívejte diakritiku, mezeru, speciální znaky a jméno nesmí začínat číslem.

4 – Jako první entitu budeme tvořit základní čítač.

a) **Návrh a realizace synchronního 4bitového čítače**

5. V dalším okně „New Project Wizard – Family, Device & Board Settings“ zvolte správný přípravek DE10-Lite¹.



1 - Nejprve v horní části okna překlikněte na kartu „*Board*“.

Zde v levém roletovém menu „*Family*:“ zkontrolujte, že je označena položka „MAX 10“.


V pravém roletovém menu „*Development Kit*:“ pak vyberte variantu „MAX 10 DE10-Lite“. Tím se v prostřední části okna „*Available boards*:“ objeví položka „MAX 10 DE10-Lite“.

Kliknutím levým tlačítkem myši ji označte.

Dále odškrtněte (zrušte zaškrtnutí) volby „Create top-level design file.“ ve spodní části okna a odklikněte celé okno pomocí Next.

V posledním okně klikněte na *Finish*.

a) Návrh a realizace synchronního 4bitového čítače

6. Vytvořte v projektu nový soubor pomocí menu *File* → *New...*, případně klikněte na ikonu  v hlavní liště ikon.¹
7. Vytvoří se prázdný soubor pro zápis VHDL kódu.
Soubor uložte².
Zvolte vhodný název souboru např. *citac*.
8. Nyní nakopírujte do založené entity základního čítače předpřipravený VHDL kód č. 1³ z kapitoly 6 teoretického úvodu.
9. Do zkopírovaného VHDL kódu doplňte chybějící části, využijte připravený kód z domácí přípravy (úkol č. I).
Uložte celý projekt.⁴
10. Spusťte kompilaci projektu.⁵

1 - Z nabídky zdrojů vyberte položku „VHDL File“ v sekci „Design Files“ a potvrďte pomocí OK.

2 – V menu „File“ zvolte „Save As...“. V nově otevřeném okně zkontrolujte, že soubor bude uložen ve složce projektu.

Zkontrolujte, že soubor má příponu „.vhd“.

Zkontrolujte, že volba „Add file to current project“ je zaškrtnuta a klikněte na tlačítko *Uložit*.

3 – Jde o kód pro realizaci základního 4bitového synchronního čítače pomocí behaviorálního popisu.

4 – Menu *File* → *Save All* s ikonou několika disket v hlavní nabídce programu Quartus.

5 – Kompilaci zahájíte pomocí ikony modrého trojúhelníku v hlavní liště ikon v horní části programu Quartus.


Pokud se v průběhu kompilace nevyskytla žádná chyba či problém, bude u všech jejích fází v okně *Tasks* uvedeno zelené úspěšné potvrzení (fajfka), v opačném případě bude u příslušné fáze kompilace zobrazena červená ikona chyby (křížek).

Počet a bližší popis chyb lze nalézt v konzoli níže kliknutím na ikonu bílého křížku v červeném kolečku a listováním ve zprávách.

Provedte postupně opravy případných chyb a problémů, začněte vždy s opravou chyb odshora.

Po každé opravě chyby opět uložte celý projekt v menu *File* → *Save All* v hlavní nabídce programu Quartus a spusťte pomocí ikony modrého trojúhelníku novou kompilaci projektu.

b) Realizace čítače-stopek s výstupem na 7segmentový displej

11. Z úlohy číslo 2 okopírujte soubor převodníku *BCD7segmentVHDL.vhd*¹ do složky pro úlohu číslo 5.² Zařaďte zkopírovaný soubor do aktuálního projektu.³
12. Vytvořte v projektu nový soubor pomocí menu *File* → *New...*, případně klikněte na ikonu  v hlavní liště ikon.⁴
Vytvoří se prázdný soubor pro zápis VHDL kódu.
Soubor uložte⁵.
Zvolte vhodný název souboru např. *citac_7segment*.

1 – pokud jste postupovali podle návodu.

2 – Podrobný návod:

Spusťte na Průzkumník souborů (či podobný program) a najděte ve složce vašich projektů projekt z laboratorní úlohy č. 2

Najděte VHDL soubor obsahující realizaci převodníku pomocí VHDL jazyka (RTL popisem) „*BCD7segmentVHDL.vhd*“.

Zkopírujte tento soubor do složky projektu laboratorní úlohy č. 5 (*stopky*).

3 - V levém horním okně *Project Navigator* zvolte *Files*.

Objeví se složka, dvakrát na ni klikněte, zobrazí se okno *Settings*..

V horním řádku okna *Settings* --> *Files* najděte soubory, které chcete vložit do projektu.

Po výběru souborů okno zavřete pomocí *OK*.


V okně *Project navigator* jsou nyní vidět i soubory nově přidané do projektu.

4 – Z nabídky zdrojů vyberte položku „*VHDL File*“ v sekci „*Design Files*“ a potvrďte pomocí *OK*.

5 – V menu „*File*“ zvolte „*Save As...*“. V nově otevřeném okně zkontrolujte, že soubor bude uložen ve složce projektu.
Zkontrolujte, že soubor má příponu „.vhd“.
Zkontrolujte, že volba „*Add file to current project*“ je zaškrtnuta a klikněte na tlačítko *Uložit*.

b) Realizace čítače-stopek s výstupem na 7segmentový displej

13. V souboru vytvořte VHDL kód pro realizaci výsledné entity čítače-stopek s výstupem na 7segmentový displej.¹
Zkopírujte předpřipravenou část VHDL kódu č. 2 této entity z kapitoly 6 v teoretickém úvodu.
Doplňte chybějící části VHDL kódu podle domácí přípravy (úkol č. II).²
Uložte celý projekt.³
14. V levé horní části hlavního okna programu Quartus najděte menu s názvem „Project Navigator“ a vedle něho rozbalte kliknutím na šipku jeho nabídku. Z roletového menu vyberte položku „Files“:⁴



1 – Tato entita bude obsahovat dvojici komponent:

- předchozí základní čítač (*citac*, pokud jste zvolili název v souladu s návodem) a
- převodník z kódu BCD do kódu 7segmentového displeje (*BCD7segmentVHDL*, pokud jste zvolili název dle návodu).

2 – Tak vytvoříte strukturu entity čítače-stopek s výstupem na displej podle obrázku č. 5 z teoretického úvodu.

3 – Menu *File* → *Save All* s ikonou několika disket v hlavní nabídce programu Quartus.

4 – Dojde k přepnutí zobrazení hlavních souborů v celém projektu v okně pod touto nabídkou.


Budou zde zobrazeny všechny doposud vytvořené či zkopírované soubory projektu obsahující VHDL kódy, tedy *citac*, *citac_7segment* a *BCD7segmentVHDL*.

b) Realizace čítače-stopek s výstupem na 7segmentový displej

15. Pravým tlačítkem myši klikněte (označte) soubor s výslednou entitou čítače-stopek s výstupem na 7segmentový displej (*citac_7segment*).

Z menu vyberte položku „Set as Top-Level Entity“ podle obrázku.

Tento soubor s kódem v jazyce VHDL označen jako hlavní entita projektu a bude s ním prováděna kompilace a implementace do přípravku.



b) Realizace čítače-stopek s výstupem na 7segmentový displej

16. Spustíte kompilaci VHDL kódu.¹
17. V případě úspěšně zkompilevaného projektu přiřadíte vstupům/výstupům jejich fyzické zapojení na přípravku DE10-Lite.²
18. Ve sloupečku *Location* uveďte u každého portu v seznamu jeho přiřazení na správný pin přípravku. Pro tlačítka vstupů *Clock* a *Reset* navíc ve sloupečku *I/O Standard* kliknutím zvolte v menu možnost „2.5 V Schmitt Trigger“³.

Vstup/ výstup	Clock	Reset	Stop	digit1[0]	digit1[1]	digit1[2]	digit1[3]	digit1[4]	digit1[5]	digit1[6]	digit2[0]	digit2[1]	digit2[2]	digit2[3]	digit2[4]	digit2[5]	digit2[6]
Pin	A7	B8	*	C14	E15	C15	C16	E16	D17	C17	C18	D18	E18	B16	A17	A18	B17
I/O Standard	2.5 V Schmitt Trigger	2.5 V Schmitt Trigger	**	**	**	**	**	**	**	**	**	**	**	**	**	**	**

1 – Postup:

Kompilaci zahájíte pomocí ikony modrého trojúhelníku v hlavní liště ikon v horní části programu Quartus.

Pokud se v průběhu kompilace nevyskytla žádná chyba či problém, bude u všech jejích fází v okně Tasks uvedeno zelené úspěšné potvrzení (fajfka), v opačném případě bude u příslušné fáze kompilace zobrazena červená ikona chyby (křížek).

Počet a bližší popis chyb lze nalézt v konzoli níže kliknutím na ikonu bílého křížku v červeném kolečku a listováním ve zprávách.

Proveďte postupně opravy případných chyb a problémů, začněte vždy s opravou chyb odshora.

Po každé opravě chyby opět uložte celý projekt v menu *File* → *Save All* v hlavní nabídce programu Quartus a spustíte pomocí ikony modrého trojúhelníku novou kompilaci projektu.

2 – V hlavní horní liště ikon klikněte tedy na ikonu *Pin Planner*, případně vyberte v menu *Assignments* → *Pin Planner*.

Otevře se okno *Pin Planner* pro přiřazování pinů vstupům/výstupům v projektu.

Ve spodní části okna *Pin Planneru* se nachází seznam všech vstupů a výstupů definovaných v projektu (schématu či top-level entitě projektu).

3 – viz kapitolu 5 teoretického úvodu.

Poznámky:

* - vstup *Stop* ponecháme v laboratorní úloze č. 5 nepřirazený, žádný pin tedy nevyplňujte.

** - kromě tlačítkových vstupů *Stop* a *Reset* u žádných dalších vstupů/výstupů automaticky vyplněnou hodnotu, 2.5 V, neměňte.

Uvedené pořadí výstupů na 7segmentový displej předpokládá, že při návrhu převodníku z kódu BCD do kódu 7segmentového displeje jste přiřadili proměnnou „*a*“ na nejnižší řádové místo výstupních funkcí, proměnnou „*b*“ na druhé nejnižší řádové místo atd. Pokud nikoliv, bude možná nutné otočit přiřazení pořadí výstupů na segmenty displeje.

b) Realizace čítače-stopek s výstupem na 7segmentový displej

19. Tomuto přiřazení odpovídají 2 tlačítka (KEY0 a KEY1) u pravého okraje přípravku a dvojice 7segmentových displejů ve spodní části přípravku:



20. Připojte přípravek *Terasic DE10-Lite* pomocí USB kabelu do PC.¹
21. V okně *Tasks* (levé dolní okno) klikněte dvakrát levým tlačítkem na položku „*Program Device (Open Programmer)*“.
- Spustí se okno pro naprogramování přípravku DE10-Lite s názvem *Programmer*.

1 – Poznámka: dvojice zelených LED, jedna na levém okraji přípravku (tzv. POWER GOOD) a jedna v levém horním rohu přípravku (tzv. CONF_D), by se měla rozsvítit. Červené indikační LED v pravé dolní části a 7segmentové displeje ve spodní části přípravku začnou blikat.

b) Realizace čítače-stopek s výstupem na 7segmentový displej

22. Zkontrolujte, že je přes USB rozhraní korektně načten přípravek DE10-Lite s FPGA MAX 10.¹
Klikněte na tlačítko „Start“.
V okénku „Progress:“ proběhne naprogramování přípravku, pokud je vše v pořádku, zobrazí se „100% (successful)“ v zeleném poli.
23. Otestujte funkčnost a správnost navrženého čítače-stopek.²
Ukažte výsledek učiteli.
24. Zavřete okno *Programmer* křížkem v horním pravém rohu okna.
Zavřete celý projekt *File* → *Close Project*.
Ukončete program Quartus a odhlaste se z PC.

1 – V levém horním rohu okna *Programmer* klikněte na tlačítko „*Hardware Setup...*“.
V tomto okně v položce „*Currently selected hardware:*“ rozklikněte roletové menu a vyberte položku „*USB-Blaster [USB-0]*“.

Zavřete okno pomocí *Close*.

Zkontrolujte, že ve spodní části okna se nachází FPGA pole s označením 10M50DAF484ES.

Ověřte, že v horní části okna je vybrán soubor pro naprogramování FPGA pole z aktuální složky projektu.

Zkontrolujte, že je zaškrtnuta volba ve sloupečku *Program/Configure*.

2 – Pomocí tlačítek pro vstupy *Clock* a *Reset* a s výstupem na dvojici 7segmentových displejů zkontrolujte funkčnost a výstup stopek.