时序逻辑电路分析与设计(补充)

概述


组合电路: 电路在任何时刻产生的稳定输出,都只取决于该时刻电路 的输入信号。


$$y_n = f_n(x_1, x_2, \cdots x_i) \qquad (n = 1, 2, \cdots j)$$

时序电路: 电路在任何时刻产生的稳定输出,不仅取决于该时刻电路 的输入信号,而且也取决于电路过去的输入信号,即与电路的内部状态 有关。

由于输出与过去输入信号有关,时序电路必须包含具有记忆能力的元 件,以便保存与过去输入信号有关的信息。

在时序电路中存在反馈环节,其电路结构框图如下所示:





时序电路的状态:

"状态"是时序电路中一 个极为重要的概念。

时序电路的状态分外部状 态和内部状态。

外部状态由组合电路的外部输出 y_1 , y_2 , ... y_j 给出。

内部状态由存储电路的输出 q_1 , q_2 , ... q_l 给出。

"时序电路的状态"通常是指其内部状态。

时序电路的分类:

来时,时序电路的状态才能发生改变,而且只改 同步时序电路 参一次。如果时钟脉冲没到来,即使输入信号有 改变,可能影响输出,但不影响"状态"。时钟 脉冲间隔不能太短。

有一个统一的时钟脉冲,只有在时钟脉冲到

组合逻辑电路

存储电路

:

时序电路

没有统一的时钟脉冲同步,状态改变由输入信号 异步时序电路 直接引起。

时序电路的输入信号可以是 电平信号,也可以是脉冲信号。

在时序电路中, 时钟脉冲(对 同步时序电路) 或输入信号(对 异步时序电路)的作用将引起电 路状态的改变。

组合逻辑电路 存储电路

时序电路的现态和次态

在某时钟脉冲(或输入信号)到来以前的电路状态称为电路的现态, 用符号 q^n 表示。(或用符号 q 表示)

而把时钟脉冲(或输入信号)作用后的新状态称为电路的次态,用 符号 q^{n+1} 表示。 (或用符号 q^* 表示)

由电路结构图,可知电路的次态 q^{n+1} 由存储电路的输入 z_1 , z_2 , ... z_k 及电路的现态 q^n 决定,有

$$\mathbf{q}_{s}^{n+1} = \mathbf{h}_{s}(\mathbf{z}_{1}, \mathbf{z}_{2}, \dots \mathbf{z}_{k}, \mathbf{q}_{1}^{n}, \mathbf{q}_{2}^{n}, \dots \mathbf{q}_{1}^{n}) \qquad (s = 1, 2, \dots l)$$
(3)

上式称为存储电路的特征方程,也称状态方程。

(1)、(2)、(3) 三个方程组完整地描述了时序电路的逻辑功能和工作特性。

组合逻辑电路 组合逻辑电路和时序逻辑电路的区别: 时序逻辑电路 组合逻辑电路 和电路过去状态有关 逻辑功能 和电路过去状态无关 电路结构 有反馈、存储电路 不需要反馈、存储电路 输出函数 描述逻辑功 $y_m = f_m(x_1, x_2, \cdots x_i, q_1, q_2, \cdots q_l)$ $y_n = f_n(x_1, x_2, \cdots x_i)$ 能的方程 $z_n = g_n(x_1, x_2, \dots x_i, q_1, q_2, \dots q_l)$ 输出函数 $\boldsymbol{q}_{s}^{n+1} = \boldsymbol{h}_{s}(\boldsymbol{z}_{1}, \boldsymbol{z}_{2}, \cdots \boldsymbol{z}_{k}, \boldsymbol{q}_{1}^{n}, \boldsymbol{q}_{2}^{n}, \cdots \boldsymbol{q}_{s}^{n})$ 控制函数 向量函数形式: 向量函数形式: Y = F[X, Q]Y = F[X]状态函数 Z = G[X, O] $O^{n+1} = H[Z, O^n]$

6.1 时序逻辑电路的状态表、状态图、状态机流程图和时序图

时序电路的输出与现时的输入及现时电路的状态有关,而电路的现 时状态又由电路过去的输入状态所决定。故同步时序电路要讨论的主要 问题就是电路的输入与状态转换的关系。

状态转换表: 反映输入与状态转换关系的表格。

状态转换图: 反映输入与状态转换关系的图解。

状态机流程图(SM图):状态转换图按时钟信号顺序展开的一种形式。 时序图: 在输入信号和时钟脉冲序列作用下, 电路状态、输出状态 随时间变化的波形图称为时序图。

它们在时序电路的分析和设计中起着重要的作用。

一、状态表的表示形式

时序电路按输出是否与输入有关分为米里型电路和摩尔型电路。

1. 米里型 (Mealy) 时序电路

输出不仅和电路时序本身的现态有关,而且与电路的输入有关,这 样的时序电路称为米里型时序电路。

米里型时序电路的状态表

q ⁿ X	0	1
0 0		
0 1		
10		
11		
	an+1	/v

反映了时序电路的现态qn、次态 q^{n+1} 、输入X,输出y的相互关系。

与式(1)~(3)等效。

米里型电路是一般情况的时序电路。



二、状态图的表示形式

状态图——用图示方法表示状态表。

与时序电路的状态表等效,是描述时序电路工作特性的另一种常用 方法。

米里型电路状态图表示法:



摩尔型电路状态图表示法:




三、状态机流程图(SM图)


SM图是时序电路(状态机)的一种描述形式。

它是状态转换图按时钟信号顺序展开的一种形式,可直观表示出时序 电路的运行过程。

1、SM图的图形符号




一个时序电路的SM图由若干SM模块组成,每个模块包含一个状态框、若干个判断框和条件输出框。





在输入信号和时钟脉冲序列作用下,电路状态、输出状态随时间变化 的波形图称为时序图。




6.2 同步时序电路的分析方法

分析时序电路的目的是为了了解时序电路的逻辑功能,也可通过分析 发现或改进电路中可能存在的不合理部分。


时序电路的分析就是根据给定的电路的逻辑图,找出它的状态图和状态表,然后从状态图和状态表得到电路工作特性的详细描述(用时序图 或文字说明)。


分析时序电路的一般步骤:


- 1、分析电路结构(分清组合电路和存储电路);
- 2、列出组合电路的全部输出函数和控制函数(驱动函数、激励函数);3、写出存储电路的特性方程,即状态方程(依据控制函数和触发器的
- 4、列出时序电路的状态真值表(依据2,3步所得方程组);
- 5、作出状态表和状态图;
- 6、电路特性描述。





























状态转换表的另一种形式

CP的顺序	\mathbf{Q}_3	\mathbf{Q}_2	Q ₁	Υ
0	0	0	0 4777	0
1	0	0	1 0 1 0 1 0 0	0
2	0	1	0	0
3	0	1	1	0
4	- 1	0	0	0
5	- 1	0	1	0
6	- 1	1	0	0
7	0	0	0 -3	1
0	1	1	1	1
1	0	0	0	0

\mathbf{Q}_3^{n}	Q ₂ ⁿ	Q ₁ ⁿ	Q ₃ ⁿ⁺	¹ Q ₂ ⁿ⁺	Q ₁ ⁿ⁺¹	Υ	
0	0	0	0	0	1	0	
0	0	1	0	1	0	0	
0	1	0	0	1	1	0	
0	1	1	1	0	0	0	
1	0	0	1	0	1	0	
1	0	1	1	1	0	0	
1	1	0	0	0	0	1	
1	1	1	0	0	0	1	

6.3 同步时序电路的设计


6.3.1 同步时序电路设计的一般步骤

时序电路的设计就是根据逻辑要求(对电路工作性能的要求),设计 一个具体的逻辑电路。

由于时序电路的逻辑功能可以用输出函数(输出方程)、控制函数 (驱动方程)和时序电路的特征方程(状态方程)来描述。因此,设计一 个时序电路时,如果能根据设计要求推导出这几个方程式,就可以根据方 程式画出逻辑图来。

同步时序电路设计的一般步骤 如下:

- 1、逻辑抽象,作出电路的原始状态转换图、状态转换表。
- 2、对状态表进行化简。
- 3、对状态进行编码(即状态分配),进而作出状态转移表。
- 4、选定触发器类型,求出电路的逻辑函数表示式(状态方程、驱动 方程和输出方程)。
- 5、画出逻辑图。
- 6、检测设计的电路能否自启动。



6.3.5 同步时序电路设计举例

前面已经较为详细的讨论了逻辑设计的理论和基本方法,本节学习一些 具体的同步时序电路的设计。

同步时序电路设计的一般步骤 如下:

- 1、逻辑抽象,作出电路的原始状态转换图、状态转换表。
- 2、对状态表进行化简。
- 3、对状态进行编码(即状态分配),进而作出状态转移表。 4、选定触发器类型,求出电路的逻辑函数表示式(状态方程、驱动 方程和输出方程)。
- 5、画出逻辑图。
- 6、检测设计的电路能否自启动。

*2、对状态表进行化简

完全给定电路的状态化简

特点:状态图和状态表中所有次态和输出都是给定的。

(不包含任意项X)

1、利用等效状态概念进行状态化简的基本方法

等效状态:

若状态S_i和S_i,在各种输入情况下输出都相同,而且次态也都相同, 则 S_i 和 S_j 称为等效状态,也称为等效对。

当电路处于状态 S_i 或 S_j 时,在时序电路的输入端加上任意的信号 序列,它们具有相同的输出序列。即有相同的外部特性。

故等效状态可以合并——即看成一个状态。

*2、对状态表进行化简

完全给定电路的状态化简

状态合并条件,

- (1) 在所有允许的输入条件下,两个或两个以上状态相应的输出相 同,次态相同或仍为现态对时,这些状态可以合并为一个状态。
- (2) 在所有允许的输入条件下,如果状态S₁和S₂相应的输出相同, S_3 和 S_4 相应的输出相同,且 S_1 、 S_2 与 S_3 、 S_4 互为隐含条件,则 S_1 和 S_2 可 以合并,S₃和S₄也可以合并,此结论可推广到多对。

第一种情况,输出相同,次态相同。

第二种情况,输出相同,次态交替(现态对)。

第二种情况,输出相同,(状态对)次态循环。

利用隐含表进行状态化简的方法(系统化简法)

一般步骤:

- (1) 画隐含表表格
- (2) 作顺序比较
- (3) 作关联比较
- (4) 列最大等效类
- (5) 画最小化状态表

*3、对状态进行编码(即状态分配),进而作出状态转移表。

采用什么样的分配方法才能得到最佳的设计结果?这个问题比较复杂,目前尚未有一套行之有效的分析步骤可以遵循。这里提供几点作为参考:

- 1、 次态相同, 现态相邻。(某一输入条件下次态相同)
- 注:相邻(Adjacent)是指表示状态的二进制代码有一位相异。
- 2、 次态组合相同,现态相邻。并尽可能使这些次态相邻。
- 3、 次态较多相同, 现态相邻。
- 4、 同一现态,次态相邻。
- 5、输出相同,现态相邻。(使输出表达式更简单些)


以上的几个原则,越靠前越重要,越应该优先满足。

在状态分配的过程中,往往需要进行多次的试验才能得到最佳的方案。

例: 试设计一个带有进位输出端的十三进制计数器。


解:十三进制计数器应有十三个有效状态,分别用 $S_0、S_1、……S_{12}表示,依题意,可画出右图所示的电路状态转换图。$

电路有13个状态,应取触发器的位数n=4。 取自然二进制数 $0000\sim1100$ 作为 $S_0\sim S_{12}$ 的编码,则状态转换表为



取自然二进制数0000~1100作为S₀~ S₁₂

状态变化		ħ	念	编码	进位	等效十
顺序	Q_3	Q ₂	Q ₁	Q_0	输出C	进制数
S ₀	0	0	0	0	0	0
S ₁	0	0	0	1	0	1
S ₂	0	0	1	0	0	2
S ₃	0	0	1	1	0	3
S ₄	0	1	0	0	0	4
S ₅	0	1	0	1	0	5
S ₆	0	1	1	0	0	6
S ₇	0	1	1	1	0	7
S ₈	1	0	0	0	0	8
S ₉	1	0	0	1	0	9
S ₁₀	1	0	1	0	0	10
S ₁₁	1	0	1	1	0	11
S ₁₂	1	1	0	0	1	12
S	0	0	0	0	0	0



由状态转换表画出次态逻辑函数和进位输出 状态变 状态编码 函数的卡诺图:

电路次态/输出的卡诺图

$\sqrt{Q_1^*G}$	26				
$Q_3^{\alpha}Q_2^{\alpha}$	00	01	11	10	
00	0001/0	0010/0	0100/0	0011/0	
01	0101/0	0110/0	1000/0	0111/0	
11	0000/1	xxxx/x	xxxx/x	xxxx/x	
10	1001/0	1010/0	1100/0	1011/0	

 $\mathbf{Q}_3^{\mathbf{n}+\mathbf{l}}\mathbf{Q}_2^{\mathbf{n}+\mathbf{l}}\mathbf{Q}_1^{\mathbf{n}+\mathbf{l}}\mathbf{Q}_0^{\mathbf{n}+\mathbf{l}}\big/\mathbf{C}$

将电路次态/输出卡诺图分解为五个卡诺图,由这些卡诺图求出电路的状态方程和输出方程。

状态变	10	(金)	豧仰	进位	等双	
化顺序	Q_3	Q,	Q,	Q _n	输出	十进
	3			0	С	制数
S ₀	0	0	0	0	0	0
S ₁	0	0	0	1	0	1
S ₂	0	0	1	0	0	2
S ₃	0	0	1	1	0	3
S ₄	0	1	0	0	0	4
S ₅	0	1	0	1	0	5
S ₆	0	1	1	0	0	6
S ₇	0	1	1	1	0	7
S ₈	1	0	0	0	0	8
S ₉	1	0	0	1	0	9
S ₁₀	1	0	1	0	0	10
S ₁₁	1	0	1	1	0	11
S ₁₂	1	1	0	0	1	12
S ₀	0	0	0	0	0	0

