时序逻辑电路分析与设计（补充）

概 述

组合电路：电路在任何时刻产生的稳定输出，都只取决于该时刻电路的输入信号。

$$y_n = f_n(x_1, x_2, \cdots x_i) \qquad (n = 1,2,\cdots j)$$

时序电路：电路在任何时刻产生的稳定输出，不仅取决于该时刻电路的输入信号，而且也取决于电路过去的输入信号，即与电路的内部状态有关。

由于输出与过去输入信号有关，时序电路必须包含具有记忆能力的元件，以便保存与过去输入信号有关的信息。

在时序电路中存在反馈环节，其电路结构框图如下所示：



例：





由上图，有

$$y_m = f_m(x_1, x_2, \cdots x_i, q_1, q_2, \cdots q_l) \qquad (m = 1,2,\cdots j) \qquad （1）$$

$$z_n = g_n(x_1, x_2, \cdots x_i, q_1, q_2, \cdots q_l) \qquad (n = 1,2,\cdots k) \qquad （2）$$

逻辑函数 y_m 称为输出函数，z_n 称为控制函数或激励函数。

时序电路的状态：

“状态”是时序电路中一个极为重要的概念。

时序电路的状态分外部状态和内部状态。



外部状态由组合电路的外部输出 y_1，y_2，… y_j 给出。

内部状态由存储电路的输出 q_1，q_2，… q_l 给出。

“时序电路的状态” 通常是指其内部状态。

时序电路的分类：

- 时序电路
  - 同步时序电路：有一个统一的时钟脉冲，只有在时钟脉冲到来时，时序电路的状态才能发生改变，而且只改变一次。如果时钟脉冲没到来，即使输入信号有改变，可能影响输出，但不影响“状态”。时钟脉冲间隔不能太短。
  - 异步时序电路：没有统一的时钟脉冲同步，状态改变由输入信号直接引起。

时序电路的输入信号可以是电平信号，也可以是脉冲信号。

在时序电路中，时钟脉冲（对同步时序电路）或输入信号（对异步时序电路）的作用将引起电路状态的改变。



时序电路的现态和次态

在某时钟脉冲（或输入信号）到来以前的电路状态称为电路的现态，用符号 q^n 表示。(或用符号 q 表示)

而把时钟脉冲（或输入信号）作用后的新状态称为电路的次态，用符号 q^{n+1} 表示。 (或用符号 q^* 表示)

由电路结构图，可知电路的次态 q^{n+1} 由存储电路的输入z_1，z_2，…z_k 及电路的现态 q^n 决定，有

$$q_S^{n+1} = h_s(z_1, z_2, \cdots z_k, q_1^n, q_2^n, \cdots q_l^n) \qquad (s = 1,2,\cdots l) \qquad （3）$$

上式称为存储电路的特征方程，也称状态方程。

(1)、(2)、(3) 三个方程组完整地描述了时序电路的逻辑功能和工作特性。



组合逻辑电路和时序逻辑电路的区别：

	时序逻辑电路	组合逻辑电路
逻辑功能	和电路过去状态有关	和电路过去状态无关
电路结构	有反馈、存储电路	不需要反馈、存储电路

描述逻辑功能的方程

时序逻辑电路：

输出函数

$$y_m = f_m(x_1, x_2, \cdots x_i, q_1, q_2, \cdots q_l)$$

控制函数

$$z_n = g_n(x_1, x_2, \cdots x_i, q_1, q_2, \cdots q_l)$$

状态函数

$$q_s^{n+1} = h_s(z_1, z_2, \cdots z_k, q_1^n, q_2^n, \cdots q_l^n)$$

向量函数形式：

$$Y = F[X, Q]$$

$$Z = G[X, Q]$$

$$Q^{n+1} = H[Z, Q^n]$$

组合逻辑电路：

$$y_n = f_n(x_1, x_2, \cdots x_i)$$

输出函数

向量函数形式：

$$Y = F[X]$$

6.1 时序逻辑电路的状态表、状态图、状态机流程图和时序图

时序电路的输出与现时的输入及现时电路的状态有关，而电路的现时状态又由电路过去的输入状态所决定。故同步时序电路要讨论的主要问题就是电路的输入与状态转换的关系。

状态转换表：反映输入与状态转换关系的表格。

状态转换图：反映输入与状态转换关系的图解。

状态机流程图(SM图)：状态转换图按时钟信号顺序展开的一种形式。

时序图：在输入信号和时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图称为时序图。

它们在时序电路的分析和设计中起着重要的作用。

一、状态表的表示形式

时序电路按输出是否与输入有关分为米里型电路和摩尔型电路。

1. 米里型（Mealy）时序电路

输出不仅和电路时序本身的现态有关，而且与电路的输入有关，这样的时序电路称为米里型时序电路。

米里型时序电路的状态表

q^n \ x	0	1
0 0		
0 1		
1 0		
1 1		

q^{n+1}/y

反映了时序电路的现态q^n、次态q^{n+1}、输入X，输出y的相互关系。

与式（1）~（3）等效。

米里型电路是一般情况的时序电路。

2. 摩尔型（Moore）时序电路

输出仅与时序电路的现态有关，而与输入无关，这样的时序电路称为摩尔型时序电路。

摩尔型时序电路的状态表

q^n \ x	0	1	y
0 0			
0 1			
1 0			
1 1			

q^{n+1}

或该电路没有外部输入。

（如计数器）

状态表是描述时序电路的一种常用方法。

二、状态图的表示形式

状态图——用图示方法表示状态表。

与时序电路的状态表等效，是描述时序电路工作特性的另一种常用方法。

米里型电路状态图表示法：

摩尔型电路状态图表示法：

三、状态机流程图（SM图）

SM图是时序电路（状态机）的一种描述形式。

它是状态转换图按时钟信号顺序展开的一种形式，可直观表示出时序电路的运行过程。

1、SM图的图形符号



（a）状态框　　（b）判断框　　（c）条件输出框

2、SM模块

一个时序电路的SM图由若干SM模块组成，每个模块包含一个状态框、若干个判断框和条件输出框。

例：



一个SM模块所表示的内容相当于状态转换图中一个状态所表示的内容。

四、时序图

在输入信号和时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图称为时序图。

例：



6.2 同步时序电路的分析方法

分析时序电路的目的是为了了解时序电路的逻辑功能，也可通过分析发现或改进电路中可能存在的不合理部分。

时序电路的分析就是根据给定的电路的逻辑图，找出它的状态图和状态表，然后从状态图和状态表得到电路工作特性的详细描述（用时序图或文字说明）。

分析时序电路的一般步骤：

1、分析电路结构（分清组合电路和存储电路）；

2、列出组合电路的全部输出函数和控制函数（驱动函数、激励函数）；

3、写出存储电路的特性方程，即状态方程（依据控制函数和触发器的特性方程）；

4、列出时序电路的状态真值表（依据2，3步所得方程组）；

5、作出状态表和状态图；

6、电路特性描述。

例：分析右图所示的同步时序电路 。

解：由逻辑电路图，可得



输出函数为 $F=\overline{Q_1Q_0}$ （1）

控制函数为 $\begin{cases} J_0=K_0=1 \\ J_1=K_1=X\oplus Q_0 \end{cases}$ （2）

存储电路的特性方程为

$$\begin{cases} Q_0^{n+1}=J_0\overline{Q_0}+\overline{K_0}Q_0=\overline{Q_0} \\ Q_1^{n+1}=J_1\overline{Q_1}+\overline{K_1}Q_1=(X\oplus Q_0)\overline{Q_1}+(\overline{X\oplus Q_0})Q_1 \end{cases} \quad (3)$$

由（1）、（2）、（3）式列出状态转换真值表

输入	现态		控制函数				次态		输出
X	Q_1	Q_0	J_1	K_1	J_0	K_0	Q_1^{n+1}	Q_0^{n+1}	F
0	0	0	0	0	1	1	0	1	1
0	0	1	1	1	1	1	1	0	1
0	1	0	0	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0
1	0	0	1	1	1	1	1	1	1
1	0	1	0	0	1	1	0	0	1
1	1	0	1	1	1	1	0	1	1
1	1	1	0	0	1	1	1	0	0

分析时序电路的一般步骤：

1、分析电路结构；

2、列出组合电路的全部输出函数和控制函数；

3、写出存储电路的特性方程，即状态方程；

4、列出时序电路的状态真值表；

5、作出状态表和状态图；

6、电路特性描述。

由上表可列出时序电路状态表，并作出状态图。

X / Q_1Q_0	0	1	F
0 0	0 1	1 1	1
0 1	1 0	0 0	1
1 0	1 1	0 1	1
1 1	0 0	1 0	0

$Q_1^{n+1}Q_0^{n+1}$

输入	现态		控制函数				次态		输出
X	Q_1	Q_0	J_1	K_1	J_0	K_0	Q_1^{n+1}	Q_0^{n+1}	F
0	0	0	0	0	1	1	0	1	1
0	0	1	1	1	1	1	1	0	1
0	1	0	0	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0
1	0	0	1	1	1	1	1	1	1
1	0	1	0	0	1	1	0	0	1
1	1	0	1	1	1	1	0	1	1
1	1	1	0	0	1	1	1	0	0

由上表可列出时序电路状态表，并作出状态图。

X / Q_1Q_0	0	1	F
0 0	0 1	1 1	1
0 1	1 0	0 0	1
1 0	1 1	0 1	1
1 1	0 0	1 0	0

$Q_1^{n+1}Q_0^{n+1}$



可知，电路的工作特性是：

当X=0时，在cp的作用下，电路的状态转换为 00→01→10→11→00…

相应的输出为 1→1→1→0→1…

当x=1时，在cp的作用下，电路的状态转换为 00→11→10→01→00…

相应的输出为 1→0→1→1→1…

电路为一个可逆四进制计数器，X=0时，为加法计数器；X=1时，为减法计数器。

电路的时序图如下所示：



作图时应注意触发器的工作特性。

各波形均按理想波形画出，忽略上升、下降时间，传输延迟时间。

X / Q_1Q_0	0	1	F
0 0	0 1	1 1	1
0 1	1 0	0 0	1
1 0	1 1	0 1	1
1 1	0 0	1 0	0

$Q_1^{n+1}Q_0^{n+1}$



例：分析右图所示的同步时序电路 。

解：由逻辑电路图，可得



输出函数为 $Y=\overline{\overline{\overline{A}Q_1Q_2}\cdot\overline{A\overline{Q_1}\,\overline{Q_2}}}$ （1）

$=\overline{A}Q_1Q_2+A\overline{Q_1}\,\overline{Q_2}$

控制函数为 $\begin{cases} D_1=\overline{Q_1} \\ D_2=A\oplus Q_1\oplus Q_2 \end{cases}$ （2）

电路的状态方程为 $\begin{cases} Q_1^{n+1}=D_1=\overline{Q_1} \\ Q_2^{n+1}=D_2=A\oplus Q_1\oplus Q_2 \end{cases}$ （3）

由（1）、（2）、（3）式列出状态转换表如下：

A / Q_2Q_1	0	1
0 0	01/0	11/1
0 1	10/0	00/0
1 1	00/1	10/0
1 0	11/0	01/0

$Q_2^{n+1}Q_1^{n+1}/ Y$

由状态转换表作出状态转换图：



电路为一个可逆四进制计数器，A=0时，为加法计数器；A=1时，为减法计数器。

例：分析右图所示的同步时序电路 。

解：由所给逻辑电路图，可知



输出函数为 $F = XQ_1Q_2$ （1）

控制函数为 $\begin{cases} T_1 = X \\ T_2 = XQ_1 \end{cases}$ （2）

状态方程为 $\begin{cases} Q_1^{n+1} = T_1 \oplus Q_1 = X \oplus Q_1 \\ Q_2^{n+1} = T_2 \oplus Q_2 = (XQ_1) \oplus Q_2 \end{cases}$ （3）

由（1）、（2）、（3）式列出状态转换真值表

输 入	现 态		控 制 函 数		次 态		输 出
X	Q_2	Q_1	T_2	T_1	Q_2^{n+1}	Q_1^{n+1}	F
0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0
0	1	0	0	0	1	0	0
0	1	1	0	0	1	1	0
1	0	0	0	1	0	1	0
1	0	1	1	1	1	0	0
1	1	0	0	1	1	1	0
1	1	1	1	1	0	0	1

状态转换表

Q_2Q_1 \ X	0	1
0 0	00/0	01/0
0 1	01/0	10/0
1 0	10/0	11/0
1 1	11/0	00/1

$Q_2^{n+1}Q_1^{n+1}$ / F

由状态转换表作出状态转换图如下：



Q_2Q_1 \ X	0	1
0 0	00/0	01/0
0 1	01/0	10/0
1 0	10/0	11/0
1 1	11/0	00/1

$Q_2^{n+1}Q_1^{n+1}$ / F

由上，可知电路的逻辑功能：

当X=0时，电路的状态保持不变，且输出为 0。

当x=1时，在cp的作用下，电路的状态转换为 00→01→10→11→00…。

相应的输出为 0→0→0→1→0…。

电路是一个带控制端的四进制计数器。

例：分析右图所示的同步时序电路 。

解：由所给逻辑电路图，可知



输出函数为

$\begin{cases} F_1 = \overline{Q}_2\overline{Q}_1 & F_2 = \overline{Q}_2Q_1 \\ F_3 = Q_2Q_1 & F_4 = Q_2\overline{Q}_1 \end{cases}$ （1）

控制函数为

$\begin{cases} J_1 = \overline{Q}_2 & K_1 = Q_2 \\ J_2 = Q_1 & K_2 = \overline{Q}_1 \end{cases}$ （2）

由JK触发器的特性方程 $Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$ ，可得状态方程：

$\begin{cases} Q_1^{n+1} = J_1\overline{Q}_1 + \overline{K}_1Q_1 = \overline{Q}_2\overline{Q}_1 + \overline{Q}_2Q_1 = \overline{Q}_2 \\ Q_2^{n+1} = J_2\overline{Q}_2 + \overline{K}_2Q_2 = Q_1\overline{Q}_2 + Q_1Q_2 = Q_1 \end{cases}$ （3）

由（1）、（2）、（3）式列出状态转换真值表

现 态		控 制 函 数				次 态		输 出			
Q_2	Q_1	J_2	K_2	J_1	K_1	Q_2^{n+1}	Q_1^{n+1}	F_4	F_3	F_2	F_1
0	0	0	1	1	0	0	1	0	0	0	1
0	1	1	0	1	0	1	1	0	0	1	0
1	1	1	0	0	1	1	0	0	1	0	0
1	0	0	1	0	1	0	0	1	0	0	0

由状态转换真值表作出状态转换图



由状态转换图可看出，电路的存储电路部分是一个模四循环码计数器。组合电路部分是一个译码器。整个电路是一个循环码节拍脉冲发生器。



在时钟脉冲CP作用下，电路的状态及输出波形如下：



例：分析右图所示的同步时序电路 。

解：由所给逻辑电路图，可知



输出方程为 $Y = Q_2Q_3$ （1）

驱动方程为

$\begin{cases} J_1 = \overline{Q_2Q_3} & K_1 = 1 \\ J_2 = Q_1 & K_2 = \overline{\overline{Q}_1\overline{Q}_3} \\ J_3 = Q_1Q_2 & K_3 = Q_2 \end{cases}$ （2）

状态方程为

$\begin{cases} Q_1^{n+1} = \overline{Q_3Q_2} \cdot \overline{Q}_1 \\ Q_2^{n+1} = Q_1\overline{Q}_2 + \overline{Q}_1\overline{Q}_3 \cdot Q_2 \\ Q_3^{n+1} = Q_1Q_2 \cdot \overline{Q}_3 + \overline{Q}_2Q_3 \end{cases}$ （3）

由（1）、（2）、（3）式列出状态转换表

Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Y
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	1	1	0	0
1	1	0	0	0	0	1
1	1	1	0	0	0	1

由状态转换表作出状态转换图



可知，电路是一个能自启动的七进制计数器。

电路的时序图如下：



Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Y
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	1	1	0	0
1	1	0	0	0	0	1
1	1	1	0	0	0	1

状态转换表的另一种形式

CP的顺序	Q_3	Q_2	Q_1	Y
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	0
4	1	0	0	0
5	1	0	1	0
6	1	1	0	0
7	0	0	0	1
0	1	1	1	1
1	0	0	0	0

Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Y
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	1	1	0	0
1	1	0	0	0	0	1
1	1	1	0	0	0	1

6.3 同步时序电路的设计

6.3.1 同步时序电路设计的一般步骤

时序电路的设计就是根据逻辑要求（对电路工作性能的要求），设计一个具体的逻辑电路。

由于时序电路的逻辑功能可以用输出函数（输出方程）、控制函数（驱动方程）和时序电路的特征方程（状态方程）来描述。因此，设计一个时序电路时，如果能根据设计要求推导出这几个方程式，就可以根据方程式画出逻辑图来。

同步时序电路设计的一般步骤 如下：

1、逻辑抽象，作出电路的原始状态转换图、状态转换表。
2、对状态表进行化简。
3、对状态进行编码（即状态分配），进而作出状态转移表。
4、选定触发器类型，求出电路的逻辑函数表示式（状态方程、驱动方程和输出方程）。
5、画出逻辑图。
6、检测设计的电路能否自启动。

用流程图表示如下：



6.3.5 同步时序电路设计举例

前面已经较为详细的讨论了逻辑设计的理论和基本方法，本节学习一些具体的同步时序电路的设计。

同步时序电路设计的一般步骤 如下：

1、逻辑抽象，作出电路的原始状态转换图、状态转换表。
2、对状态表进行化简。
3、对状态进行编码（即状态分配），进而作出状态转移表。
4、选定触发器类型，求出电路的逻辑函数表示式（状态方程、驱动方程和输出方程）。
5、画出逻辑图。
6、检测设计的电路能否自启动。

*2、对状态表进行化简

完全给定电路的状态化简

特点：状态图和状态表中所有次态和输出都是给定的。

（不包含任意项X）

1、利用等效状态概念进行状态化简的基本方法

等效状态：

若状态S_i和S_j，在各种输入情况下输出都相同，而且次态也都相同，则S_i和S_j称为等效状态，也称为等效对。

当电路处于状态 S_i 或 S_j 时，在时序电路的输入端加上任意的信号序列，它们具有相同的输出序列。即有相同的外部特性。

故等效状态可以合并——即看成一个状态。

*2、对状态表进行化简

完全给定电路的状态化简

状态合并条件：

（1）在所有允许的输入条件下，两个或两个以上状态相应的输出相同，次态相同或仍为现态对时，这些状态可以合并为一个状态。

（2）在所有允许的输入条件下，如果状态S_1和S_2相应的输出相同，S_3和S_4相应的输出相同，且S_1、S_2与S_3、S_4互为隐含条件， 则S_1和S_2可以合并， S_3和S_4也可以合并，此结论可推广到多对。

即

第一种情况，输出相同，次态相同。

第二种情况，输出相同，次态交替（现态对）。

第二种情况，输出相同，（状态对）次态循环。

利用隐含表进行状态化简的方法（系统化简法）

一般步骤：

（1）画隐含表表格
（2）作顺序比较
（3）作关联比较
（4）列最大等效类
（5）画最小化状态表

*3、对状态进行编码（即状态分配），进而作出状态转移表。

采用什么样的分配方法才能得到最佳的设计结果？这个问题比较复杂，目前尚未有一套行之有效的分析步骤可以遵循。这里提供几点作为参考：

1、次态相同，现态相邻。（某一输入条件下次态相同）
注：相邻（Adjacent）是指表示状态的二进制代码有一位相异。
2、次态组合相同，现态相邻。并尽可能使这些次态相邻。
3、次态较多相同，现态相邻。
4、同一现态，次态相邻。
5、输出相同，现态相邻。（使输出表达式更简单些）
以上的几个原则，越靠前越重要，越应该优先满足。
在状态分配的过程中，往往需要进行多次的试验才能得到最佳的方案。

例：试设计一个带有进位输出端的十三进制计数器。

解：十三进制计数器应有十三个有效状态，分别用S_0、S_1、……S_{12}表示，依题意，可画出右图所示的电路状态转换图。



电路有13个状态，应取触发器的位数n=4。

取自然二进制数0000~1100作为S_0~ S_{12}的编码，则状态转换表为

取自然二进制数0000~1100作为S_0~ S_{12}的编码，则状态转换表为



状态变化顺序	状态编码 Q_3	Q_2	Q_1	Q_0	进位输出C	等效十进制数
S_0	0	0	0	0	0	0
S_1	0	0	0	1	0	1
S_2	0	0	1	0	0	2
S_3	0	0	1	1	0	3
S_4	0	1	0	0	0	4
S_5	0	1	0	1	0	5
S_6	0	1	1	0	0	6
S_7	0	1	1	1	0	7
S_8	1	0	0	0	0	8
S_9	1	0	0	1	0	9
S_{10}	1	0	1	0	0	10
S_{11}	1	0	1	1	0	11
S_{12}	1	1	0	0	1	12
S_0	0	0	0	0	0	0

由状态转换表画出次态逻辑函数和进位输出函数的卡诺图：

电路次态/输出的卡诺图

$Q_3^nQ_2^n$ \ $Q_1^nQ_0^n$	00	01	11	10
00	0001/0	0010/0	0100/0	0011/0
01	0101/0	0110/0	1000/0	0111/0
11	0000/1	××××/×	××××/×	××××/×
10	1001/0	1010/0	1100/0	1011/0

$Q_3^{n+1}Q_2^{n+1}Q_1^{n+1}Q_0^{n+1}/C$

将电路次态/输出卡诺图分解为五个卡诺图，由这些卡诺图求出电路的状态方程和输出方程。

状态变化顺序	状态编码 Q_3	Q_2	Q_1	Q_0	进位输出C	等效十进制数
S_0	0	0	0	0	0	0
S_1	0	0	0	1	0	1
S_2	0	0	1	0	0	2
S_3	0	0	1	1	0	3
S_4	0	1	0	0	0	4
S_5	0	1	0	1	0	5
S_6	0	1	1	0	0	6
S_7	0	1	1	1	0	7
S_8	1	0	0	0	0	8
S_9	1	0	0	1	0	9
S_{10}	1	0	1	0	0	10
S_{11}	1	0	1	1	0	11
S_{12}	1	1	0	0	1	12
S_0	0	0	0	0	0	0



(a) Q_3^{n+1}　(b) Q_2^{n+1}　(c) Q_1^{n+1}　(d) Q_0^{n+1}

$$\begin{cases} Q_3^{n+1} = Q_3\overline{Q}_2 + Q_2Q_1Q_0 \\ Q_2^{n+1} = \overline{Q}_3Q_2\overline{Q}_1 + \overline{Q}_3Q_2\overline{Q}_0 + \overline{Q}_2Q_1Q_0 \\ Q_1^{n+1} = \overline{Q}_1Q_0 + Q_1\overline{Q}_0 \\ Q_0^{n+1} = \overline{Q}_3\overline{Q}_0 + \overline{Q}_2\overline{Q}_0 \end{cases}$$

$$C = Q_3Q_2$$



(e) C

若选用JK触发器，则应将状态方程变换成JK触发器特性方程的标准形式，即

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$



(a) Q_3^{n+1}　(b) Q_2^{n+1}　(c) Q_1^{n+1}　(d) Q_0^{n+1}

各触发器的状态方程为

$$\begin{cases} Q_3^{n+1} = (Q_2Q_1Q_0)\overline{Q}_3 + \overline{Q}_2 Q_3 \\ Q_2^{n+1} = (Q_1Q_0)\overline{Q}_2 + (\overline{Q}_3\overline{Q}_1 + \overline{Q}_3\overline{Q}_0)Q_2 = (Q_1Q_0)\overline{Q}_2 + (\overline{Q}_3 \cdot \overline{Q_1Q_0})Q_2 \\ Q_1^{n+1} = Q_0\overline{Q}_1 + \overline{Q}_0Q_1 \\ Q_0^{n+1} = \overline{Q}_3\overline{Q}_0 + \overline{Q}_2\overline{Q}_0 = (\overline{Q_3Q_2})\overline{Q}_0 + \overline{1}\,Q_0 \end{cases}$$

与 $Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$ 对照，得各触发器的驱动方程为

$$\begin{cases} J_3 = Q_2Q_1Q_0 & K_3 = Q_2 \\ J_2 = Q_1Q_0 & K_2 = \overline{\overline{Q}_3 \cdot \overline{Q_1Q_0}} \\ J_1 = Q_0 & K_1 = Q_0 \\ J_0 = \overline{Q_3Q_2} & K_0 = 1 \end{cases}$$



(e) C

输出方程为 $C = Q_3Q_2$

根据驱动方程和输出方程，画出逻辑图：



电路的完整状态转换图为



可知电路能自启动。

例：设计一个串行数据检测器。该检测器有一个输入端*X*，它的功能是对输入信号进行检测。当连续输入三个1（以及三个以上1）时，该电路输出Y=1，否则输出Y=0。

解：（1）根据设计要求，设定状态：

S_0——初始状态或没有收到1时的状态；

S_1——收到一个1后的状态；

S_2——连续收到两个1后的状态；

S_3——连续收到三个1（以及三个以上1）后的状态。

（2）根据题意可画出原始状态图。



原始状态图

相应的原始状态表为

S^n \ X	S_0	S_1	S_2	S_3
0	S_0 /0	S_0 /0	S_0 /0	S_0 /0
1	S_1 /0	S_2 /0	S_3 /1	S_3 /1

S^{n+1}/Y

（3）状态化简

观察原始状态图可知，*S2*和*S3*是等价状态，所以将*S2*和*S3*合并，并用*S2*表示，得简化状态图：



原始状态图



简化状态图

化简后状态表为

S^n \ X	S_0	S_1	S_2
0	S_0 /0	S_0 /0	S_0 /0
1	S_1 /0	S_2 /0	S_2 /1

S^{n+1}/Y

（4）状态分配

该电路有3个状态，应取触发器的位数**n=2**。

若取触发器状态Q_1Q_0的00、01、10分别代表S_0、S_1和S_2，则二进制状态转换表为

Q_1Q_n \ X	00	01	10
0	00 /0	00 /0	00/0
1	01 /0	10 /0	10 /1

$Q_1^{n+1}Q_0^{n+1}$ / Y

电路次态和输出的卡诺图为

Q_1Q_0 \ X	00	01	11	10
0	00 /0	00 /0	x x / x	00 /0
1	01 /0	10 /0	x x / x	10 /1

$Q_1^{n+1}Q_0^{n+1}$ / Y

（5）选择触发器，求电路方程

选用**2**个**JK**触发器。

Q_1Q_0 \ X	00	01	11	10
0	00 /0	00 /0	x x / x	00 /0
1	01 /0	10 /0	x x / x	10 /1

$Q_1^{n+1}Q_0^{n+1}$ / Y

将电路次态和输出的卡诺图分解，得

Q_1Q_0 \ X	00	01	11	10
0	0	0	x	O
1	0	1	x	1

Q_1^{n+1}

Q_1Q_0 \ X	00	01	11	10
0	0	0	x	0
1	1	0	x	0

Q_0^{n+1}

Q_1Q_0 \ X	00	01	11	10
0	0	0	x	0
1	0	0	x	1

Y

电路的状态方程为

$$\begin{cases} Q_1^{n+1} = XQ_0\overline{Q}_1 + XQ_1 \\ Q_0^{n+1} = X\overline{Q}_1\overline{Q}_0 = (X\overline{Q}_1)\overline{Q}_0 + \overline{1}\,Q_0 \end{cases}$$

电路的驱动方程为

$$\begin{cases} J_1 = XQ_0 & K_1 = \overline{X} \\ J_0 = X\overline{Q}_1 & K_0 = 1 \end{cases}$$

电路的输出方程为

$Y = XQ_1$

（6）画逻辑图

根据驱动方程和输出方程，画出逻辑图。

$$\begin{cases} J_1 = X Q_0 & K_1 = \overline{X} \\ J_0 = X \overline{Q}_1 & K_0 = 1 \end{cases}$$

$$Y = X Q_1$$





电路的状态转换图如右上图所示。电路具有自启动功能。

若选用**D**触发器，则

电路的状态方程为

$$\begin{cases} Q_1^{n+1} = X Q_0 + X Q_1 \\ Q_0^{n+1} = X \overline{Q}_1 \overline{Q}_0 \end{cases}$$

X \ Q_1Q_0	00	01	11	10
0	0	0	x	O
1	0	1	x	1

Q_1^{n+1}

X \ Q_1Q_0	00	01	11	10
0	0	0	x	0
1	1	0	x	0

Q_0^{n+1}

电路的驱动方程为

$$\begin{cases} D_1 = X Q_0 + X Q_1 = X \overline{\overline{Q}_0 \, \overline{Q}_1} \\ D_0 = X \overline{Q}_1 \overline{Q}_0 \end{cases}$$

电路的输出方程为

$$Y = X Q_1$$

X \ Q_1Q_0	00	01	11	10
0	0	0	x	0
1	0	0	x	1

Y

根据驱动方程和输出方程，画出逻辑图如下：





电路的状态转换图如右上图所示。电路具有自启动功能。

电路的驱动方程为

$$\begin{cases} D_1 = X Q_0 + X Q_1 = X \overline{\overline{Q}_0 \, \overline{Q}_1} \\ D_0 = X \overline{Q}_1 \overline{Q}_0 \end{cases}$$

电路的输出方程为

$$Y = X Q_1$$

根据驱动方程和输出方程，画出逻辑图如下：





讨论：状态分配不同，电路结构也不相同。例如

（4）状态分配

该电路有3个状态，应取触发器的位数**n=2**。

若取触发器状态Q_1Q_0的**00**、**01**、**11**分别代表S_0、S_1和S_2，则二进制状态转换表为

X \ Q_1Q_0	00	01	11
0	00 /0	00 /0	00/0
1	01 /0	10 /0	10 /1

$Q_1^{n+1}Q_0^{n+1}/Y$

电路次态和输出的卡诺图为

X \ Q_1Q_0	00	01	11	10
0	00 /0	00 /0	00 /0	x x / x
1	01 /0	11 /0	11 /1	x x / x

$Q_1^{n+1}Q_0^{n+1}/Y$

（5）选择触发器，求电路方程

选用**2**个**JK**触发器。

将电路次态和输出的卡诺图分解，得

X \ Q_1Q_0	00	01	11	10
0	0	0	O	x
1	0	1	1	x

Q_1^{n+1}

X \ Q_1Q_0	00	01	11	10
0	0	0	0	x
1	1	1	1	x

Q_0^{n+1}

X \ Q_1Q_0	00	01	11	10
0	0	0	0	x
1	0	0	1	x

Y

电路的状态方程为

$$\begin{cases} Q_1^{n+1} = X Q_0 \overline{Q}_1 + X Q_1 \\ Q_0^{n+1} = X \overline{Q}_0 + X Q_0 \end{cases}$$

电路的驱动方程为

$$\begin{cases} J_1 = X Q_0 & K_1 = \overline{X} \\ J_0 = X & K_0 = \overline{X} \end{cases}$$

电路的输出方程为

$$Y = X Q_1$$

（6）画逻辑图

根据驱动方程和输出方程，画出逻辑图。

$$\begin{cases} J_1 = X Q_0 & K_1 = \overline{X} \\ J_0 = X & K_0 = \overline{X} \end{cases}$$

$$Y = X Q_1$$





电路的状态转换图如右上图所示。电路具有自启动功能。

若选用**D**触发器，则

$X \backslash Q_1Q_0$	00	01	11	10
0	0	0	O	x
1	0	1	1	x

Q_1^{n+1}

$X \backslash Q_1Q_0$	00	01	11	10
0	0	0	0	x
1	1	1	1	x

Q_0^{n+1}

$X \backslash Q_1Q_0$	00	01	11	10
0	0	0	0	x
1	0	0	1	x

Y

电路的状态方程为

$$\begin{cases} Q_1^{n+1} = XQ_0 \\ Q_0^{n+1} = X \end{cases}$$

电路的驱动方程为

$$\begin{cases} D_1 = XQ_0 \\ D_0 = X \end{cases}$$

电路的输出方程为

$$Y = XQ_1$$

根据驱动方程和输出方程，画出逻辑图如下：





电路的状态转换图如右上图所示。电路具有自启动功能。

时序逻辑电路的自启动设计

例： 设计一个同步七进制计数器，要求计数器能够自启动。 假定该计数器的状态转换图及状态编码为：



$Q_1 \backslash Q_2Q_3$	00	01	11	10
0	x xx	100	001	101
1	010	110	011	111

$Q_1^{n+1}\,Q_2^{n+1}\,Q_3^{n+1}$

解： 由给定的状态转换图作出电路的次态的卡诺图如下：

$Q_1 \backslash Q_2Q_3$	00	01	11	10
0	x	1	0	1
1	0	1	0	1

Q_1^{n+1}

$Q_1 \backslash Q_2Q_3$	00	01	11	10
0	x	0	0	0
1	1	1	1	1

Q_2^{n+1}

$Q_1 \backslash Q_2Q_3$	00	01	11	10
0	x	0	1	1
1	0	0	1	1

Q_3^{n+1}

由卡诺图化简，得

$$\begin{cases} Q_1^{n+1} = \overline{Q}_2Q_3 + Q_2\overline{Q}_3 = Q_2 \oplus Q_3 \\ Q_2^{n+1} = Q_1 \\ Q_3^{n+1} = Q_2 \end{cases}$$

得到的状态方程虽然简单，但是**000**的次态仍为**000**，电路不能自启动。

为使电路自启动，可将无效状态的次态定为有效状态（或经无效状态后进入有效状态）。

解： 由给定的状态转换图作出电路的次态的卡诺图如下：

$Q_1 \backslash Q_2Q_3$	00	01	11	10
0	x	1	0	1
1	0	1	0	1

Q_1^{n+1}

$Q_1 \backslash Q_2Q_3$	00	01	11	10
0	x	0	0	0
1	1	1	1	1

Q_2^{n+1}

$Q_1 \backslash Q_2Q_3$	00	01	11	10
0	x	0	1	1
1	0	0	1	1

Q_3^{n+1}

由卡诺图化简，得

$$\begin{cases} Q_1^{n+1} = \overline{Q}_2Q_3 + Q_2\overline{Q}_3 = Q_2 \oplus Q_3 \\ Q_2^{n+1} = Q_1 \\ Q_3^{n+1} = Q_2 \end{cases}$$

得到的状态方程虽然简单，但是**000**的次态仍为**000**，电路不能自启动。

为使电路自启动，可将无效状态的次态定为有效状态（或经无效状态后进入有效状态）。

本例中，有多种方案可实现自启动，使状态方程较为简单的是使**000**的次态为**010**或**001**。

使**000**的次态为**001**，修改Q_3的状态方程 $Q_3^{n+1} = Q_2 + \overline{Q}_1\overline{Q}_3$

即，电路的状态方程为

$$\begin{cases} Q_1^{n+1} = \overline{Q}_2Q_3 + Q_2\overline{Q}_3 = Q_2 \oplus Q_3 \\ Q_2^{n+1} = Q_1 \\ Q_3^{n+1} = Q_2 + \overline{Q}_1\overline{Q}_3 \end{cases}$$

$Q_1 \backslash Q_2Q_3$	00	01	11	10
0	x	0	1	1
1	0	0	1	1

Q_3^{n+1}

选用**JK**触发器，将状态方程化为：

$$\begin{cases} Q_1^{n+1} = \overline{Q}_2Q_3 + Q_2\overline{Q}_3 = (Q_2 \oplus Q_3)(\overline{Q}_1 + Q_1) = (Q_2 \oplus Q_3)\overline{Q}_1 + (Q_2 \oplus Q_3)Q_1 \\ Q_2^{n+1} = Q_1(\overline{Q}_2 + Q_2) = Q_1\overline{Q}_2 + Q_1Q_2 \\ Q_3^{n+1} = Q_2(\overline{Q}_3 + Q_3) + \overline{Q}_1\overline{Q}_3 = (Q_2 + \overline{Q}_1)\overline{Q}_3 + Q_2Q_3 = \overline{Q_1\overline{Q}_2}\,\overline{Q}_3 + Q_2Q_3 \end{cases}$$

各触发器的驱动方程为：

$$\begin{cases} J_1 = Q_2 \oplus Q_3 & K_1 = \overline{Q_2 \oplus Q_3} \\ J_2 = Q_1 & K_2 = \overline{Q}_1 \\ J_3 = \overline{Q_1\overline{Q}_2} & K_3 = \overline{Q}_2 \end{cases}$$

进位输出**C**由电路的状态**011**译出，输出方程为 $C=\overline{Q}_1Q_2Q_3$

由上，作出电路的逻辑图如下：