











		1	2	3				4	
	rev.1	first release		rev.2.0 Lattice FP caBGA256	recommend 0.45	0.53			
	rev.1.1	SCHEMATIC			example 0.35	0.5	0.100/0.100	0.4/0.15	
A		signal BUS_OE to U1 pin 83	(R30, R31, R33, R34, R35 убраны)		current 0.42		0.125/0.125	0.4/0.2	
			IP резисторы, О Оһт подключены к GND напрямую						
			ования флэш), J4 (AS mode ПЛИС)						
		R8 корректно подключен с пина							
		RN1 – RN12 заменены с 330 Ом н	на 33 Ома						
		R6, R7 убраны (поддержка STM32	2F1 отсутствует)						
		LED1 переключен на ПЛИС							
		X1 -> заменен на J2 -> заменен	на PBS2-6						
		VPP и VCC разделены. Пины 18 и	52 (VPP) отключены от шины питания VCC.						
В									
		PCB							
		РСВ сжать до 50*75							
		корректное подключение полиго	она 3V3 рядом с DCDC						
		STACKUP Total 0.86mm							-
		Copper 1oz							
		IMPEDANCE Width 0.15mm - S75							
		ADD "POWER" class with VIA 0.6,	/0.3						
С	rev.1.11	STM_RCC_OUT убран с ПЛИС и С	ТМ, на 5 OSC_IN заеден сигал с генератора у3						
	TODO	разобраться с питанием Пл	ЛИС, лишние домены с DCDC убрать						
D					Title				
					Size	Number			Revision
					A4 Date:	3.31.2025		Sheet of	
			_				nts\\INFO.SchDoc	Drawn By	
		1	2	3				4	