# 说　　明　　书

## 一种向量处理双流预取硬件系统与控制方法

### 技术领域

本发明涉及处理器体系结构与高性能计算技术领域，属于向量处理器微体系结构、片上存储访问与数据流加速的交叉技术范畴，具体涉及一种面向向量处理器的硬件级流式数据处理机制及其实现架构。该机制通过在处理器内部构建独立于传统访存路径的流式访存引擎，在执行流式自定义指令期间以硬件可控方式绕过常规的处理器—向量存储单元—向量寄存器堆数据通路，基于预设访存模式完成数据的自动提取、缓冲投喂、在线算术处理与结果回写，适用于需要稳定连续数据供给、低启动开销与高访存效率的数据流计算场景。

### 背景技术

现有技术中，RISC-V Vector 向量处理器通常通过可变向量长度与倍宽等机制在核内实现数据级并行，以较低的控制开销提升向量算子的吞吐效率。围绕访存瓶颈，业界在加载/存储子系统侧进一步引入数据流式引擎等结构增强手段：在指令执行前预先配置描述符，用于刻画数据区间、地址步长、访问形状与数据重用关系，使访存侧能够按描述符自主发起突发访问、完成预取与重组，并将数据连续投喂至计算端，从而在一定程度上提升总线突发利用率与缓存命中率，并减少显式装载、收集与重排指令的数量。进一步地，一些实现通过提高访存通路的并行度与队列化程度，使多个访存子任务能够并发推进，从而在向量指令启动阶段减少对单一路径的排队等待，降低由地址生成、访存仲裁与数据回填造成的启动延迟，并改善对短向量与细粒度算子的响应效率。

然而，在人工智能与机器人等场景的关键算子中，稀疏结构计算广泛存在且占比持续提升，例如稀疏矩阵与向量乘法、稀疏卷积、注意力稀疏化以及图神经网络消息聚合等。这类运算在计算端更偏好以致密分块、图块或固定对齐块为特征的显式数据布局，以匹配向量并行执行模型、向量端口对齐约束及片上存储访问粒度；而在存储端则往往采用压缩稀疏格式以减少零值存储并降低带宽消耗。由于“存储布局（压缩稀疏）—计算布局（致密分块）”之间存在结构性不匹配，现有实现通常依赖标量与向量

运算单元在执行侧完成索引解码、指针游标推进、地址计算、间接访存以及零值填充与散收集等一系列非数值计算工作，导致指令条目急剧膨胀，访存请求高度离散且不规则，难以在总线侧形成有效合并与稳定突发，进而造成带宽利用率偏低、缓存污染与回填抖动加剧；同时，运算单元长期被结构化访问控制逻辑占用，削弱有效算术吞吐，并进一步降低面向实时系统的调度可预测性与最坏执行时间可控性。更重要的是，现有数据流式引擎大多面向致密、规则访问模式进行优化，其描述符与地址生成机制通常假设连续或固定步长的线性遍历，对压缩稀疏格式所需的在线编解码、索引流解析、分级地址生成以及由稀疏到致密的重组投喂支持不足，使得稀疏算子仍不得不在执行侧承担大量结构化控制与地址计算开销，难以充分发挥访存侧硬件自主推进的优势。

尤其在机器人与具身智能等典型应用中，同步定位与建图、稀疏因子图优化、点云稀疏卷积、多传感器融合、接触动力学求解以及图搜索与路径规划等任务普遍呈现高稀疏度、严格时限约束与对能效高度敏感的特征。在此类任务中，不规则访存与启动阶段的排队等待叠加，容易引发端到端时延波动并增加能耗开销。因此，如何在访存侧高吞吐地处理压缩稀疏结构并进行请求合并与预取，同时在执行侧以显式致密形态向向量计算单元持续、对齐地供数，以消除存储布局与计算布局不匹配带来的结构性开销，已成为制约此类系统整体能效与实时性能的关键技术瓶颈。针对上述问题，有必要提出一种面向 RISC-V Vector 向量处理器的稀疏矩阵流式编解码与地址生成协同架构，在访存侧完成压缩稀疏格式与显式致密格式之间的在线转换，并通过具备索引解析与分级地址生成能力的专用硬件单元实现对稀疏访问的合并与预取以及对计算端的高效连续供数，从而降低指令膨胀与启动延迟，提升总线带宽与计算资源的协同利用效率。

## 发明内容

本发明提出一种面向向量处理器体系结构的全新硬件级流式数据处理机制，通过在处理器内部构建一套独立于原有访存路径的流式访存引擎，使得处理器在执行流式自定义指令期间能够绕过传统的处理器-向量存储单元-向量寄存器堆通路，以硬件可控方式直接按照预设访存模式从存储器中提取数据、在本地完成算术处理，并将处理结果写回指定的存储空间。

本发明的总体设计思想在于：当处理器顺序控制模块检测到流式自定义指令被取指时，硬件首先确保其之前的所有标量指令与向量指令（包括

用于设置访存模式的控制寄存器配置指令）已经全部执行完毕；

在此基础上，处理器关闭原有处理器访存通路中面向向量存储单元的交互接口，使得主存控制通路在流式指令执行期间不再服务于常规向量负载与存储操作，而是专门用于向本发明的流式访存引擎输送数据，从而形成两套互斥、可切换的访存路径，实现硬件层面上的执行模式隔离。

本发明的流式访存引擎由地址生成单元、两路装载缓冲队列、一组存储缓冲队列、流式运算单元以及面向主存接口的访存调度模块构成。

地址生成单元负责解析在流式自定义指令之前已经写入的访存模式描述信息，包括基地址、步长、访问范围、迭代方式以及多维展开规则等参数。

在流式指令执行过程中，地址生成单元持续按照预先确定的迭代顺序更新访存地址，并基于这些地址驱动主存通路发起两路并行装载请求，以从存储器中提取两组独立的数据流；

同时地址生成单元还负责生成计算结果的回写地址，使得计算过程的输出能够依照既定的访存模式写回存储器。整个地址迭代过程在硬件内部以固定顺序展开，无需软件参与，具备严格的确定性和连续性。

从主存返回的两路数据分别进入两组装载缓冲队列，这些队列用于在主存响应与内部算术处理之间形成缓冲，使流式运算单元能够以稳定的节奏连续取数。

每个装载缓冲队列依据其写指针和读指针的变化判断内部占用情况，并实时向访存调度模块反馈“满”“空”或“部分占用”等状态，以便访存调度模块调整主存访问的节奏并在必要时暂停地址生成单元的迭代。

随着装载数据积累到一定数量，流式运算单元从两路装载缓冲队列中同步读取对应的数据，执行按元素展开的算术处理操作。流式运算单元的运算流程完全由流式自定义指令的语义控制，不依赖处理器原有的向量执行单元，其输入与输出均通过缓冲队列完成，从而在硬件内部形成“取数—处理—入队”的流水化结构。

流式运算单元输出的结果被写入存储缓冲队列，该队列以先进先出的方式暂存处理结果，并根据内部状态选择合适的时机向主存发起回写操作。

访存调度模块负责管理地址生成单元、各类缓冲队列与主存接口之间的整体协作关系。

在流式指令执行期间，所有面向主存的装载与回写操作都由该模块统一发起，从而避免与向量存储单元产生访问冲突。

访存调度模块依据装载缓冲队列和存储缓冲队列的占用状态决定主存事务的发起时机，将主存返回的数据正确送入相应的装载缓冲队列，并在存储缓冲队列存在有效结果时生成回写事务。

流式访存引擎的执行状态通过一组专用硬件信号与处理器的顺序控制模块保持同步，使得流式指令的执行边界、访存模式的推进进度以及结果回写的完成情况可以被及时感知；

在所有由流式指令定义的数据处理任务完全执行完毕后，处理器重新开启原有面向向量存储单元的访存通路，恢复正常的指令执行流程。

综上所述，本发明通过在处理器内部构建一条独立的流式访存与算术处理路径，使得处理器在特定指令触发时能够以硬件方式自动完成访存模式解析、地址序列生成、数据装载、在线计算与结果写回，从而在无需依赖向量寄存器堆的前提下实现稳定、连续的数据流处理流程。

## 附图说明

以下参照附图对本发明实施例作进一步说明，其中：

图 1 是本专利保护的硬件微架构示意图；

图 2 是本专利保护的硬件架构处理长循环矩阵—向量点积运算的示意图；

图 3 是本专利保护的控制方法和编程范式示意图。

## 具体实施方式

在一个具体实施例中，程序员首先按照预定的编程范式，在标量处理核上通过寄存器配置指令对流式访存引擎进行初始化配置。编程范式如图 3 所示。所述配置过程包括：向描述符寄存器或配置寄存器中写入待执行算子的类型标识，用以指示流式运算单元执行乘法并累加的点积归约运算；写入第一操作数矩阵和第二操作数矩阵在存储子系统中的起始地址信息；写入对应的数据存储格式、元素步长以及矩阵在两个维度方向上的尺寸参数，使得后续的地址生成过程能够覆盖完整的长循环体访问范围。完成上述寄存器配置后，标量处理核发射一条流式自定义指令（Stream Engine 启动指令），用于显式触发流式访存引擎进入工作状态。

当流式自定义指令被取指后，流式指令控制单元对指令进行识别，并

在确认该指令之前的所有标量指令和向量指令均已执行完成后，启动流式访存引擎的执行流程。同时，路径切换单元在流式指令控制单元的控制下关闭原有处理器至向量存储单元的访存通路，使存储子系统在流式执行阶段仅与流式访存引擎进行数据交互，从而避免与常规向量访存路径产生冲突。

流式访存引擎启动后，地址生成单元、（流式）访存调度单元和流式运算单元的行为如图 2 所示。地址生成单元读取前述寄存器配置中给出的访存模式参数，根据矩阵的起始地址、步长以及两个维度的大小信息，自动生成两路装载访存地址序列，并为每一路访存请求附加对应的流标识信息。地址生成单元在长循环执行过程中按照预定的维度迭代顺序持续推进地址生成，使两路装载访存请求能够覆盖点积运算中所需的全部输入数据。同时，地址生成单元还根据点积归约结果的存储布局信息生成写回地址序列，用于指导后续结果写回过程。

在访存调度单元的统一调度下，所述两路带有流标识的装载访存请求被发往存储子系统，返回的数据分别写入双路装载缓冲队列。双路装载缓冲队列以先进先出的方式对来自存储子系统的数据进行缓存，并根据各自的读写指针状态向访存调度模块反馈当前的占用情况。访存调度模块依据双路装载缓冲队列的可用空间情况，动态调整装载访存请求的发起节奏，以实现对长循环体数据的持续预取。

当双路装载缓冲队列中均存在可用数据时，流式运算单元从两路装载缓冲队列中同步读取一对输入数据，对其执行乘法运算，并将乘积结果累加到内部的归约计算路径中。流式运算单元在整个流式执行阶段重复上述操作，对长循环体中各对输入数据逐一完成点积子运算。当归约结果达到写回条件时，流式运算单元将当前的计算结果输出至单路存储缓冲队列。

单路存储缓冲队列用于暂存由流式运算单元产生的归约结果，并以先进先出的方式向访存调度模块提供待写回的数据。访存调度模块依据单路存储缓冲队列的占用状态，结合地址生成单元提供的写回地址信息，向存储子系统发起写回事务，将点积运算结果写入目标存储位置。写回完成后，单路存储缓冲队列更新其内部状态，并继续接收后续计算结果。

在地址生成单元检测到所有维度的地址迭代均已完成，且双路装载缓冲队列与单路存储缓冲队列中的数据均已处理完毕后，流式访存引擎向流式指令控制单元报告本次流式指令对应的全部点积运算任务执行完成。随

后，路径切换单元在控制信号作用下重新开启原有处理器至向量存储单元的访存通路，使处理器恢复至常规的指令执行状态，从而结束本次基于双路装载缓冲预取机制的长循环点积运算过程。

通过上述具体实施方法，本发明实现了一种在硬件内部依托双路装载缓冲队列进行预取、并由流式运算单元完成乘加归约的长循环点积指令内核处理流程，为后续扩展其他流式算子提供了统一的实现范式。

# 权 利 要 求 书

DIE17130155

1. 一种支持流式访存与数据处理的向量处理系统，包括标量处理核、向量处理核、存储子系统以及连接上述单元的片上互连，其特征在于，所述向量处理核内部进一步包括：

流式指令控制单元，用于在接收到流式自定义指令时，检测所有在该指令之前的标量指令和向量指令均已执行完毕，并控制关闭原有处理器至向量存储单元的访存通路，使主存接口在流式执行期间仅与流式访存引擎交互；

地址生成单元，用于根据流式自定义指令及其配置阶段写入的访存模式描述字段生成多维地址序列，包括两路用于装载的数据访存地址序列和一路用于写回的数据访存地址序列，并在整个流式执行窗口中按照设定的维度迭代方式自动推进地址；

第一装载先进先出缓冲队列和第二装载先进先出缓冲队列，用于分别缓存从所述存储子系统中按照所述地址生成单元提供的两路装载地址序列读出的数据，并以先进先出的方式向流式运算单元提供成对的数据；

流式运算单元，用于从所述第一装载先进先出缓冲队列与所述第二装载先进先出缓冲队列中读取数据，并根据流式自定义指令的运算语义执行逐元素处理，将运算结果写入存储先进先出缓冲队列；

存储先进先出缓冲队列，用于存储所述流式运算单元输出的结果数据，并在访存调度逻辑控制下，将缓冲区中的结果按序回写至所述存储子系统中的指定地址；

流式访存调度单元，用于根据所述缓冲队列的占用状态发起读写事务，包括向存储子系统发起两路装载读请求、从所述存储先进先出缓冲队列中提取结果数据并发起写回事务，并在缓冲区空满状态不满足条件时暂停地址生成单元的地址迭代；

路径切换单元，用于在所述流式访存引擎完成所有由流式自定义指令定义的访存与计算任务后，重新开启处理器至向量存储单元的原有访存路径，终止流式访存引擎的主存通路。

权利要求 1 所述的向量处理系统能做到以下效果：（1）降低循环控制指令开销，降低长循环任务所需消耗的处理器周期数。（2）降低从数据装载到数据在运算单元中开始计算的时延，降低任务所需消耗的处理器周期

数。（3）对于访存密集型任务，在硬件层面降低计算带宽与访存带宽的匹配压力，允许通过更少的运算资源匹配更大的访存带宽。

2. 根据权利要求 1 所述的向量处理系统，其特征在于，所述流式自定义指令在发射之前由标量处理核通过寄存器配置指令写入访存模式描述字段，所述描述字段至少包括基地址、长度、步长、维度大小、维度步进方式等信息，地址生成单元仅依据所述描述字段即可生成完整的大循环体访存地址序列。

3. 根据权利要求 1 所述的向量处理系统，其特征在于，所述地址生成单元在执行过程中按照顺序维度迭代、跨维度进位迭代或多维展开方式自动推进地址，并在任一维度超出设定范围时向流式访存调度单元输出维度结束标志。

4. 根据权利要求 1 所述的向量处理系统，其特征在于，所述第一装载先进先出缓冲队列和第二装载先进先出缓冲队列均采用环形存储结构，并分别包含独立的读指针、写指针及空满标志寄存器；流式运算单元仅在两个缓冲队列均处于可读状态时才同步读取数据。

5. 根据权利要求 1 所述的向量处理系统，其特征在于，所述流式运算单元在执行过程中，当任一装载缓冲队列处于空状态时自动暂停读取，并在两路数据均准备完毕后恢复逐元素运算。

6. 根据权利要求 1 所述的向量处理系统，其特征在于，所述存储先进先出缓冲队列在每次向主存写回数据后更新内部读写指针，并通过缓冲区状态信号通知流式访存调度单元发起下一次写回事务或暂停等待。

7. 根据权利要求 1 所述的向量处理系统，其特征在于，所述流式访存调度单元根据各缓冲队列的空满状态执行以下操作：在装载缓冲队列存在空闲空间时发起主存读事务；在存储先进先出缓冲队列中存在待写回的有效数据时发起主存写事务；在缓冲队列无法接收数据或无法输出数据时暂停地址生成单元的迭代。

8. 根据权利要求 1 所述的向量处理系统，其特征在于，所述路径切换单元通过硬件状态信号判断流式访存引擎中地址生成单元、各装载缓冲队列、存储缓冲队列以及流式运算单元均完成对应任务后，执行访存路径恢复操作。

9. 一种基于上述流式访存引擎的大循环体访存控制方法，应用于权利要求 1 至 8 任一项所述的向量处理系统，其特征在于，包括以下步骤：

步骤一：程序员在标量处理核上确定目标运算涉及的数据结构的存储布局，通过配置指令将访存模式描述字段写入向量处理核中的地址生成配置寄存器；

步骤二：标量处理核发出流式自定义指令，流式指令控制单元据此关闭原有访存路径并启动流式访存引擎；

步骤三：地址生成单元根据访存模式描述字段生成两路装载地址序列与一路写回地址序列，并逐步推进多维地址迭代；

步骤四：流式访存调度单元根据装载缓冲队列状态发起主存读请求，将返回的数据写入两个装载先进先出缓冲队列；

步骤五：流式运算单元从两路装载先进先出缓冲队列中同步读取数据并执行逐元素运算，将运算结果写入存储先进先出缓冲队列；

步骤六：流式访存调度单元根据存储先进先出缓冲队列状态发起主存写回请求，将结果写入目标存储空间；

步骤七：在所有数据处理任务完成后，路径切换单元恢复原有访存路径，结束流式访存引擎的执行。

10. 根据权利要求 9 所述的方法，其特征在于，步骤三中地址生成单元在任意维度到达终点时输出维度结束标志，并在所有维度完成迭代后输出整体任务结束标志，触发路径切换单元执行访存路径恢复操作。

# 说 明 书 摘 要

DIE17130155

本发明提出一种面向向量处理器体系结构的流式访存与数据处理装置及其控制方法。该装置由流式指令控制单元、地址生成单元、双路装载缓冲队列、单路存储缓冲队列、流式运算单元、访存调度模块和路径切换单元组成。在流式自定义指令到达时，硬件首先确保所有前置标量指令及向量指令执行完毕，随后关闭原有处理器至向量存储单元的访存通路，并将主存接口切换至本发明的流式访存引擎。在指令执行期间，地址生成单元依据预设访存模式自动生成多维地址序列，驱动主存按次序返回两路数据，并分别写入两组装载缓冲队列。流式运算单元同步从两路缓冲队列中读取数据，完成按元素计算，并将结果写入存储缓冲队列；访存调度模块根据缓冲队列状态向主存发起回写操作，使处理结果按既定模式写回。指令执行完毕后，处理器恢复至原有访存路径。本发明无需依赖向量寄存器堆即可实现数据流式处理，结构清晰，适用于需要硬件自主组织数据通路的处理器体系架构。

# 摘 要 附 图

DIE17130155




图 1 本专利所保护的硬件微架构示意图




图 2 本专利所保护的可处理 DOT 算子的硬件微架构示意图




图 3 本专利所保护的控制方法与编程范式示意图