

Prova Substitutiva – Arquitetura de computadores
Universidade Estadual de Mato Grosso do Sul
Ciência da Computação
Prof. Delair Osvaldo Martinelli Junior

Aluno: _____

Duração da prova: 2,5 horas

04/12/2023

Avisos importantes:

1. A prova é individual sem consulta;
 2. A leitura e interpretação das questões é de responsabilidade do aluno avaliado;
 3. O valor máximo da avaliação é 10,0 (dez pontos) e constará no sistema acadêmico como nota 2;
 4. Qualquer contestação, a respeito da prova, deve ser relatada, fundamentada e submetida no formulário de recurso, disponível com o professor durante o horário de prova. A contestação deve ser encaminhada no prazo máximo de 48 horas após o término da prova.
 5. Qualquer indício de ilícito resultará em nota zero para esta avaliação.
-

1- (3,0) Para cada instrução, em linguagem de montagem do MIPS, do trecho de código abaixo, converta para linguagem de máquina da arquitetura MIPS (em binário e em hexadecimal)

End.(hex)	Instrução	Binário	Hexadecimal
00000000	sub \$t0,\$s0,\$s1	0000 0010 0001 0001 0100 0000 0010 0010	0x02114022
00000004	slt \$t1,\$t0,\$zero	0000 0001 0000 0000 0100 1000 0010 1010	0x0100482A
00000008	bne \$t1,\$zero,else	0001 0101 0010 0000 0000 0000 0000 0010	0x15200002
0000000C	sw \$s0,4(\$sp)	1010 1111 1011 0000 0000 0000 0000 0100	0xAFB00004
00000010	j fim	0000 1000 0000 0000 0000 0000 0000 0110	0x08000006
00000014	else: sw \$s1,4(\$sp)	1010 1111 1011 0001 0000 0000 0000 0100	0xAFB10004
00000018	fim: add \$t2,\$s0,\$s1	0000 0010 0001 0001 0101 0000 0010 0000	0x02115020

2- (2,0) Considere o trecho de código em linguagem de máquina do MIPS. Converta para linguagem de montagem, do MIPS. Além disso, considere que a primeira instrução está no endereço 0x00000000, os quatro bits mais significativos do registrador PC é 0000 e que o endereço dos labels L1, L2, L3 e L4 são 0x00000000, 0x00000004, 0x00000008 e 0x0000000c, respectivamente.

```
0000 0001 0100 1011 0100 1000 0010 0000
add $t1,$t2,$t3
```

```
0010 1000 0001 0000 0000 0000 0000 1111
slti $s0,$zero,0x000F ou slti $s0,$zero,15
```

```
0001 0110 0111 1001 1111 1111 1111 1110
bne $s3,$t9, L2
```

```
0000 1000 0000 0000 0000 0000 0000 0010
j L3
```

3- (2,0) Considere a implementação mips com pipeline. Considere também um preditor de desvio de dois bit's (automato dado abaixo). Considere que o preditor inicia com valor 00. Para o trecho de a- quantos ciclos são necessários para executar totalmente o código?

Ciclos p/ “encher o pipeline” → 4 (descontando a finalização da primeira instrução)

Número de instruções finalizadas → $2(\text{inst antes do label INI_LACO}) + 50(\text{execuções do laço}) * 3 = 152$

Número de STALLs → 3

Resposta: $152 + 4 + 3 = 159$ ciclos

b- qual a CPI para essa execução?

número de ciclos/Num inst finalizadas → $159/152 = 1.046$

c- qual a taxa de acertos (hit) para o preditor utilizado?

→ 50 consultas ao preditor, erra as duas primeiras e a ultima (3 MISS, 47 hits)

Resposta: $47/50 = 94\%$

#soma dos valores de 2 até 100 contados de 2 em 2

```
addi $s0,$zero,100
```


```
add $s1,$zero,$zero
```


```
INI_LACO:
```

```
add $s1,$s1,$s0
```

```
addi $s0,$s0,-2
```

```
bne $s0,$zero,INI_LACO
```





4- (3,0) Considere que o tempo de stall de falha é de 15 ciclos e o tempo de acesso é de 1 ciclo. Realize uma simulação, para as referências abaixo listadas, indicando para cada referencia se houve hit ou miss, com as caches (C1, C2 e C3) descritas abaixo, e responda:

a. Qual o número de ciclos necessários para o acesso de todas as referencias (considerando os stalls de falha)? C1 – 13 + 9*15 = 148

$$C2 - 13 + 8*15 = 133$$

$$C3 - 13 + 7*15 = 118$$

b Qual a taxa de acerto de cache(hit/total)?

$$C1 - 4 / 13 = 30\%$$

$$C2 - 5 / 13 = 38\%$$

$$C3 - 6 / 13 = 46\%$$

c Qual das referências listadas estão na cache ao final da execução (marque X na tabela)

Referencias:

Decimal	Binário(32bits)	C1(H/M)	C1 (fim da exec.)	C2(H/M)	C2 (fim da exec.)	C3(H/M)	C3 (fim da exec.)
181	0000 0000 0000 0000 0000 0000 1011 0101	m		m		m	
44	0000 0000 0000 0000 0000 0000 0010 1100	m	x	m	x	m	x
190	0000 0000 0000 0000 0000 0000 1011 1110	m		m		m	
191	0000 0000 0000 0000 0000 0000 1011 1111	h		h		h	
19	0000 0000 0000 0000 0000 0000 0001 0011	m		m		m	x
62	0000 0000 0000 0000 0000 0000 0011 1110	m	x	m	x	m	x
2	0000 0000 0000 0000 0000 0000 0000 0010	m		m	x	m	
193	0000 0000 0000 0000 0000 0000 1100 0001	m	x	m	x	m	x
41	0000 0000 0000 0000 0000 0000 0010 1001	m	x	m	x	h	x
61	0000 0000 0000 0000 0000 0000 0011 1101	h	x	h	x	h	x
43	0000 0000 0000 0000 0000 0000 0010 1011	m	x	h	x	h	x
63	0000 0000 0000 0000 0000 0000 0011 1111	h	x	h	x	h	x
42	0000 0000 0000 0000 0000 0000 0010 1010	h	x	h	x	h	x

*amarelo: byte offset, verde: world offset

C1- Mapeamento direto com 4 blocos de 2 palavras;

Bit 4-3(conjunto)\offset world	0	1
00	0-3 \ 192-195	4-7 \ 196-199
01	40-43 \	44-47 \
10	176-179 \ 16-19 \	180-183 \ 20-23 \
11	184-187 \ 56-59 \	188-191 \ 60-64 \

C2- Associativa por conjunto de duas vias, com 4 blocos de 2 palavras (substituição FIFO);

Bit 3(conjunto)\offset world	0	1
0	176-179 \ 0-3 \	180-183 \ 4-7 \
	16-19 \ 192-195	20-23 \ 196-199
1	40-43 \ 56-59 \	44-47 \ 60-64 \
	184-187 \ 40-43 \	188-191 \ 44-47 \

C3- Totalmente associativa, com 4 blocos de 2 palavras(substituição FIFO).

World offset	0	1
	176-179 \ 56-59	180-183 \ 60-64
	40-43 \ 0-3	44-47 \ 4-7
	184-187 \ 192-195	188-191 \ 196-199
	16-19 \ 40-43	20-23 \ 44-47