

问题 Wk.4.3.3：状态机组合

使用韋斯特，平滑增益，sm.级联，sm.反馈添加和sm.反馈减法构建以下状态机。这些系统与第 4.2.1 周中出现的系统相同。

定义一个名为累加器需要一个参数：

- 第一个输入之前的输出，初始化。

并返回一个状态机，其时间的输出为 n 是截至目前为止（包括时间）的输入总和 n 。因此，时间 0 时的输出是初始化以及时间 0 时的输入。

定义一个名为累加器延迟需要一个参数：

- 时间 0 时的输出，初始化。

并返回一个状态机，其时间的输出为 n 是截至目前为止（包括时间）的输入总和 $n-1$ 。

定义一个名为累加器延迟缩放它接受两个参数：

- 比例因子 s 。
- 时间 0 时的输出，初始化。

并返回一个状态机，其时间的输出为 n 是缩放输入的总和（每个输入缩放 s ）直至并包括时间 $n-1$ 。

您可以在 Idle 中调试这些内容。在设计实验室文件夹中创建一个文件，其中包含

导入 lib601.sm 作为 sm

在顶部。然后，您可以将定义和测试用例放入文件中。使用 Run Module 评估它们。您可以使用换能器测试您的机器。

```
# 使用 sm.R、sm.Gain、sm.Cascade、sm.FeedbackAdd 和 sm.FeedbackSubtract
```

```
# 构建状态机
```

```
def 累加器（初始化）：
```

```
    经过
```

```
def accumulatorDelay（初始化）：
```

```
    经过
```

```
def accumulatorDelayScale（s，init）：
```

```
    经过
```

麻省理工学院开放课程
<http://ocw.mit.edu>

6.01SC电气工程与计算机科学导论
春天2011

有关引用这些材料或我们的使用条款的信息，请访问：<http://ocw.mit.edu/terms>。