## **ĆWICZENIE 3** - UKŁADY ITERACYJNE


Na stanowisku dydaktycznym dostępne są:

- multipleksery mpx 16/1 (4 szt.) do realizacji logiki pojedynczego bloku iteracyjnego,
- multiplekser mpx 8/1 (1 szt.) do realizacji logiki dekodera wyjściowego (na końcu kaskady).

Blok może mieć 1 lub 2 wejścia (dane binarne zadawane z klawiszy).

Blok może mieć 1, 2 lub 3 przeniesienia.

Blok może mieć 1 indywidualne wyjście.



Wszystkie multipleksery mpx 16/1 mają wspólne adresowanie ( D C B A ): (  $D = A_3$  ,  $C = A_2$  ,  $B = A_1$  ,  $A = A_0$  ).

Adresowanie multipleksera mpx 8/1 realizującego funkcję dekodera wyjściowego ( C B A ): (  $C = p_2$  ,  $B = p_1$  ,  $A = p_0$  ).

Za pomocą multiplekserów realizowany jest jeden blok iteracyjny.

Testując zaprojektowany układ obserwujemy pracę kaskady 8 identycznych bloków.

Stałe logiczne (0 i 1) zadawane są z przełączników.

Łączenie układów odbywa się za pomocą mini-przewodów.

## **ĆWICZENIE 4 - UKŁADY CZASOWE**

Na stanowisku dydaktycznym dostępne są:

- układy monostabilne 74121 (2 szt., obydwa z możliwością regulacji stałej czasowej T),
- układy monostabilne 74123 (2 szt., jeden z możliwością regulacji stałej czasowej T),
- układ czasowy 555,
- układ czasowy 4047,
- licznik synchroniczny 74193,
- multiplekser mpx 8/1 (74151),
- przerzutniki synchroniczne D (2 szt.),
- bramki NAND 3 wejściowe (3 szt.),
- bramki NAND z histerezą 2 wejściowe (3 szt.),
- bramki NOT (3 szt.),
- diody (2 szt.),
- przełączniki (8 szt.) do zadawania stałych logicznych (0 i 1).

Na stanowisku dostępny jest oscyloskop umożliwiający obserwację 4 przebiegów TTL (na kanale A) i przebieg analogowy (na kanale B).

Łączenie układów odbywa się za pomocą przewodów bananowych.