计算机组成原理课程设计——36条流水线CPU

计算机组成原理课程设计——36条流水线CPU 一. 个人信息 二. 模块定义及代码实现 1. 数据通路 datapath_PPL 基本描述 模块接口 功能 代码实现 (附) 36条流水线数据通路图 alu 基本描述 模块接口 功能 代码实现 dm_4k 基本描述 模块接口 功能 代码实现 extender 基本描述 模块接口 功能 代码实现 im_4k 基本描述 模块接口 功能 代码实现 mux2_5 基本描述 模块接口 功能 代码实现 RegFile_PPL 基本描述 模块接口 功能

代码实现

PC_PPL

```
基本描述
  模块接口
  功能
  代码实现
NPC
  基本描述
  模块接口
  功能
  代码实现
IUnit
  基本描述
  模块接口
  功能
  代码实现
IF_ID
  基本描述
  模块接口
  功能
  代码实现
ID
  基本描述
  模块接口
  功能
  代码实现
ID_EX
  基本描述
  模块接口
  功能
  代码实现
\mathbf{E}\mathbf{X}
  基本描述
  模块接口
  功能
  代码实现
EX_Mem
  基本描述
  模块接口
  功能
  代码实现
Mem
  基本描述
  模块接口
  功能
  代码实现
Mem_Wr
  基本描述
  模块接口
```

功能

代码实现

Wr

基本描述

模块接口

功能

代码实现

2. 控制器

conrtol

基本描述

模块接口

功能

代码实现

(附) 控制信号真值表

3. 冒险处理

Pre_Data_Hazard

基本描述

模块接口

功能

代码实现

branch_Data_Hazard

基本描述

模块接口

功能

代码实现

Load_use

基本描述

模块接口

功能

代码实现

三. 测试代码及方法

- 1. 环境配置
- 2. 测试代码
- 3. 测试结果四. 总结与展望

一. 个人信息

学号: 072110112

姓名: 冉中益

班号: 1621102

专业: 计算机科学与技术

二. 模块定义及代码实现

1. 数据通路

datapath_PPL

基本描述

统合所有流水段、流水段寄存器以及各个冒险处理模块、从而形成完整的流水线数据通路

模块接口

接口名	方向	描述	
clk	I	时钟信号	
rst	I	复位信号	

功能

- 1. 取下一条执行指令
- 2. 根据控制信号对不同流水段的指令进行执行和操作
- 3. 包含冒险处理模块对各种冒险进行处理

```
1
      `include"PC_PPL.v"
 2
      `include"IUnit.v"
 3
     `include"IF ID.v"
     `include"ID.v"
 4
     `include"ID EX.v"
     `include"EX.v"
 6
      `include"EX_Mem.v"
 7
     `include"Mem.v"
 8
      `include"Mem_Wr.v"
 9
     `include"Wr.v"
10
      `include"Pre_Data_Hazard.v"
11
      `include"branch_Data_Hazard.v"
12
      `include"MULT_Data_Hazard.v"
13
      `include"CPR_Data_Hazard.v"
14
     `include"ERET_Data_Hazard.v"
15
      `include"Load_use.v"
16
17
18
      module datapath_PPL(clk,rst);
```


```
19
20
       input clk,rst;
21
22
       wire[31:2] PC,NPC;
23
       wire[31:2] IF_PC,ID_PC,EX_PC,Mem_PC,Wr_PC;
24
       wire[31:0] instruction, ID_instruction, pre_instruction;
25
       wire
                sign, signal;
26
       wire[31:0] E,F;
27
       wire ID_Jump, EX_Jump;
28
       wire ID_Branch, EX_Branch;
29
       wire[5:0] ID_op,EX_op,Mem_op,Wr_op;
       wire[4:0] ID_rs,EX_rs,Mem_rs,Wr_rs;
30
       wire[4:0] ID_rt,EX_rt,Mem_rt,Wr_rt;
31
       wire[4:0] ID_rd,EX_rd,Mem_rd,Wr_rd;
32
       wire[4:0] ID_shamt,EX_shamt,Mem_shamt,Wr_shamt;
33
       wire[5:0] ID_func,EX_func,Mem_func,Wr_func;
34
35
       wire[15:0] ID_imm16, EX_imm16;
36
       wire[25:0] ID_target,EX_target;
37
       wire[31:0] ID_busA, EX_busA, Mem_busA, Wr_busA;
       wire[31:0] ID_busB,EX_busB,Mem_busB,Wr_busB;
38
39
                ID_RegDst,EX_RegDst,Mem_RegDst,Wr_RegDst;
       wire
       wire ID_RegWr,EX_RegWr,Mem_RegWr,Wr_RegWr;
40
41
       wire ID_ALUSrc,EX_ALUSrc;
42
       wire ID_MemWr,EX_MemWr,Mem_MemWr;
       wire ID_MemtoReg,EX_MemtoReg,Mem_MemtoReg,Wr_MemtoReg;
43
44
       wire[1:0] ID_ExtOp,EX_ExtOp;
45
       wire[4:0] ID_ALUctr, EX_ALUctr;
46
       wire[31:0] alure, Mem_alure, Wr_alure;
47
       wire[4:0] EX_Reg, Mem_Reg, Wr_Reg;
       wire[31:0] Mem_dout, Wr_dout;
48
49
       wire[31:0] Wr_busW;
50
       //wire[1:0] ALUSrcA, ALUSrcB;
51
       wire[31:0] A,B;
       wire[1:0] ALUSrcC, ALUSrcD;
52
53
       wire[1:0] ALUSrcE, ALUSrcF;
54
       wire
               Load_use;
55
       wire
                EX_MemRead;
56
        //wire[31:0] ID_hi_num;
       wire[31:0] EX_hi_num;
57
        //wire[31:0] ID_lo_num;
58
59
       wire[31:0] EX_lo_num;
       wire[63:0] EX_MULT_result, Mem_MULT_result, Wr_MULT_result;
60
```

```
61
        wire[2:0] ALUSrcG, ALUSrcH;
        wire[31:0] G,H;
62
63
        wire[1:0] ALUSrcK, ALUSrcL;
        wire[31:0] K;
64
65
        wire[31:0] EX_cs_num;
66
67
        PC_PPL PCP(NPC, rst, clk, PC,
68
      Load_use);
69
        IUnit IPP(PC,IF_PC,instruction);
70
        IF_ID
      IFIDPP(IF_PC,instruction,ID_PC,ID_instruction,ID_Jump,ID_Branch,ID_op,I
      D_func,clk,
      pre_instruction, sign, signal,
71
72
      Load_use);
73
74
        ID
      IDPP(ID_PC,ID_op,ID_rs,ID_rt,ID_rd,ID_shamt,ID_func,ID_imm16,ID_target,
      ID_busA,ID_busB,ID_RegDst,ID_RegWr,ID_ALUSrc,ID_MemWr,ID_MemtoReg,
75
      ID_Branch, ID_Jump, ID_ExtOp, ID_ALUCtr, ID_instruction, NPC,
76
      Wr_op, Wr_PC, Wr_alure, Wr_rs, Wr_rt, Wr_rd, Wr_shamt, Wr_func, Wr_busW, Wr_RegW
      r, Wr_RegDst,
77
      alure, Mem_alure, Mem_dout, Mem_MemtoReg,
78
      ALUSrcC, ALUSrcD,
      PC,
79
80
      sign,
81
      pre_instruction, E, F,
82
      ALUSrcE, ALUSrcF,
83
      Wr_MULT_result,Wr_busA,Wr_busB,
84
      G,H,EX_MULT_result,EX_busA,Mem_MULT_result,Mem_busA,
85
      ALUSrcG, ALUSrcH, ALUSrcK, ALUSrcL,
86
      A, B, K,
      EX_busB, Mem_busB,
87
88
      clk, rst);
89
90
        ID_EX
      IDEXPP(ID_PC,ID_op,ID_rs,ID_rt,ID_rd,ID_shamt,ID_func,ID_imm16,ID_targe
      t, ID_busA, ID_busB, ID_ReqDst, ID_ReqWr, ID_ALUSrc, ID_MemWr, ID_MemtoReq, ID_
      Branch,ID_Jump,ID_ExtOp,ID_ALUctr,
91
      G,H,K,
92
      clk,
```

```
93
       EX_PC, EX_op, EX_rs, EX_rt, EX_rd, EX_shamt, EX_func, EX_imm16, EX_target, EX_bu
       sA, EX_busB, EX_RegDst, EX_RegWr, EX_ALUSrc, EX_MemWr, EX_MemtoReg, EX_Branch,
       EX_Jump, EX_ExtOp, EX_ALUctr,
       EX_hi_num, EX_lo_num, EX_cs_num,
 94
 95
       Load_use,
       signal,pre_instruction,E,F,
 96
 97
       A,B);
 98
 99
100
         EX
       EXPP(EX_PC, EX_op, EX_rs, EX_rt, EX_rd, EX_shamt, EX_func, EX_imm16, EX_target,
       EX_busA, EX_busB,
101
       EX_RegDst, EX_RegWr, EX_ALUSrc, EX_MemWr, EX_MemtoReg, EX_Branch, EX_Jump, EX_
       ExtOp,EX_ALUctr,
102
       alure, EX_Reg, clk,
103
       Mem_alure, Wr_busW,
104
       EX_MemRead,
105
       EX_MULT_result,
106
       EX_hi_num, EX_lo_num,
107
       EX_cs_num);
108
109
         EX_Mem
       EXMEMPP(EX_op, EX_Reg, EX_RegWr, EX_MemWr, EX_MemtoReg, EX_PC, EX_rs, EX_rt, EX
       _rd,EX_shamt,EX_func,EX_RegDst,EX_busA,EX_busB,alure,clk,
110
       Mem_op, Mem_Req, Mem_ReqWr, Mem_MemWr, Mem_MemtoReq, Mem_alure, Mem_PC, Mem_rs
       ,Mem_rt,Mem_rd,Mem_shamt,Mem_func,Mem_RegDst,Mem_busA,Mem_busB,
111
       EX_MULT_result, Mem_MULT_result);
112
113
         Mem
       MEMPP(Mem_op,Mem_Reg,Mem_busB,Mem_RegWr,Mem_MemWr,Mem_MemtoReg,Mem_alur
       e,clk,Mem_dout);
114
115
         Mem_Wr
       MEMWRPP(Mem_op, Mem_Req, Mem_ReqWr, Mem_MemtoReq, Mem_alure, Mem_dout, Mem_PC
       ,Mem_rs,Mem_rt,Mem_rd,Mem_shamt,Mem_func,Mem_RegDst,Mem_busA,Mem_busB,c
       lk,
116
       Wr_op,Wr_Reg,Wr_RegWr,Wr_MemtoReg,Wr_alure,Wr_dout,Wr_PC,Wr_rs,Wr_rt,Wr
       _rd,Wr_shamt,Wr_func,Wr_RegDst,Wr_busA,Wr_busB,
117
       Mem_MULT_result,Wr_MULT_result);
118
```

```
119
         Wr
       WRPP(Wr_op, Wr_Reg, Wr_RegWr, Wr_MemtoReg, Wr_alure, Wr_dout, Wr_PC, Wr_rs, Wr_
       rt, Wr_rd, Wr_shamt, Wr_func, Wr_RegDst, Wr_busA, Wr_busB, clk, Wr_busW);
120
121
         Pre_Data_Hazard
       PDHPP(Mem_RegWr, Mem_Reg, ID_rs, ID_rt, EX_RegWr, EX_Reg, Wr_RegWr, Wr_Reg, ALU
       SrcC, ALUSrcD);
122
123
         branch_Data_Hazard
       BDHPP(Wr_RegWr, Wr_Reg, pre_instruction[25:21], pre_instruction[20:16], Mem
       _RegWr, Mem_Reg, ALUSrcE, ALUSrcF);
124
125
         MULT_Data_Hazard
       MDHPP(ID_op, ID_func, EX_op, EX_func, Mem_op, Mem_func, Wr_op, Wr_func, ALUSrcG
       ,ALUSrcH);
126
         CPR_Data_Hazard
127
       CDHPP(ID_op, EX_op, Mem_op, Wr_op, ID_rs, EX_rs, Mem_rs, Wr_rs, ID_rd, EX_rd, Mem_
       _rd,Wr_rd,ALUSrcK);
128
129
         ERET_Data_Hazard
       EDHPP(ID_op,ID_func,EX_op,Mem_op,Wr_op,EX_rs,Mem_rs,Wr_rs,EX_rd,Mem_rd,
       Wr_rd, ALUSrcL);
130
         Load_use LUPP(EX_MemRead, EX_rt, ID_rs, ID_rt, Load_use);
131
132
133
       endmodule
```

(附) 36条流水线数据通路图



这张图是一开始设计45条流水线时进行绘制的包括在后续的代码编写中也加入了45条的一些处理模块但由于最终时间不够没有完成额外9条指令的调试所以在下面的介绍中不会介绍45条相对于36条的额外模块由于将额外模块删去较为复杂所以在提交的代码文件中仍有额外的模块!这些模块包括CPR_Data_Hazard,CPRFIle,ERET_Data_Hazard,MULT_Data_Hazard,MULT,MULTFile另外在各个模块中都涉及到了额外9条指令的部分这些部分均不作解释

数据通路分析:

指令相关

- **1. PC模块**: 计算取指令的地址。复位信号为1时, PC的值赋为13(PC末尾两位省略)。在没有出现 Load_use冒险的情况下, 时钟下降沿到来时PC赋值为NPC, 否则保持不变。
- **2. NPC模块**: 计算下一个PC, 同时计算对分支指令是否跳转标记为sign。主要根据OP信号进行NPC计算方法的区分。
- 3. im模块: 用于取对应 code.txt 文件中的指令。

寄存器相关

- 1. RegFile模块:寄存器的取数与存数。寄存器的大体框架与36条指令单周期CPU没有区别,多加了两个取数的地址参数。因为一条指令在寄存器中取数与存数的操作处于不同阶段,虽然RegFile置于ID模块,但实际使用时,Wr模块的操作也会在此进行,即写入操作。
- 2. dm模块:在数据内存中读数以及取数。同时需要考虑sb指令,其写入方法较为特殊。

冒险处理

- **1. Pre_Data_Hazard模块**:处理从寄存器中读数存在的延迟问题。在ID段进行检测,处理在EX段,Mem段,Wr段可能出现的寄存器数据修改问题。取到的寄存器数应为最近一次修改的值。最后输出ALUSrcC和ALUSrcD进行冒险记录并输出。
- 2. **Branch_Data_Hazard**模块:处理pre_instruction从寄存器中读数存在的延迟问题。在ID段进行检测可能出现的寄存器数据修改问题。取到的寄存器数应为最近一次修改的值。最后输出ALUSrcE和ALUSrcF进行冒险记录并输出。
- 3. Load_use模块: 首先检测是否遇到Load_use冒险, 若遇到则置Load_use信号为1。

段寄存器模块

- **1. IF_ID模块**: 把IF段的数据传输到ID段。在出现syscall指令和ERET指令的情况下,将ID_instruction赋为0,若没有Load_use冒险并且不为分支跳转指令,ID_PC赋值为IF_PC,ID_instruction赋值为instruction;若没有Load_use冒险但为分支或跳转指令,则ID_PC保持不变;若出现Load_use冒险,则不进行任何操作。
- 2. **ID_EX模块**: 把ID段的数据传输到EX段。若出现Load_use冒险,则EX段信号全部赋值为0;若出现分支指令不跳转,则赋值为保存的分支指令的下一条指令(即pre_instruction)的相关数值;其他情况下皆把EX段数值赋值为ID段数值。
- 3. EX_Mem模块: 把EX段的数据传输到Mem段。
- 4. Mem_Wr模块:把Mem段的数据传输到Wr段。

运算模块

alu模块:输入端口为: ALUctr, busA, busB与exout选择后的结果data2, exout, instruction[10:6],输出端口为alure,zero;

以上模块较为重要,在此详细说明。综合以上模块,根据对应控制信号进行操作。因R,I,J类型的指令都存在这样的情况:同种类型的指令之间存在路径不同的现象,所以按类型指令给出总体路径不具备很好的代表性,若要综述同一类型的指令之间的路径,要所有同一类型的指令都满足,则R,I,J三种类型的综述路径几乎一致,因而此处不给出类型指令数据通路演示。

alu

基本描述

根据不同的译码结果,对传入的数据信号进行不同操作的基本运算,并输出运算结果

模块接口

接口名	方向	描述
ALUctr	I	操作信号
Α	I	输入A
В	I	输入B
immedia	1	扩展后立即数
shamt	1	移位数
result	0	ALU运算结果
zero	0	0标志位

功能

根据不同的操作码进行不同的基本运算

代码实现

各操作码对应的运算类型已经在代码中通过注释方式明确给出 此处不再附上操作码与运算类型的对应关系表

```
1
     module alu(ALUctr,A,B,immedia,shamt,result,zero,G,H,K);
2
       input[4:0] ALUctr;
3
       input[31:0] A,B,G,H,K;
4
       input[31:0] immedia;
5
       input[4:0] shamt;
       output[31:0] result;
6
7
       output zero;
8
9
       reg[31:0] result;
10
       assign zero = (result = 32'b0);
11
       integer i;
12
       always \theta(*)
13
14
         begin
15
            case(ALUctr)
16
              5'b00000:result <= A + B; //addu
```

```
5'b00001:result <= A - B; //subu
17
18
              5'b00010://slt
19
                begin
                  if(A[31] ^ B[31]) result <= (A[31]=1)?1:0;
20
21
                  else result <= (A<B)?1:0;
22
                end
23
              5'b00011:result <= A & B; //and
24
              5'b00100:result <= ~(A | B);//nor
              5'b00101:result <= A | B;//or
25
              5'b00110:result <= A ^ B;//xor
26
              5'b00111:result <= B << shamt;//sll
27
              5'b01000:result <= B >> shamt;//srl
28
              5'b01001:result <= (A<B)?1:0;//sltu
29
              //5'b01010:jalr
30
31
              //5'b01011:jr
              5'b01100:result <= B << A;//sllv
32
              5'b01101:result <= $signed(B) >>> shamt;//sra
33
              5'b01110:result <= $signed(B) >>> A;//srav
34
              5'b01111:result <= B >> A;//srlv
35
36
              5'b10000:result <= A + immedia; //addiv sign extension
              5'b10001://slti sign extension
37
38
                begin
39
                  if(A[31] ^ immedia[31]) result <= (A[31]=1)?1:0;
                  else result <= (A<immedia)?1:0;</pre>
40
41
                end
42
              5'b10010:result <= (A<immedia)?1:0;//sltiu,sign extension
43
              5'b10011:result <= A & immedia; //andi
              5'b10100:result <= A | immedia; //ori
44
              5'b10101:result <= A ^ immedia; //xori
45
              5'b10110:result <= immedia;//lui
46
              5'b10111:result <= G; //mflo
47
              5'b11000:result <= H;//mfhi
48
              5'b11001:result <= K;//mfc0
49
            endcase
50
         end
51
     endmodule
52
```

dm_4k

基本描述

数据存储器 对数据进行写入存储和读出

模块接口

接口名	方向	描述
ор	I	指令操作码用于sb指令的判断
addr	I	地址码
din	I	数据输入
dout	Ο	数据输出
clk	I	时钟信号
we	I	写使能信号

功能

- 1. we 信号为1时将 din 中的数据写入 dm 中
- 2. 将 addr 地址码指定的数据赋给 dout 连接输出到其他模块中

```
module dm_4k(op, addr, din, dout, clk, we);
1
2
3
     input[5:0] op;
     input[31:0] addr;
4
     input[31:0] din;
5
6
     input clk;
7
     input we;
     output[31:0] dout;
8
9
     reg[7:0] dm[4095:0]; // 采取以字节位单位存储数据才是最合理的
10
11
12
     integer i;
13
     always @(negedge clk)
14
15
     begin
     if(we)
16
17
     begin
         if(op = 6'b101000) //sb
18
19
             dm[addr] <= din[7:0];</pre>
```

```
20     else {dm[addr + 3], dm[addr + 2], dm[addr + 1], dm[addr]} <= din;
21     end
22     end
23
24     assign dout = {dm[addr + 3], dm[addr + 2], dm[addr + 1], dm[addr]};
25
26     endmodule</pre>
```

extender

基本描述

位扩展器根据传入的控制信号进行不同类型的扩展操作

模块接口

接口名	方向	描述
immedia	I	输入立即数
exop	I	扩展指令操作码
exout	0	扩展输出

功能

根据指令码 exop 对立即数进行O扩展、符号扩展或低位O扩展(用于lui指令)

exop 与操作的关系可见代码

```
1
      module extender(immedia,exop,exout);
 2
        input[15:0] immedia;
 3
        input[1:0] exop;
 4
        output[31:0] exout;
        reg[31:0] exout;
 5
 6
 7
        always0(*)
          if(exop = 2'b00)
 8
 9
            exout <= {16'b0,immedia};//zero extender</pre>
10
          else if(exop = 2'b01)
            exout <= {{16{immedia[15]}},immedia};//sign extender</pre>
11
          else if(exop = 2'b10)
12
            exout <= {immedia,16'b0};//lui extender</pre>
13
```

im_4k

基本描述

从 code.txt 中读取并存储指令,每一周期根据地址返回响应指令

模块接口

接口名	方向	描述	
addr	1	指令地址	
dout	0	指令输出	

功能

- 1. 初始化时从 code.txt 中读取指令并将其按序存储在 im 指令存储器中
- 2. 每一周期根据传入的addr读取指令,通过 dout 接口连接到其他模块输入中

代码实现

```
module im_4k(addr,dout);
1
2
       input[11:2] addr;
       output[31:0] dout;
3
4
5
       reg[31:0] im[1023:0];
       integer i;
6
7
       initial
8
         begin
9
            $readmemh("code.txt",im);
         end
10
     //read data in code.txt
11
       assign dout = im[addr];
12
     endmodule
13
```

mux2_5

基本描述

5位宽二路选择器根据选择信号选通不同数据

模块接口

接口名	方向	描述	
а	1	数据输入a	
b	1	数据输入b	
S	1	选择信号	
У	0	数据输出	

功能

根据选通信号 s 选通数据 s = 0 时选通 a s = 1 时选通 b

代码实现

```
module mux2_5(a,b,s,y);
 2
     //choose data by 's'
 3
     input[4:0] a,b;
 4
      input s;
 5
      output[4:0] y;
     //5-bit binary number
 6
 7
 8
      reg[4:0] y;
9
     //reg-type output
      always0(*)
10
         if(s = 0)
11
12
          y <= a;
         else if(s = 1)
13
          y <= b;
14
15
     endmodule
```

RegFile_PPL

基本描述

32*32bit寄存器组既可向指定寄存器写入数据也可从指定寄存器中读取数据

模块接口

模块名	方向	描述
ор	1	指令操作码辅助判断一些对寄存器组较为特殊的指令
PC	1	当前指令地址
alure	1	alu运算结果
rs	1	Wr段rs寄存器编号
rt	1	Wr段rt寄存器编号
rd	1	Wr段rd寄存器编号
shamt	1	移位指令移位数
func	1	R型指令辅助操作码
data	1	输入数据
RegWr	1	寄存器组写使能信号
RegDst	1	目标寄存器选择信号
clk	1	时钟信号
reset	1	复位信号
rs2	1	ID段rs寄存器编号
rt2	1	ID段rt寄存器编号
rs3	1	pre_instruction中rs寄存器编号
rt3	1	pre_instruction中rt寄存器编号
ra	0	ID段busA输出
rb	0	ID段busB输出
ra2	0	pre_instruction的busA输出
rb2	0	pre_instrcution的busB输出

功能

- 1. ID 段实现寄存器读将 rs 和 rt 寄存器的值分别输出到 busA 和 busB
- 2. Wr 段实现寄存器写将 data 写入指定寄存器中
- 3. 对 branch 指令的情况在 ID 段同时读出 pre_instruction 中 rs 和 rt 寄存器中的值并保存供后续使用

```
1 module
   RegFile_PPL(op,PC,alure,rs,rt,rd,shamt,func,data,RegWr,RegDst,rs2,rt2,ra
   ,rb,rs3,rt3,ra2,rb2,clk,reset);
2 input[5:0] op;
3 input[31:2] PC;
```

```
input[31:0] alure;
4
5
       input[4:0] rs,rt,rd,shamt;
6
       input[5:0] func;
7
       input[31:0] data;
8
       input
              RegWr;
9
       input RegDst;
10
       input clk;
11
       input reset;
       input[4:0] rs2,rt2;
12
13
       input[4:0] rs3,rt3;
14
       output[31:0] ra,rb;
15
       output[31:0] ra2,rb2;
16
17
       reg[31:0] rgs[31:0];
18
       integer i;
19
       always@(negedge clk or posedge reset)
20
         begin
           if(reset = 1)
21
22
           begin
              for(i = 0; i < 32; i = i + 1)
23
                rgs[i] <= 32'b0;
24
     //initial assignment
25
26
            end
27
           if(ReqWr)
              case(op)
28
29
                6'b100000:
30
                  begin
31
                    rgs[rt] <= data;
32
                    /*if(alure[1:0] = 2'b00) rgs[rt] \leq
     {{24{data[7]}}, data[7:0]};
                    if(alure[1:0] = 2'b01) rgs[rt] <
33
     {{24{data[15]}},data[15:8]};
34
                    if(alure[1:0] = 2'b10)
                                              rgs[rt] ≤
     {{24{data[23]}}, data[23:16]};
                    if(alure[1:0] = 2'b11)
35
                                              rgs[rt] ≤
     {{24{data[31]}}, data[31:24]};*/
                  end
36
37
                6'b100100:
38
                  begin
39
                    rgs[rt] <= data;
40
                    /*if(alure[1:0] = 2'b00) rgs[rt] \leq \{\{24'b0\}, data[7:0]\};
                    if(alure[1:0] = 2'b01) rgs[rt] \le \{\{24'b0\}, data[15:8]\};
41
```

```
42
                    if(alure[1:0] = 2'b10) rgs[rt] \leq \{\{24'b0\}, data[23:16]\};
                    if(alure[1:0] = 2'b11) rgs[rt] <
43
      {{24'b0}, data[31:24]};*/
44
                  end
45
                6'b000011: rgs[31]<={(PC+30'd2),2'b00};//jal
                6'b001111: rgs[rt]<={rd,shamt,func,16'b0};//lui
46
47
                default:
48
                  begin
                    if(rt = 0 && rd = 5'b11111 && shamt = 0 && func =
49
      6'b001001)
                       rgs[31] <= {(PC+30'd2),2'b00};//jalr
50
51
                    else if(RegDst = 1) rgs[rd] <= data;</pre>
52
                    else if(RegDst = 0) rgs[rt] <= data;</pre>
53
54
                  end
55
              endcase
56
          end
57
58
        assign ra = (rs2 \neq 0)? rgs[rs2] : 0;
        assign rb = (rt2 \neq 0)? rgs[rt2] : 0;
59
        assign ra2 = (rs3 \neq 0)?rgs[rs3] : 0;
60
61
        assign rb2 = (rt3 \neq 0)?rqs[rt3] : 0;
      // get data from register
62
      endmodule
63
```

PC_PPL

基本描述

对当前指令地址(PC)进行操作的模块

模块接口

接口名	方向	描述
NPC	1	下指令地址
rst	1	复位信号
clk	I	时钟信号
PC	0	当前指令地址
Load_use	1	Load_use冒险信号

功能

- 1. 对 PC 进行复位
- 2. 无 Load_use 冒险时对 PC 正常赋值
- 3. 有 Load_use 冒险时阻塞 PC 赋值

代码实现

```
module PC_PPL(NPC,rst,clk,PC,
1
2
     Load_use);
3
       input[31:2] NPC;
4
       input rst;
       input clk;
5
6
       input Load_use;
7
8
       output[31:2] PC;
9
       reg[31:2] PC;
10
       initial
11
12
       begin
        PC = 0;
13
14
       always @(negedge clk or posedge rst)
15
         begin
16
           if(rst = 1)
17
18
             PC<=0;
     //initial assignment pc ≤ 13
19
           else if(!Load_use)
20
             PC<=NPC;
21
22
         end
23
     endmodule
```

NPC

基本描述

用来计算下地址的逻辑模块

模块接口

接口名	方向	描述
PC	1	当前指令地址
NPC	0	下指令地址
jump	1	jump类指令标志信号
branch	1	branch类指令标志信号
zero	1	0标志信号
ор	1	指令操作码
target	1	J型指令target域
imm16	1	I型指令立即数
busA	1	rs寄存器的值
rs	1	rs寄存器编号
rt	1	rt寄存器编号
rd	1	rd寄存器编号
shamt	1	移位指令移位数
func	1	R型指令辅助操作码
sign	0	实际跳转标志位 0表示实际发生了跳转 1表示实际未发生

功能

- 1. 根据当前指令操作码计算正确的下地址 并将其赋值给 NPC
- 2. 判断跳转指令实际上是否发生了调转将判断结果赋值给 sign 以供后续使用

```
1
      module
      NPC(PC, NPC, jump, branch, zero, op, target, imm16, busA, rs, rt, rd, shamt, func,
 2
      sign, CPR14);
 3
        input[31:2] PC;
 4
        output[31:2] NPC;
 5
        input jump,branch,zero;
        input[5:0] op;
 6
 7
        input[25:0] target;
 8
        input[15:0] imm16;
 9
        input[31:0] busA;
        input[4:0] rs,rt,rd,shamt;
10
        input[5:0] func;
11
12
        input[31:0] CPR14;
13
```

```
14
       output reg sign;
15
       reg[31:2] NPC;
16
17
       wire[31:2] B_NPC = {{14{imm16[15]}},imm16[15:0]} + PC - 1; //要减1是
     因为译码完成传入时已经到了跳转指令的ID段 PC已经 + 1了
     //NPC with branch instructions
18
19
20
       wire[31:2] J_NPC = {PC[31:28], target};
     //NPC with jump instructions
21
22
23
       wire[31:2] N_NPC = PC + 1;
24
     //normal NPC
25
26
       reg[31:2] EXC_ENTER_ADDR;
27
     //jump address of ERET isntruction
28
29
       initial
30
       begin
31
            NPC = 0;
32
            sign = 0;
33
            EXC\_ENTER\_ADDR = 0;
34
       end
      //initial assignment
35
36
       always 0(*)
37
         begin
38
39
            case(op)
              6'b000100: //beq
40
41
                begin
42
                  if(zero=1 && branch=1)//jump when two inputs equal
43
                  begin
                   NPC <= B_NPC;
44
45
                   sign <= 0;
46
                  end
47
                  else
48
                  begin
49
                   NPC <= N_NPC;
50
                   sign <= 1;
51
                  end
52
                end
              6'b000101: //bne
53
54
                begin
```

```
55
                  if(zero=0 && branch=1)//jump when two inputs not equal
56
                  begin
                    NPC <= B_NPC;
57
58
                    sign <= 0;
59
                  end
60
                  else
61
                  begin
                    NPC <= N_NPC;
62
63
                    sign <= 1;
64
                  end
65
                end
              6'b000001:
66
67
                begin
                  if(rt = 1 && branch = 1&& (busA = 0 \mid |busA[31]| =
68
      0))//bgez - jump when busA <math>\geq 0
69
                  begin
                    NPC <= B_NPC;
70
                    sign <= 0;
71
72
                  end
                    else if(rt = 0 && branch = 1 && busA[31] = 1 && busA
73
      ≠ 0)//bltz - jump when busA < 0
74
                  begin
75
                    NPC <= B_NPC;
76
                   sign <= 0;
77
                  end
78
                  else
79
                  begin
80
                   NPC <= N_NPC;
81
                    sign <= 1;
82
                  end
83
              6'b000111: //bgtz - jump when busA > 0
84
85
                begin
                  if(branch = 1 && busA[31] = 0 && busA \neq 0)
86
87
                  begin
                    NPC <= B_NPC;
88
89
                    sign <= 0;
90
                  end
91
                  else
92
                  begin
93
                    NPC <= N_NPC;
94
                    sign <= 1;
```

```
95
                    end
 96
                 end
97
               6'b000110: //blez - jump when busA \leq 0
98
99
                   if(branch = 0 \& (busA[31] = 1||busA = 0))
                   begin
100
101
                     NPC <= B_NPC;
102
                     sign <= 0;
103
                   end
104
                   else
105
                   begin
106
                     NPC <= N_NPC;
107
                     sign <= 1;
108
                   end
109
                 end
110
               6'b000010: //j
111
                 begin
112
                   if(jump = 1)
113
                   begin
114
                     NPC <= J_NPC;
115
                     sign <= 0;
116
                    end
117
                   else
118
                   begin
119
                     NPC <= N_NPC;</pre>
120
                     sign <= 1;
121
                   end
122
                 end
123
               6'b000011: //jal
124
                 begin
125
                   if(jump = 1)
126
                   begin
                     NPC <= J_NPC;
127
128
                     sign <= 0;
129
                   end
130
                   else
131
                   begin
                     NPC <= N_NPC;
132
133
                     sign <= 1;
134
                   end
135
                 end
               6'b000000:
136
```

```
137
                 begin
138
                      if(rt = 0 \&\& imm16 = 16'b1111100000001001)
139
                   begin
140
                     NPC <= busA[31:2];//jalr</pre>
141
                     sign <= 0;
142
                   end
143
                      else if(rt = 0 && imm16 = 16'b0000000000001000)
144
                   begin
145
                     NPC <= busA[31:2];//jr</pre>
                    sign <= 0;
146
147
                   end
148
                   else if(func = 6'b001100)
149
                   begin
150
                     NPC <= EXC_ENTER_ADDR; // ERET</pre>
151
                    sign <= 0;
152
                   end
153
                   else
154
                   begin
155
                    NPC <= N_NPC;
156
                    sign <= 0;
157
                   end
158
                 end
               6'b010000:
159
160
                 begin
161
                   if(func = 6'b011000)//syscall
162
                   begin
163
                     NPC <= CPR14[31:2];
164
                    sign <= 0;
165
                   end
166
                   else
167
                   begin
168
                     NPC <= N_NPC;
169
                    sign <= 0;
170
                   end
171
172
               default: //normal instructions
173
                 begin
174
                   NPC <= N_NPC;
                   sign <= 0;
175
176
                 end
177
             endcase
178
           end
```

IUnit

基本描述

取指令部件

模块接口

接口名	方向	描述
PC	I	当前指令地址
IF_PC	Ο	IF段PC
instruction	0	指令

功能

- 1. 根据 PC 取出当前指令
- 2. 对 IF_PC 赋为 PC 的值

代码实现

```
`include"im.v"
1
2
3
     module IUnit(PC,IF_PC,instruction);
4
       input[31:2] PC;
       output[31:2] IF_PC;
5
       output[31:0] instruction;
6
7
       im_4k imD(PC[11:2],instruction);
8
9
       assign IF_PC = PC;
     endmodule
10
```

IF_ID

基本描述

IF_ID 流水段寄存器

模块接口

信号名	方向	描述
IF_PC	1	IF段PC的值
Instruction	1	IF段instruction的值
ID_PC	Ο	ID段PC的值
ID_instruction	Ο	ID段instruction的值
Jump	I	ID段jump的值
Branch	1	ID段branch的值
ор	I	ID段op的值
func	1	ID段func的值
clk	I	时钟信号
Load_use	1	Load_use冒险信号
sign	1	跳转指令实际是否发生跳转的标志
ID_instruction	0	ID段指令
pre_instruction	0	保存的跳转指令的下一条指令
signal	0	跳转指令实际是否发生跳转的标志

功能

- 1. 作为 IF 和 ID 段的信息中转站
- 2. 生跳转指令时将 ID 段指令清O (中止指令) 并将下一条指令保存到 pre_instruction 中
- 3. 发生 Load_use 冒险时 阻塞对 ID 段的指令赋值 从而实现插入气泡

```
module
1
     IF_ID(IF_PC,instruction,ID_PC,ID_instruction,Jump,Branch,op,func,clk,
2
     pre_instruction,sign,signal,
3
     Load_use);
       input[31:2] IF_PC;
4
       input[31:0] instruction;
5
       input clk;
6
7
       input Jump;
8
       input Branch;
9
       input Load_use;
10
       input sign;
       input[5:0] op,func;
11
12
13
       output reg[31:2] ID_PC;
```

```
output reg[31:0] ID_instruction;
14
15
        output reg[31:0] pre_instruction;
16
        output req
                       signal;
17
      //assignment
18
        initial
19
20
        begin
          ID_PC = 30'b0;
21
          ID_instruction = 32'b0;
22
          pre_instruction = 32'b0;
23
          signal = 0;
24
25
        end
      //initial assignment
26
27
        always@(negedge clk)
28
29
        begin
          if((op = 6'b000000 && func = 6'b001100) || (op = 6'b010000 &&
30
      func = 6'b011000)
31
      //syscall and ERET
32
          begin
            ID_instruction <= 32'b0;
33
            signal <= sign;</pre>
34
35
          end
          else if(!Load_use && !Jump && !Branch)
36
      //normal instructions
37
38
          begin
39
            ID_PC <= IF_PC;</pre>
40
            ID_instruction <= instruction;</pre>
41
            signal <= sign;</pre>
42
          end
          else if(!Load_use && (Jump || Branch))
43
      //jump and branch instructions with a delay slot
44
45
          begin
            // ID_instruction ≤ instruction;
46
47
            ID_instruction <= 32'b0;//this is for code without a delay slot</pre>
            pre_instruction <= instruction;</pre>
48
49
            signal <= sign;</pre>
50
          end
51
        end
52
      endmodule
```

ID

基本描述

ID 流水段

模块接口

ID_PC I ID段PC ID段pc IDLop O ID段op ID_rs O ID段rs ID_rt O ID段rt ID_rd O ID段rd ID_shamt O ID段sham	的值 的值 的值 的值 的值
ID_rs O ID段rs ID_rt O ID段rt ID_rd O ID段rd ID_shamt O ID段shar	的值 的值 的值
ID_rt O ID段rtl ID_rd O ID段rd ID_shamt O ID段shar	的值 的值
ID_rd O ID段rd ID_shamt O ID段shar	的值
ID_shamt O ID段shar	
	nt的值
ID_func O ID段fun	c的值
ID_imm16 O ID段imm	16的值
ID_target O ID段targ	et的值
ID_busA O ID段bus	A的值
ID_busB O ID段bus	B的值
ID_RegDst O ID段RegD	Ost的值
ID_RegWr O ID段RegV	Nr的值
ID_ALUSrc O ID段ALUS	Src的值
ID_MemWr O ID段Mem	Wr的值
ID_MemtoReg O ID段Memto	Reg的值
ID_Branch O ID段Bran	ch的值
ID_Jump O ID段Jum	ip的值
ID_ExtOp O ID段ExtO)p的值
ID_ALUctr O ID段ALUc	ctr的值
ID_instruction I ID段instruc	tion的值
NPC O 当前NPC	C的值
Wr_op I Wr段op	o的值
Wr_PC I Wr段PC	2的值
Wr_alure I Wr段alu结	 丰果的值
Wr_rs I Wr段rs	;的值
Wr_rt I Wr段rt	:的值
Wr_rd I Wr段rd	的值
Wr_shamt I Wr段shai	mt的值

Wr_func	I	Wr段func的值
Wr_busW	I	Wr段busW的值
Wr_RegWr	I	Wr段RegWr的值
Wr_RegDst	I	Wr段RegDst的值
alure	I	EX段alu的结果
Mem_alure	I	Mem段的alu的结果
Mem_dout	I	Mem段dout的结果
Mem_MemtoReg	I	Mem段MemtoReg的结果
ALUSrcC	I	数据冒险检测ALUSrcC的值
ALUSrcD	I	数据冒险检测ALUSrcD的值
PC	1	当前PC的值
sign	Ο	判断branch指令是否跳转的标志
pre_instruction	1	跳转指令的下一条指令
Е	Ο	pre_instruction的busA数据冒险检测结果
F	Ο	pre_instruction的busB数据冒险检测结果
ALUSrcE	1	数据冒险检测ALUSrcE的值
ALUSrcF	I	数据冒险检测ALUSrcF的值
Wr_busA	1	Wr段busA的值
Wr_busB	1	Wr段busB的值
EX_busA	I	EX段busA的值
Mem_busA	I	Mem段busA的值
А	0	ID段busA数据冒险检测结果
В	Ο	ID段busB数据冒险检测结果
EX_busB	1	EX段busB的值
Mem_busB	I	Mem段的busB的值
clk	1	时钟信号
rst	1	复位信号

功能

- 1. 利用 ctrl 模块对当前指令进行译码
- 2. 接收 Wr 段的各信号进行寄存器写
- 3. 直接在 ID 段求出下地址 NPC
- 4. 根据数据冒险的情况选择出 EX 段 ALU 两个输入端口的数值

```
1
      `include"ctrl.v"
 2
      `include"RegFile_PPL.v"
      `include"MULTFile.v"
 3
 4
      `include"CPRFile.v"
      `include"NPC.v"
 5
 6
 7
      module
      ID(ID_PC,ID_op,ID_rs,ID_rt,ID_rd,ID_shamt,ID_func,ID_imm16,ID_target,ID
      _busA,ID_busB,ID_RegDst,ID_RegWr,ID_ALUSrc,ID_MemWr,ID_MemtoReg,
      ID_Branch, ID_Jump, ID_ExtOp, ID_ALUCtr, ID_instruction, NPC,
 8
 9
      Wr_op, Wr_PC, Wr_alure, Wr_rs, Wr_rt, Wr_rd, Wr_shamt, Wr_func, Wr_busW, Wr_RegW
      r, Wr_RegDst,
10
      alure, Mem_alure, Mem_dout, Mem_MemtoReg,
      ALUSrcC, ALUSrcD,
11
      PC,
12
13
      sign,
14
      pre_instruction, E, F,
15
     ALUSrcE, ALUSrcF,
      Wr_MULT_result, Wr_busA, Wr_busB,
16
17
      G,H,EX_MULT_result,EX_busA,Mem_MULT_result,Mem_busA,
18
      ALUSrcG, ALUSrcH, ALUSrcK, ALUSrcL,
19
     A,B,K,
20
      EX_busB, Mem_busB,
21
      clk, reset);
22
23
        input clk,reset;
24
        input[31:2] ID_PC;
25
        input[31:0] ID_instruction;
        input[5:0] Wr_op;
26
27
        input[31:2] Wr_PC;
28
        input[31:0] Wr_alure;
29
        input[4:0] Wr_rs,Wr_rt,Wr_rd,Wr_shamt;
30
        input[5:0] Wr_func;
        input[31:0] Wr_busW;
31
        input Wr_RegWr,Wr_RegDst;
32
33
34
        input[1:0] ALUSrcC, ALUSrcD;
35
        input[1:0] ALUSrcE, ALUSrcF;
        input[31:0] alure, Mem_alure, Mem_dout;
36
37
        input Mem_MemtoReg;
```

```
38
39
       input[31:2] PC;
40
       input[31:0] pre_instruction;
41
       input[63:0] Wr_MULT_result, EX_MULT_result, Mem_MULT_result;
42
       input[31:0] Wr_busA, EX_busA, Mem_busA;
43
       input[2:0] ALUSrcG, ALUSrcH;
44
       input[1:0] ALUSrcK, ALUSrcL;
45
       input[31:0] EX_busB, Mem_busB, Wr_busB;
46
47
       output[5:0] ID_op;
       output[4:0] ID_rs,ID_rt,ID_rd,ID_shamt;
48
49
       output[5:0] ID_func;
       output[15:0] ID_imm16;
50
51
       output[25:0] ID_target;
52
       output[31:0] ID_busA,ID_busB;
53
       output
     ID_RegDst,ID_RegWr,ID_ALUSrc,ID_MemWr,ID_MemtoReg,ID_Branch,ID_Jump;
54
       output[1:0] ID_ExtOp;
55
       output[4:0] ID_ALUctr;
56
       output[31:2] NPC;
57
       output
                 sign;
       output[31:0] K;
58
59
60
       output[31:0] E,F;
       output[31:0] G,H;
61
62
       wire[31:0] ID_hi_num, ID_lo_num;
63
64
       wire[31:0] pre_busA,pre_busB;
65
       wire[31:2] FormerPC;
               ID_zero;
66
       wire
67
       wire[31:0] cs_num;
       assign FormerPC = ID_PC - 1;//Is this correct? check it later
68
69
70
       assign ID_op = ID_instruction[31:26];
71
       assign ID_rs = ID_instruction[25:21];
       assign ID_rt = ID_instruction[20:16];
72
73
       assign ID_rd = ID_instruction[15:11];
74
       assign ID_shamt = ID_instruction[10:6];
       assign ID_func = ID_instruction[5:0];
75
       assign ID_imm16 = ID_instruction[15:0];
76
77
       assign ID_target = ID_instruction[25:0];
78
```

```
79
        wire[31:2] Wr_FormerPC;
 80
        assign Wr_FormerPC = Wr_PC - 1;
 81
 82
        wire[31:0] CPR14;
 83
 84
        ctrl
      ctrlPPL(ID_op,ID_rs,ID_rt,ID_rd,ID_shamt,ID_func,ID_RegDst,ID_RegWr,ID_
      ALUSrc, ID_MemWr, ID_MemtoReq, ID_ExtOp, ID_ALUctr, ID_Branch, ID_Jump);
 85
        ReaFile PPL
      REGPPL(Wr_op,Wr_FormerPC,Wr_alure,Wr_rs,Wr_rt,Wr_rd,Wr_shamt,Wr_func,Wr
      _busW,Wr_ReqWr,Wr_ReqDst,ID_rs,ID_rt,ID_busA,ID_busB,pre_instruction[25]
       :21],pre_instruction[20:16],pre_busA,pre_busB,clk,reset);
        MULTFile
 86
      MFPPL(Wr_op, Wr_rt, Wr_rd, Wr_shamt, Wr_func, Wr_MULT_result, ID_hi_num, ID_lo
      _num,Wr_busA,clk);
 87
        CPRFile
      CPRPPL(Wr_op, Wr_rs, Wr_rt, Wr_rd, Wr_shamt, Wr_func, ID_rd, cs_num, Wr_busB, Wr
      _FormerPC,CPR14,clk);
      //some operations with data in other segments, mainly the write
 88
      register operation
 89
 90
        output[31:0] A,B;
 91
92
        assign A = (ALUSrcC = 2'b00)? ID_busA:
           (ALUSrcC = 2'b01)? alure :
 93
94
           (ALUSrcC = 2'b10 && Mem_MemtoReg = 0)? Mem_alure :
 95
           (ALUSrcC = 2'b10 && Mem_MemtoReg = 1)? Mem_dout :
96
           (ALUSrcC = 2'b11)? Wr_busW : 0;
97
        assign B = (ALUSrcD = 2'b00)? ID_busB :
           (ALUSrcD = 2'b01)? alure :
98
99
           (ALUSrcD = 2'b10 && Mem_MemtoReg = 0)? Mem_alure :
100
           (ALUSrcD = 2'b10 && Mem_MemtoReg = 1)? Mem_dout :
101
           (ALUSrcD = 2'b11)? Wr_busW : 0;
102
      //Pre data hazard
103
104
        assign E = (ALUSrcE = 2'b00)? pre_busA :
           (ALUSrcE = 2'b10)? Wr_busW : 0;
105
106
107
        assign F = (ALUSrcF = 2'b00)? pre_busB :
           (ALUSrcF = 2'b10)? Wr_busW : 0;
108
109
       //branch_data_hazard
110
```

```
assign G = (ALUSrcG = 3'b000)? ID_lo_num:
111
112
          (ALUSrcG = 3'b001)? EX_busA:
113
          (ALUSrcG = 3'b010)? EX_MULT_result[31:0] :
114
          (ALUSrcG = 3'b011)? Mem_busA :
115
          (ALUSrcG = 3'b100)? Mem_MULT_result[31:0] :
116
          (ALUSrcG = 3'b101)? Wr_busA :
117
          (ALUSrcG = 3'b110)? Wr_MULT_result[31:0] :0;
118
119
        assign H = (ALUSrcH = 3'b000)? ID_hi_num:
120
          (ALUSrcH = 3'b001)? EX_busA:
121
          (ALUSrcH = 3'b010)? EX_MULT_result[63:32] :
122
          (ALUSrcH = 3'b011)? Mem_busA :
          (ALUSrcH = 3'b100)? Mem_MULT_result[63:32] :
123
124
          (ALUSrcH = 3'b101)? Wr_busA :
125
          (ALUSrcH = 3'b110)? Wr_MULT_result[63:32] :0;
      //MULT_data_hazard
126
127
128
        assign K = (ALUSrcK = 2'b00)? cs_num :
129
          (ALUSrcK = 2'b01)? EX_busB:
130
          (ALUSrcK = 2'b10)? Mem_busB:
131
          (ALUSrcK = 2'b11)? Wr_busB :0;
      //CPR_data_hazard
132
133
        assign ID_zero = (A = B)?1:0;
134
        wire[31:0] L;
135
136
        assign L = (ALUSrcL = 2'b00)? CPR14:
137
          (ALUSrcL = 2'b01)? EX_busB:
138
          (ALUSrcL = 2'b10)? Mem_busB :
139
          (ALUSrcl = 2'b11)? Wr_busB :0;
      //ERET_data_hazard
140
141
142
        NPC
      NPCPPL(PC, NPC, ID_Jump, ID_Branch, ID_zero, ID_op, ID_target, ID_imm16, A, ID_r
      s,ID_rt,ID_rd,ID_shamt,ID_func,sign,L);
143
      //NPC calculation
144
145
      endmodule
```

ID_EX

基本描述

ID_EX 流水段寄存器

模块接口

方向	描述
I	ID段PC的值
I	ID段op的值
1	ID段rs的值
I	ID段rt的值
1	ID段rd的值
1	ID段shamt的值
1	ID段func的值
1	ID的imm16的值
1	ID段target的值
1	ID段busA的值
1	ID段busB的值
1	ID段RegDst的值
1	ID段RegWr的值
1	ID段ALUSrc的值
1	ID段MemWr的值
1	ID段MemtoReg的值
1	ID段Branch的值
1	ID段Jump的值
1	ID段ExtOp的值
1	ID段ALUctr的值
1	时钟信号
0	EX段PC的值
0	EX段op的值
0	EX段rs的值
0	EX段rt的值
0	EX段rd的值
0	EX段shamt的值
Ο	EX段func的值
Ο	EX段imm16的值

Ο	EX段target的值
0	EX段busA的值
0	EX段busB的值
0	EX段RegDst的值
0	EX段RegWr的值
0	EX段ALUSrc的值
0	EX段MemWr的值
0	EX段MemtoReg的值
0	EX段Branch的值
0	EX段Jump的值
0	EX段ExtOp的值
Ο	EX段ALUctr的值
1	Load_use冒险判断
I	跳转指令跳转判断
I	跳转指令的下一条指令
I	Pre_instruction的busA数据冒险检测结果
1	Pre_instruction的busB数据冒险检测结果
I	ID段busA数据冒险检测结果
I	ID段 busB数据冒险检测结果

功能

- 1. 存储所有需从 ID 段传递到 EX 段的控制信号与数据
- 2. 发生 Load_use 冒险时 将传递给 EX 段的所有控制信号和数据清零 从而实现插入气泡
- 3. 发生跳转指令预测错误时将预先保存的 pre_instruction 的各控制信号与数据赋值给 EX 段 从而实现纠错

```
1  module
    ID_EX(ID_PC,ID_op,ID_rs,ID_rt,ID_rd,ID_shamt,ID_func,ID_imm16,ID_target
    ,ID_busA,ID_busB,ID_RegDst,ID_RegWr,ID_ALUSrc,ID_MemWr,ID_MemtoReg,ID_B
    ranch,ID_Jump,ID_ExtOp,ID_ALUctr,
2    G,H,K,
3    clk,
4    EX_PC,EX_op,EX_rs,EX_rt,EX_rd,EX_shamt,EX_func,EX_imm16,EX_target,EX_bu
    sA,EX_busB,EX_RegDst,EX_RegWr,EX_ALUSrc,EX_MemWr,EX_MemtoReg,EX_Branch,
    EX_Jump,EX_ExtOp,EX_ALUctr,
5    EX_hi_num,EX_lo_num,EX_cs_num,
```

```
6
     Load_use,
7
     signal, pre_instruction, E, F,
8
     A,B);
9
     //ID_EX segment register
10
11
       input[31:2] ID_PC;
12
       input[5:0] ID_op;
13
       input[4:0] ID_rs,ID_rt,ID_rd,ID_shamt;
14
       input[5:0] ID_func;
15
       input[15:0] ID_imm16;
       input[25:0] ID_target;
16
17
       input[31:0] ID_busA,ID_busB;
18
       input
     ID_ReqDst,ID_ReqWr,ID_ALUSrc,ID_MemWr,ID_MemtoReq,ID_Branch,ID_Jump;
       input[1:0] ID_ExtOp;
19
20
       input[4:0] ID_ALUctr;
21
       input clk;
       input
22
              Load_use;
23
       input signal;
24
       input[31:0] pre_instruction;
25
       input[31:0] E,F;
       input[31:0] G,H;
26
27
       input[31:0] A,B;
28
       input[31:0] K;
29
       output reg[31:2] EX_PC;
30
31
       output reg[5:0] EX_op;
32
       output reg[4:0] EX_rs,EX_rt,EX_rd,EX_shamt;
33
       output reg[5:0] EX_func;
34
       output reg[15:0] EX_imm16;
35
       output reg[25:0] EX_target;
36
       output reg[31:0] EX_busA, EX_busB;
37
       output reg
     EX_ReqDst, EX_ReqWr, EX_ALUSrc, EX_MemWr, EX_MemtoReq, EX_Branch, EX_Jump;
38
       output reg[1:0] EX_ExtOp;
39
       output reg[4:0] EX_ALUctr;
       output reg[31:0] EX_hi_num, EX_lo_num;
40
41
       output reg[31:0] EX_cs_num;
42
43
       wire[5:0] pre_op;
44
       wire[4:0] pre_rs,pre_rt,pre_rd,pre_shamt;
       wire[5:0] pre_func;
45
```

```
46
       wire[15:0] pre_imm16;
47
       wire[25:0] pre_target;
48
       wire
     pre_RegDst,pre_RegWr,pre_ALUSrc,pre_MemWr,pre_MemtoReg,pre_Branch,pre_J
     ump;
49
       wire[1:0] pre_Ext0p;
50
       wire[4:0] pre_ALUctr;
51
     //pre_instruction is the instruction which is deleted when branch
     instruction appears.
52
     //but this only works in test code without delay slot
53
       assign pre_op = pre_instruction[31:26];
54
       assign pre_rs = pre_instruction[25:21];
55
       assign pre_rt = pre_instruction[20:16];
56
       assign pre_rd = pre_instruction[15:11];
57
       assign pre_shamt = pre_instruction[10:6];
       assign pre_func = pre_instruction[5:0];
58
59
       assign pre_imm16 = pre_instruction[15:0];
60
       assign pre_target = pre_instruction[25:0];
61
62
         ctrl
     CPPL(pre_op,pre_rs,pre_rt,pre_rd,pre_shamt,pre_func,pre_RegDst,pre_RegW
     r,pre_ALUSrc,pre_MemWr,pre_MemtoReq,pre_ExtOp,pre_ALUctr,pre_Branch,pre
     _Jump);
63
     //get relevant information of pre_instruction by ctrl
64
65
       initial
66
       begin
67
         EX_PC = 0;
68
         EX_{op} = 0;
69
         EX_rs = 0;
70
         EX_rt = 0;
71
         EX_rd = 0;
72
         EX_shamt = 0;
73
         EX func = 0:
74
         EX_{imm16} = 0;
75
         EX_target = 0;
76
         EX_busA = 0;
77
         EX_busB = 0;
78
         EX_RegDst = 0;
79
         EX_RegWr = 0;
80
         EX_ALUSrc = 0;
         EX_MemWr = 0;
81
```

```
EX_MemtoReg = 0;
 82
 83
             EX_Branch = 0;
 84
            EX_{Jump} = 0;
 85
             EX_Ext0p = 0;
 86
             EX_ALUctr = 0;
 87
             EX_hi_num = 0;
 88
             EX_lo_num = 0;
 89
             EX_cs_num = 0;
 90
 91
          end
 92
        //initial assignment
 93
 94
          always@(negedge clk)
 95
          begin
             if(Load\_use = 1)
 96
 97
            begin
             EX_PC <= 0;
 98
 99
             EX_op <= 0;
100
            EX_rs <= 0;
101
            EX_rt <= 0;
             EX_rd <= 0;</pre>
102
             EX_shamt <= 0;</pre>
103
104
             EX_func <= 0;</pre>
105
             EX_imm16 <= 0;</pre>
             EX_target <= 0;</pre>
106
107
             EX_busA <= 0;</pre>
108
             EX_busB <= 0;</pre>
109
            EX_RegDst <= 0;</pre>
110
             EX_RegWr <= 0;</pre>
111
             EX_ALUSrc <= 0;</pre>
112
             EX_MemWr <= 0;</pre>
             EX_MemtoReg <= 0;</pre>
113
114
             EX_Branch <= 0;</pre>
115
             EX_Jump <= 0;</pre>
116
             EX_Ext0p <= 0;</pre>
117
             EX_ALUctr <= 0;</pre>
             EX_hi_num <= 0;</pre>
118
             EX_lo_num <= 0;</pre>
119
120
             EX_cs_num <= 0;</pre>
121
             end
122
             else if(signal = 1) //跳转指令没有发生有效跳转
123
```

```
124
             begin
125
             EX_PC <= ID_PC + 1; // 预测错误 此时EX段应修正执行之前保存的
        pre_instruction 其PC应为之前没变的ID_PC + 1
126
             EX_op <= pre_op;</pre>
127
             EX_rs <= pre_rs;</pre>
128
             EX_rt <= pre_rt;</pre>
129
             EX_rd <= pre_rd;</pre>
130
             EX_shamt <= pre_shamt;</pre>
131
             EX_func <= pre_func;</pre>
132
             EX_imm16 <= pre_imm16;</pre>
133
             EX_target <= pre_target;</pre>
134
             EX_busA <= E;</pre>
135
             EX_busB <= F;</pre>
             EX_RegDst <= pre_RegDst;</pre>
136
137
             EX_RegWr <= pre_RegWr;</pre>
138
             EX_ALUSrc <= pre_ALUSrc;</pre>
139
             EX_MemWr <= pre_MemWr;</pre>
140
             EX_MemtoReg <= pre_MemtoReg;</pre>
141
             EX_Branch <= pre_Branch;</pre>
142
             EX_Jump <= pre_Jump;</pre>
143
             EX_Ext0p <= pre_Ext0p;</pre>
144
             EX_ALUctr <= pre_ALUctr;</pre>
145
             EX_hi_num <= H;</pre>
146
             EX_lo_num <= G;</pre>
147
             EX_cs_num <= K;</pre>
148
             end
        //pre_instruction assignment
149
150
151
             else
152
             begin
153
             EX_PC <= ID_PC;
154
             EX_op <= ID_op;</pre>
155
             EX_rs <= ID_rs;</pre>
156
             EX_rt <= ID_rt;</pre>
157
             EX_rd <= ID_rd;</pre>
158
             EX_shamt <= ID_shamt;</pre>
159
             EX_func <= ID_func;</pre>
160
             EX_imm16 <= ID_imm16;</pre>
161
             EX_target <= ID_target;</pre>
162
             EX_busA <= A;
163
             EX_busB <= B;</pre>
164
             EX_ReqDst <= ID_ReqDst;</pre>
```

```
165
            EX_RegWr <= ID_RegWr;</pre>
166
            EX_ALUSrc <= ID_ALUSrc;</pre>
167
            EX_MemWr <= ID_MemWr;</pre>
168
            EX_MemtoReg <= ID_MemtoReg;</pre>
169
            EX_Branch <= ID_Branch;</pre>
170
            EX_Jump <= ID_Jump;</pre>
171
            EX_Ext0p <= ID_Ext0p;</pre>
172
            EX_ALUctr <= ID_ALUctr;</pre>
173
            EX_hi_num <= H;</pre>
174
            EX_lo_num <= G;</pre>
175
            EX_cs_num <= K;</pre>
176
            end
177
        // normal assignment with no Load_use and no branch instruction without
        really jump
178
          end
179
180
        endmodule
```

EX

基本描述

EX 流水段

模块接口

接口名	方向	描述
EX_PC	I	EX段PC的值
EX_op	I	EX段op的值
EX_rs	I	EX段rs的值
EX_rt	I	EX段rt的值
EX_rd	I	EX段rd的值
EX_shamt	I	EX段shamt的值
EX_func	I	EX段func的值
EX_imm16	I	EX段imme16的值
EX_target	1	EX段target的值
EX_busA	I	EX段busA的值
EX_busB	I	EX段busB的值
EX_RegDst	1	EX段RegDst的值
EX_RegWr	1	EX段RegWr的值
EX_ALUSrc	1	EX段ALUSrc的值
EX_MemWr	I	EX段MemW的值
EX_MemtoReg	I	EX段MemtoReg的值
EX_Branch	I	EX段Branch的值
EX_Jump	I	EX段Jump的值
EX_ExtOp	I	EX段ExtOp的值
EX_ALUctr	I	EX段ALUctr的值
alure	Ο	EX段alu的结果
EX_Reg	Ο	EX段根据EX_RegDst信号选择寄存器的编号
clk	I	时钟信号
Mem_alure	I	Mem段alu的结果
Wr_busW	1	Wr段busW的值
EX_MemRead	0	EX段MemRead的值,判断是否为lw指令

功能

- 1. 进行 ALU 运算
- 2. 用 RegDst 进行目标写寄存器的选择

- 1 `include"extender.v"
- 2 `include"alu.v"
- 3 `include"MULT.v"

```
4
      `include"mux2_5.v"
 5
 6
     module
     EX(EX_PC,EX_op,EX_rs,EX_rt,EX_rd,EX_shamt,EX_func,EX_imm16,EX_target,EX_
     busA, EX_busB,
 7
     EX_RegDst, EX_RegWr, EX_ALUSrc, EX_MemWr, EX_MemtoReg, EX_Branch, EX_Jump, EX_E
     xtOp, EX_ALUctr,
 8
     alure, EX_Reg, clk,
 9
     Mem_alure,Wr_busW,
10
     EX_MemRead,
11
     EX_MULT_result,
12
     EX_hi_num, EX_lo_num,
13
     EX_cs_num);
       input[31:2] EX_PC;
14
15
       input[5:0] EX_op;
       input[4:0] EX_rs,EX_rt,EX_rd,EX_shamt;
16
17
       input[5:0] EX_func;
       input[15:0] EX_imm16;
18
19
       input[25:0] EX_target;
20
       input[31:0] EX_busA, EX_busB;
21
       input
     EX_RegDst, EX_RegWr, EX_ALUSrc, EX_MemWr, EX_MemtoReg, EX_Branch, EX_Jump;
        input[1:0] EX_ExtOp;
22
23
        input[4:0] EX_ALUctr;
24
25
       input clk;
26
27
        //input[1:0] ALUSrcA, ALUSrcB;
28
        input[31:0] Mem_alure, Wr_busW;
29
        input[31:0] EX_hi_num, EX_lo_num;
30
        input[31:0] EX_cs_num;
31
        output[31:0] alure;//alu result
32
        output[4:0] EX_Req;//rt or rd
33
34
35
       output EX_MemRead;
       output[63:0] EX_MULT_result;
36
37
38
        assign EX_MemRead = (EX_op = 6'b100011)? 1:0;
39
40
       wire[31:0] EX_imm32;
41
       wire[31:0] B;
```

```
42
       wire[31:0] G,H;
43
       wire
               zero;
44
45
       extender extM(EX_imm16,EX_ExtOp,EX_imm32);//need
       /*assign A = (ALUSrcA = 2'b00)? EX_busA :
46
          (ALUSrcA = 2'b01)? Mem_alure :
47
48
         (ALUSrcA = 2'b10)? Wr_busW : 0;
       assign B = (ALUSrcB = 2'b00)? EX_busB:
49
         (ALUSrcB = 2'b01)? Mem_alure :
50
         (ALUSrcB = 2'b10)? Wr_busW :
51
         (ALUSrcB = 2'b11)? EX_imm32 : 0;
52
       assign C = (ALUSrcB = 2'b00)? EX_busB:
53
         (ALUSrcB = 2'b01)? Mem_alure :
54
         (ALUSrcB = 2'b10)? Wr_busW:
55
         (ALUSrcB = 2'b11)? EX_busB : 0;*/
56
57
       assign B = (EX\_ALUSrc = 1)? EX\_imm32 : EX\_busB;
58
59
     AM(EX_ALUctr, EX_busA, B, EX_imm32, EX_shamt, alure, zero, EX_lo_num, EX_hi_num,
     EX_cs_num);
     //alu calculation
60
       MULT MU(EX_op,EX_busA,EX_busB,EX_rd,EX_shamt,EX_func,EX_MULT_result);
61
62
     //MULT calculation
63
       mux2_5 mux(EX_rt,EX_rd,EX_RegDst,EX_Reg);
64
     //choose data
65
66
     endmodule
```

EX_Mem

基本描述

EX_Mem 流水段寄存器

模块接口

接口名	方向	描述
EX_op	I	EX段op的值
EX_Reg	I	EX段Reg的值
EX_MemWr	I	EX段MemWr的值
EX_MemtoReg	I	EX段MemtoReg的值
EX_PC	I	EX段PC的值
EX_rs	I	EX段rs的值
EX_rt	I	EX段rt的值
EX_rd	I	EX段rd的值
EX_shamt	I	EX段shamt的值
EX_func	I	EX段func的值
EX_RegDst	I	EX段RegDst的值
EX_busA	I	EX段busA的值
EX_busB	I	EX段busB的值
alure	I	EX段alu的结果
clk	I	时钟信号
Mem_op	0	Mem段op的值
Mem_Reg	Ο	Mem段Reg的值
Mem_RegWr	Ο	Mem段RegWr的值
Mem_MemWr	0	Mem段MemWr的值
Mem_MemtoReg	0	Mem段MemtoReg的值
Mem_alure	0	Mem段ALU的结果
Mem_PC	0	Mem段PC的值
Mem_rs	0	Mem段rs的值
Mem_rt	0	Mem段rt的值
Mem_rd	0	Mem段rd的值
Mem_shamt	Ο	Mem段shamt的值
Mem_func	0	Mem段func的值
Mem_RegDst	Ο	Mem段RegDst的值
Mem_busA	Ο	Mem段busA的值
Mem_busB	Ο	Mem段busB的值

功能

将 EX 段的各控制信号与数据传递给 Mem 段

```
1
      module
      EX_Mem(EX_op, EX_Reg, EX_RegWr, EX_MemWr, EX_MemtoReg, EX_PC, EX_rs, EX_rt, EX_r
      d, EX_shamt, EX_func, EX_RegDst, EX_busA, EX_busB, alure, clk,
      Mem_op, Mem_Reg, Mem_RegWr, Mem_MemWr, Mem_MemtoReg, Mem_alure, Mem_PC, Mem_rs,
 2
      Mem_rt, Mem_rd, Mem_shamt, Mem_func, Mem_RegDst, Mem_busA, Mem_busB,
 3
      EX_MULT_result, Mem_MULT_result);
 4
      //EX_Mem segment register
 5
        input[5:0] EX_op;
 6
        input[4:0] EX_Reg;
 7
              EX_RegWr,EX_MemWr,EX_MemtoReg;
 8
        input[31:0] alure;
 9
        input clk;
10
        input[31:2] EX_PC;
11
12
        input[4:0] EX_rs,EX_rt,EX_rd,EX_shamt;
13
        input[5:0] EX_func;
14
        input EX_ReqDst;
15
        input[31:0] EX_busA, EX_busB;
16
17
        input[63:0] EX_MULT_result;
18
19
        output reg[5:0] Mem_op;
20
        output reg[4:0] Mem_Reg;
21
        output req Mem_ReqWr, Mem_MemWr, Mem_MemtoReq;
22
        output reg[31:0] Mem_alure;
23
        output reg[31:2] Mem_PC;
        output reg[4:0] Mem_rs, Mem_rt, Mem_rd, Mem_shamt;
24
        output reg[5:0] Mem_func;
25
        output req Mem_ReqDst;
26
27
        output reg[31:0] Mem_busA, Mem_busB;
        output reg[63:0] Mem_MULT_result;
28
29
      //assignment
30
        initial
31
32
        begin
33
          Mem_{op} = 0;
```

```
Mem_Reg = 0;
34
35
           Mem_RegWr = 0;
36
           Mem_MemWr = 0;
37
           Mem_MemtoReg = 0;
38
           Mem_alure = 0;
39
           Mem_PC = 0;
40
           Mem_rs = 0;
41
           Mem_rt = 0;
42
           Mem_rd = 0;
43
           Mem\_shamt = 0;
           Mem_func = 0;
44
           Mem_RegDst = 0;
45
           Mem_busA = 0;
46
           Mem_busB = 0;
47
48
           Mem_MULT_result = 0;
49
        end
      //initial assignment
50
51
52
         always@(negedge clk)
53
        begin
           Mem_op <= EX_op;</pre>
54
           Mem_Req <= EX_Req;</pre>
55
56
           Mem_RegWr <= EX_RegWr;</pre>
57
           Mem_MemWr <= EX_MemWr;</pre>
           Mem_MemtoReg <= EX_MemtoReg;</pre>
58
59
           Mem_alure <= alure;</pre>
60
           Mem_PC <= EX_PC;</pre>
61
           Mem_rs <= EX_rs;</pre>
62
           Mem_rt <= EX_rt;</pre>
63
           Mem_rd <= EX_rd;</pre>
64
           Mem_shamt <= EX_shamt;</pre>
           Mem_func <= EX_func;</pre>
65
66
           Mem_RegDst <= EX_RegDst;</pre>
           Mem_busA <= EX_busA;</pre>
67
68
           Mem_busB <= EX_busB;</pre>
69
           Mem_MULT_result <= EX_MULT_result;</pre>
70
        end
      //normal assignment
71
72
      endmodule
```

Mem

基本描述

Mem 流水段

模块接口

接口名	方向	描述
Mem_op	I	Mem段op的值
Mem_Reg	I	Mem段Reg的值
Mem_busB	I	Mem段busB的值
Mem_RegWr	I	Mem段RegWr的值
Mem_MemWr	I	Mem段MemWr的值
Mem_MemtoReg	I	Mem段MemtoReg的值
Mem_alure	I	Mem段alu的值
clk	1	时钟信号
Mem_dout	0	Mem段读取的主存结果

功能

- 1. 对 store 型指令在该阶段将数据存入数据存储器中
- 2. 对 Load 型指令在该阶段从数据存储器中读取数据

```
`include"dm.v"
 1
 2
 3
     module
     Mem(Mem_op, Mem_Reg, Mem_busB, Mem_RegWr, Mem_MemWr, Mem_MemtoReg, Mem_alure, c
     lk,Mem_dout);
 4
       input[5:0] Mem_op;
 5
       input[4:0] Mem_Reg;
 6
       input[31:0] Mem_busB;
 7
               Mem_RegWr, Mem_MemWr, Mem_MemtoReg;
 8
       input[31:0] Mem_alure;
 9
       input clk;
10
       output[31:0] Mem_dout;
11
12
       dm_4k dmT(Mem_op,Mem_alure,Mem_busB,Mem_dout,clk,Mem_MemWr);//data
13
     memory invoking
```

Mem_Wr

基本描述

Mem_Wr 流水段寄存器

模块接口

接口名	方向	描述
Mem_op	I	Mem段op的值
Mem_Reg	I	Mem段Reg的值
Mem_RegWr	I	Mem段RegWr的值
Mem_MemtoReg	I	Mem段MemtoReg的值
Mem_alure	I	Mem段alu的结果
Mem_dout	I	Mem段主存的输出结果
Mem_PC	I	Mem段PC的值
Mem_rs	I	Mem段rs的值
Mem_rt	I	Mem段rt的值
Mem_rd	I	Mem段rd的值
Mem_shamt	I	Mem段shamt的值
Mem_func	I	Mem段func的值
Mem_RegDst	I	Mem段RegDst的值
Mem_busA	I	Mem段busA的值
Mem_busB	I	Mem段busB的值
clk	I	时钟信号
Wr_op	0	Wr段op的值
Wr_Reg	0	Wr段Reg的值
Wr_RegWr	Ο	Wr段RegWr的值
Wr_MemtoReg	Ο	Wr段MemtoReg的值
Wr_alure	Ο	Wr段alu的结果
Wr_dout	Ο	Wr段主存的输出结果
Wr_PC	Ο	Wr段PC的值
Wr_rs	Ο	Wr段rs的值
Wr_rt	Ο	Wr段rt的值
Wr_rd	Ο	Wr段rd的值
Wr_shamt	Ο	Wr段shamt的值
Wr_func	Ο	Wr段func的值
Wr_RegDst	Ο	Wr段RegDst的值
Wr_busA	Ο	Wr段busA的值
Wr_busB	Ο	Wr段busB的值

功能

将 Mem 段的各控制信号和数据传给 Wr 段

```
1
     module
     Mem_Wr(Mem_op, Mem_Req, Mem_ReqWr, Mem_MemtoReq, Mem_alure, Mem_dout, Mem_PC, M
     em_rs, Mem_rt, Mem_rd, Mem_shamt, Mem_func, Mem_RegDst, Mem_busA, Mem_busB, clk,
 2
     Wr_op, Wr_Req, Wr_ReqWr, Wr_MemtoReq, Wr_alure, Wr_dout, Wr_PC, Wr_rs, Wr_rt, Wr_
     rd, Wr_shamt, Wr_func, Wr_RegDst, Wr_busA, Wr_busB,
 3
     Mem_MULT_result,Wr_MULT_result);
 4
      //Mem_Wr segement register
 5
        input[5:0] Mem_op;
 6
        input[4:0] Mem_Reg;
 7
                Mem_RegWr,Mem_MemtoReg;
        input[31:0] Mem_alure;
 8
 9
        input[31:0] Mem_dout;
10
        input clk;
11
12
        input[31:2] Mem_PC;
        input[4:0] Mem_rs, Mem_rt, Mem_rd, Mem_shamt;
13
14
        input[5:0] Mem_func;
15
        input Mem_RegDst;
        input[31:0] Mem_busA, Mem_busB;
16
        input[63:0] Mem_MULT_result;
17
18
19
        output reg[5:0] Wr_op;
        output reg[4:0] Wr_Reg;
20
21
        output reg Wr_RegWr,Wr_MemtoReg;
        output reg[31:0] Wr_alure;
22
23
        output reg[31:0] Wr_dout;
24
25
        output reg[31:2] Wr_PC;
        output reg[4:0] Wr_rs,Wr_rt,Wr_rd,Wr_shamt;
26
27
        output reg[5:0] Wr_func;
28
        output reg Wr_RegDst;
29
        output reg[31:0] Wr_busA,Wr_busB;
        output reg[63:0] Wr_MULT_result;
30
31
        initial
32
33
        begin
```

```
34
           Wr_{op} = 0;
35
           Wr_Reg = 0;
36
           Wr_RegWr = 0;
37
           Wr_MemtoReg = 0;
           Wr_alure = 0;
38
39
           Wr_dout = 0;
40
           Wr_PC = 0;
41
           Wr_rs = 0;
           Wr_rt = 0;
42
43
           Wr_rd = 0;
           Wr_shamt = 0;
44
45
           Wr_func = 0;
           Wr_RegDst = 0;
46
           Wr_busA = 0;
47
           Wr_busB = 0;
48
49
          Wr_MULT_result = 0;
         end
50
      //initial assignment
51
52
         always@(negedge clk)
53
54
        begin
55
           Wr_op <= Mem_op;</pre>
56
           Wr_Reg <= Mem_Reg;</pre>
57
           Wr_RegWr <= Mem_RegWr;</pre>
           Wr_MemtoReg <= Mem_MemtoReg;</pre>
58
59
           Wr_alure <= Mem_alure;</pre>
60
           Wr_dout <= Mem_dout;</pre>
61
           Wr_PC <= Mem_PC;</pre>
62
           Wr_rs <= Mem_rs;</pre>
63
           Wr_rt <= Mem_rt;</pre>
64
           Wr_rd <= Mem_rd;</pre>
           Wr_shamt <= Mem_shamt;</pre>
65
           Wr_func <= Mem_func;</pre>
66
           Wr_RegDst <= Mem_RegDst;</pre>
67
68
          Wr_busA <= Mem_busA;</pre>
           Wr_busB <= Mem_busB;</pre>
69
70
           Wr_MULT_result <= Mem_MULT_result;</pre>
71
        end
      //normal assignment
72
73
      endmodule
```

Wr

基本描述

Wr 流水段

模块接口

接口名	方向	描述
Wr_op	I	Wr段op的值
Wr_Reg	I	Wr段Reg的值
Wr_MemtoReg	I	Wr段MemtoReg的值
Wr_alure	I	Wr段alu的结果
Wr_dout	I	Wr段主存的输出结果
Wr_PC	I	Wr段PC的值
Wr_rs	I	Wr段rs的值
Wr_rt	I	Wr段rt的值
Wr_rd	I	Wr段rd的值
Wr_shamt	I	Wr段shamt的值
Wr_func	I	Wr段func的值
Wr_RegDst	I	Wr段RegDst的值
Wr_busA	I	Wr段busA的值
Wr_busB	I	Wr段busB的值
clk	I	时钟信号
Wr_busW	0	Wr段存入寄存器的值

功能

在该阶段根据 op 和 MemtoReg 信号选择出正确的写入数据并同控制信号一起传入设置在 ID 段的寄存器组实现写回操作

```
module
Wr(Wr_op,Wr_Reg,Wr_RegWr,Wr_MemtoReg,Wr_alure,Wr_dout,Wr_PC,Wr_rs,Wr_rt,
Wr_rd,Wr_shamt,Wr_func,Wr_RegDst,Wr_busA,Wr_busB,clk,Wr_busW);//change
input[5:0] Wr_op;
input[4:0] Wr_Reg;
input Wr_RegWr,Wr_MemtoReg;
input[31:0] Wr_alure;
```

```
6
        input[31:0] Wr_dout;
 7
        input[31:2] Wr_PC;
 8
        input[4:0] Wr_rs,Wr_rd,Wr_rt,Wr_shamt;
 9
        input[5:0] Wr_func;
10
        input Wr_RegDst;
        input[31:0] Wr_busA,Wr_busB;
11
12
13
        input clk;
14
        output reg[31:0] Wr_busW;
15
      //statement
16
17
18
        always0(*)
19
        begin
          if(Wr_{op} = 6'b100000)
20
21
          begin
            Wr_busW<={{24{Wr_dout[7]}}}, Wr_dout[7:0]};</pre>
22
23
24
      //this is for instruction 'lb'-load byte
25
26
          else if (Wr_{op} = 6'b100100)
27
          begin
28
            Wr_busW<={{24'b0}, Wr_dout[7:0]};</pre>
          end
29
      //this is for instruction 'lbu'-load byte unsigned
30
31
32
          else
33
          begin
            if(Wr_MemtoReg = 0) Wr_busW <= Wr_alure;</pre>
34
35
            else Wr_busW <= Wr_dout;</pre>
            //mux2_32 muxW(Wr_alure, Wr_dout, Wr_MemtoReg, Wr_busW);
36
37
      //choose data to assign Wr_busW by Wr_MemtoReg
38
        end
39
40
      endmodule
```

2. 控制器

conrtol

基本描述

控制器模块接收指令的 op 和 func 域信号对指令译码产生该指令对应的控制信号

模块接口

接口名	方向	描述
ор	1	指令操作码
rs	I	rs寄存器地址
rt	1	rt寄存器地址
rd	1	rd寄存器地址
shamt	1	偏移量
func	1	指令5-0位
RegDst	0	rt,rd寄存器选择控制信号
RegWr	0	寄存器写控制信号
ALUSrc	0	ALU数据来源控制信号
MemWr	0	数据内存写控制信号
MemtoReg	0	数据内存数据写入寄存器控制信号
ExtOp	0	立即数扩展控制信号
ALUctr	0	ALU控制信号
Branch	0	条件跳转指令控制信号
Jump	0	J型指令控制信号

功能

- 1. 当 op 不为0 即指令不为R型指令时 根据 op 对指令进行译码 将各信号输送给对应的控制信号
- 2. 当 op 的值为0 即指令为R型指令时 根据 func 对指令进行译码 将各信号书送给对应的控制信号

```
1
    module
    ctrl(op,rs,rt,rd,shamt,func,RegDst,RegWr,ALUSrc,MemWr,MemtoReg,ExtOp,ALU
    ctr,Branch,Jump);
      input[5:0] op;
2
3
      input[4:0] rs,rt,rd,shamt;
4
      input[5:0] func;
5
      output RegDst;
6
      output RegWr;
7
      output
               ALUSrc;
```

```
8
       output
                  MemWr;
9
       output
                 MemtoReg;
10
       output[1:0] ExtOp;
11
       output[4:0] ALUctr;
12
       output
                 Branch;
13
       output
                 Jump;
14
15
       reg[13:0] controls;
16
17
       assign{RegDst,RegWr,ALUSrc,MemWr,MemtoReg,ExtOp,ALUctr,Branch,Jump} =
     controls;
18
19
       always@(*)
20
         case(op)
21
            6'b000000:
22
             begin
23
                case(func)
24
                  6'b100001: controls <= 14'b1100000000000; //addu
                  6'b100011: controls <= 14'b1100000000100;//subu
25
26
                  6'b101010: controls <= 14'b11000000001000;//slt
                  6'b100100: controls <= 14'b11000000001100; // and
27
                  6'b100111: controls <= 14'b11000000010000;//nor
28
29
                  6'b100101: controls <= 14'b11000000010100;//or
                  6'b100110: controls <= 14'b11000000011000;//xor
30
                  6'b000000: controls <= 14'b11000000011100;//sll
31
32
                  6'b000010: controls <= 14'b11000000100000;//srl
33
                  6'b101011: controls <= 14'b11000000100100;//sltu
34
                  6'b001001: controls <= 14'b1100000000001;//jalr
35
                  6'b001000: controls <= 14'b1000000000001;//jr
                  6'b000100: controls <= 14'b11000000110000;//sllv
36
37
                  6'b000011: controls <= 14'b11000000110100;//sra
38
                  6'b000111: controls <= 14'b11000000111000;//srav
39
                  6'b000110: controls <= 14'b11000000111100; //srlv
                  6'b011000: controls <= 14'b0000000000000://mult
40
41
                  6'b010010: controls <= 14'b11000001011100;//mflo
42
                  6'b010000: controls <= 14'b11000001100000; // mfhi
43
                  6'b010011: controls <= 14'b0000000000000;//mtlo
44
                  6'b010001: controls <= 14'b0000000000000; // mthi
45
                  6'b001100: controls <= 14'b000000000000;//syscall
46
                endcase
47
             end
            6'b001001: controls <= 14'b01100011000000;//addiu
48
```

```
49
            6'b000100: controls <= 14'b0000000000110;//beq
50
            6'b000101: controls <= 14'b0000000000110;//bne
           6'b100011: controls <= 14'b01101011000000;//lw
51
           6'b101011: controls <= 14'b00110011000000;//sw
52
53
           6'b001111: controls <= 14'b0110010111000;//lui
           6'b001010: controls <= 14'b01100011000100;//slti
54
           6'b001011: controls <= 14'b01100011001000;//sltiu
55
56
            6'b000001: controls <= 14'b0000000000010; // bqez, bltz
57
           6'b000111: controls <= 14'b0000000000010;//bgtz
58
59
           6'b000110: controls <= 14'b0000000000010;//blez
           6'b100000: controls <= 14'b01101011000000;//lb
60
           6'b100100: controls <= 14'b01101011000000;//lbu
61
62
           6'b101000: controls <= 14'b00110011000000;//sb
63
           6'b001100: controls <= 14'b01100001001100; // andi
           6'b001101: controls <= 14'b01100001010000;//ori
64
65
            6'b001110: controls <= 14'b01100001010100;//xori
66
67
68
           6'b000010: controls <= 14'b0000000000001;//j
69
           6'b000011: controls <= 14'b0100000000001;//jal
70
71
           6'b010000:
72
           begin
73
             case(rs)
74
             5'b00000: controls <= 14'b01000001100100; //mfc0
             5'b00100: controls <= 14'b000000000000;//mtc0
75
76
             5'b10000: controls <= 14'b000000000000;//eret
77
             endcase
78
           end
79
80
           default : controls <= 14'b000000000000000;</pre>
         endcase
81
     //assign 'controls' according to instructions
82
83
     endmodule
```

(附) 控制信号真值表

	RegDst	RegWr	ALUSrc	MemWr	MemtoRed	ExtOp	ALUctr	Branch	Jump		R/I/J	31-26(op)	25-21	20-16	15_11	10_6	5-0(func)
addu		1	1	0	0 () xx	0 0000		0	0	R	0 00000	rs	rt	rd	0 0000	100001
subu		1	1	0	0 () xx	0 0001		0	0	R	0 00000	rs	rt	rd	0 0000	100011
slt		1	1	0	0 () xx	0 0010		0	0	R	0 00000	rs	rt	rd	0 0000	101010
and		1	1	0	0 () xx	0 0011		0	0	R	0 00000	rs	rt	rd	0 0000	100100
nor		1	1	0	0 () xx	0 0100		0	0	R	0 00000	rs	rt	rd	0 0000	100111
or		1	1	0	0 () xx	0 0101		0	0	R	0 00000	rs	rt	rd	0 0000	100101
xor		1	1	0	0 () xx	0 0110		0	0	R	0 00000	rs	rt	rd	0 0000	100110
sll		1	1	0	0 () xx	0 0111		0	0	R	0 00000	0 0000	rt	rd	shf	0 00000
srl		1	1	0	0 () xx	0 1000		0	0	R	0 00000	0 0000	rt	rd	shf	0 00010
addiu		0	1	1	0 (01	1 0000		0	0	I	0 01001	rs	rt	imm	imm	imm
beq	×)	0	0 x	xx	0 0001		1	0	1	0 00100	rs	rt	offset	offset	offset
bne	×)	0	0 x	xx	0 0001		1	0	I	0 00101	rs	rt	offset	offset	offset
lw		0	1	1	0 1	01	1 0000		0	0	I	1 00011	base	rt	offset	offset	offset
SW	×)	1	1 x	0 1	1 0000		0	0	I	1 01011	base	rt	offset	offset	offset
lui		0	1	1	0 (10	x		0	0	I	0 01111	0 0000	rt	imm	imm	imm
i	x) x		0 x	x x	x		0	1	J	0 00010	target	target	target	target	target
sltu		1	1	0	0 () xx	0 1001		0	0	R	0 00000	rs	rt	rd	0 0000	101011
jalr		1	1	0	0 () xx	x		0	0	R	0 00000	rs	0 0000	1 1111	0 0000	0 01001
ir		1 ()	0	0 () xx	×		0	0	R	0 00000	rs	0 0000	0 0000	0 0000	0 01000
sllv		1	1	0	0 () xx	0 1100		0	0	R	0 00000	rs	rt	rd	0 0000	0 00100
sra		1	1	0	0 () xx	0 1101		0	0	R	0 00000	0 0000	rt	rd	shf	0 00011
srav		1	1	0	0 () xx	0 1110		0	0	R	0 00000	rs	rt	rd	0 0000	0 00111
srlv		1	1	0	0 () xx	0 1111		0	0	R	0 00000	rs	rt	rd	0 0000	0 00110
slti		0	1	1	0 (01	1 0001		0	0	I	0 01010	rs	rt	imm	imm	imm
sltiu		0	1	1	0 (01	1 0010		0	0	I	0 01011	rs	rt	imm	imm	imm
bgez	x	()	0	0 x	xx	x		1	0	I	0 00001	rs	0 0001	offset	offset	offset
batz	x	()	0	0 x	xx	x		1	0	I	0 00111	rs	0 0000	offset	offset	offset
blez	x	()	0	0 x	XX	x		1	0	I	0 00110	rs	0 0000	offset	offset	offset
bltz	x	()	0	0 x	XX	x		1	0	I	0 00001	rs	0 0000	offset	offset	offset
lb		0	1	1	0 1	01	1 0000		0	0	I	1 00000	base	rt	offset	offset	offset
lbu		0	1	1	0 1	01	1 0000		0	0		1 00100	base	rt	offset	offset	offset
sb		0 () .	1	1 (01	1 0000		0	0	I	1 01000	base	rt	offset	offset	offset
andi		0 :	1	1	0 (000	1 0011		0	0	I	0 01100	rs	rt	imm	imm	imm
ori		0	1	1	0 (0 0	1 0100		0	0	I	0 01101	rs	rt	imm	imm	imm
xori		0	1	1	0 (00	1 0101		0	0	I	0 01110	rs	rt	imm	imm	imm
ial	x		1 ×		0 () xx	×		0	1	J	0 00011	target	target	target	target	target

3. 冒险处理


冒险分析:

数据冒险

分为 Pre_Data_Hazard, Branch_Data_Hazard 这两个模块处理, 其基本思想一致: 处理从寄存器中读数存在的延迟问题。在ID段进行检测, 处理在EX段, Mem段, Wr段可能出现的寄存器数据修改问题。取到的寄存器数应为最近一次修改的值。最后将对应冒险标记变量进行冒险记录并输出

结构冒险

- 1. 将指令存储器与数据存储器分成两个独立的模块
- 2. 同一时间段寄存器的读与写相冲突,依然使用转发技术,将写操作中ALU已经产生的结果送到读操作ALU的输入端。




数据冒险与结构冒险处理

Load_use冒险

主要靠 Load_use 信号进行判断,在 Load_use 模块中进行,若出现 Load_use 冒险,则 Load_use 信号为1,进行如下操作:

- 1. 将 ID_EX 流水段的控制信号清零
- 2. 保持 IF_ID 流水段的指令不变
- 3. 保持 PC 的值不变

通过以上三个操作实现一个周期的阻塞 从而可以通过前面的数据冒险处理方式对 Load_use 冒险进行处理



Load_use 数据冒险

控制冒险

采用静态预测,始终预测指令满足跳转。在IF_ID段寄存器中进行判断和处理,若为分支指令或跳转指令,则将IF段的指令记录为pre_instruction,并将ID段指令赋值为0以实现对下一条指令的清零,PC不变,若跳转(预测成功),则正常执行,若不跳转(预测失败),则ID_EX段寄存器中,将之前保存的pre_instruction对应的控制信号与数据赋给EX段的控制信号与数据,实现纠错。

Pre_Data_Hazard

基本描述

处理数据冒险的模块

模块接口

接口名	方向	描述
Mem_RegWr	1	Mem段RegWr的值
Mem_Reg	1	Mem段Reg的值
ID_rs	1	ID段rs的值
ID_rt	1	ID段rt的值
EX_RegWr	1	EX段RegWr的值
EX_Reg	1	EX段Reg的值
Wr_RegWr	1	Wr段RegWr的值
Wr_Reg	1	Wr段Reg的值
ALUSrcC	0	数据冒险选择信号
ALUSrcD	0	数据冒险选择信号

功能

判断相隔1条 2条或3条的数据冒险 并根据不同情况对选择信号 ALUSrcC 和 ALUSrcD 进行赋值 具体的对应关系可通过代码及注释查阅

```
module
 1
     Pre_Data_Hazard (Mem_RegWr, Mem_Reg, ID_rs, ID_rt, EX_RegWr, EX_Reg, Wr_RegWr, W
     r_Reg, ALUSrcC, ALUSrcD);
 2
        input Mem_RegWr,EX_RegWr,Wr_RegWr;
 3
        input[4:0] Mem_Reg,EX_Reg,Wr_Reg,ID_rs,ID_rt;
 4
      //parameters which is needed in this module
 5
 6
       wire C1C,C1D,C2C,C2D,C3C,C3D;
      //intermediate variables
 7
 8
       assign C1C = EX_RegWr && (EX_Reg \neq 0) && (EX_Reg = ID_rs);
 9
10
        assign C1D = EX_RegWr && (EX_Reg \neq 0) && (EX_Reg = ID_rt);
11
        assign C2C = Mem_RegWr && (Mem_Reg \neq 0) && ((EX_Reg \neq ID_rs)||
      (EX_Req = ID_rs \&\& EX_ReqWr = 0)) \&\& (Mem_Req = ID_rs);
        assign C2D = Mem_RegWr && (Mem_Reg \neq 0) && ((EX_Reg \neq ID_rt)||
12
      (EX_Req = ID_rt \&\& EX_RegWr = 0)) \&\& (Mem_Req = ID_rt);
13
       assign C3C = Wr_RegWr && (Wr_Reg \neq 0) && ((EX_Reg \neq ID_rs)||(EX_Reg
     = ID_rs && EX_RegWr = 0)) && ((Mem_Reg \neq ID_rs)||(Mem_Reg = ID_rs &&
     Mem_RegWr = 0)) \&\& (Wr_Reg = ID_rs);
```

```
14
        assign C3D = Wr_RegWr && (Wr_Reg \neq 0) && ((EX_Reg \neq ID_rt)||(EX_Reg
      = ID_rt && EX_RegWr = 0)) && ((Mem_Reg \neq ID_rt)||(Mem_Reg = ID_rt &&
      Mem_RegWr = 0)) \&\& (Wr_Reg = ID_rt);
15
      //definitions
16
17
        output reg[1:0] ALUSrcC, ALUSrcD;
18
      //reg-type output
19
20
        initial
21
        begin
          ALUSrcC = 0;
22
          ALUSrcD = 0;
23
24
        end
      //initial assignment
25
26
        always@(C1C or C2C or C3C)
27
28
        begin
          if(C1C = 1) ALUSrcC <= 2'b01;//RS EX-segment data hazard</pre>
29
          else if(C2C = 1) ALUSrcC <= 2'b10;//RS Mem-segment data hazard</pre>
30
31
          else if(C3C = 1) ALUSrcC <= 2'b11;//RS Wr-segment data hazard</pre>
          else ALUSrcC <= 2'b00;//no data hazard</pre>
32
33
        end
34
        always@(C1D or C2D or C3D)
35
        begin
36
          if(C1D = 1) ALUSrcD <= 2'b01;//RT EX-segment data hazard</pre>
37
          else if(C2D = 1) ALUSrcD <= 2'b10;//RT Mem-segment data hazard</pre>
38
39
          else if(C3D = 1) ALUSrcD <= 2'b11;//RT Wr-segment data hazard</pre>
          else ALUSrcD <= 2'b00;//no data hazard</pre>
40
41
        end
42
43
      endmodule
```

branch_Data_Hazard

基本描述

出现分支指令时对预先保存的 pre_instruction 进行数据冒险判断的模块

模块接口

接口名	方向	描述
Wr_RegWr	I	Wr段RegWr的值
Wr_Reg	I	Wr段Reg的值
Pre_rs	I	Preinstruction的rs的值
Pre_rt	I	Preinstruction的rt的值
Mem_RegWr	1	Mem段RegWr的值
Mem_Reg	I	Mem段Reg的值
ALUSrcE	Ο	数据冒险检测信号
ALUSrcF	Ο	数据冒险检测信号

功能

判断 pre_instruction 的数据冒险 并根据不同情况对选择信号 ALUSrcC 和 ALUSrcD 进行赋值 具体的对应关系可通过代码及注释查阅

```
1
     module
      branch_Data_Hazard(Wr_RegWr, Wr_Reg, pre_rs, pre_rt, Mem_RegWr, Mem_Reg, ALUSr
      cE, ALUSrcF);
 2
        input Wr_RegWr, Mem_RegWr;
 3
        input[4:0] Wr_Reg, Mem_Reg, pre_rs, pre_rt;
 4
 5
        wire C2E, C2F;
 6
 7
        assign C2E = Wr_RegWr && (Wr_Reg\neq0) && ((Mem_Reg \neq pre_rs) ||
      (Mem_Req = pre_rs \&\& Mem_RegWr = 0)) \&\& (Wr_Req = pre_rs);
        assign C2F = Wr_RegWr && (Wr_Reg\neq0) && ((Mem_Reg \neq pre_rt) ||
 8
      (Mem_Reg = pre_rt \&\& Mem_RegWr = 0)) \&\& (Wr_Reg = pre_rt);
 9
        output reg[1:0] ALUSrcE, ALUSrcF;
10
11
12
        initial
13
        begin
14
          ALUSrcE = 0;
          ALUSrcF = 0;
15
16
        end
17
18
        always@(C2E)
```

```
19
       begin
20
         if(C2E = 1) ALUSrcE <= 2'b10;
         else ALUSrcE <= 2'b00;
21
22
       end
23
       always@(C2F)
24
25
       begin
         if(C2F = 1) ALUSrcF <= 2'b10;
26
         else ALUSrcF <= 2'b00;
27
28
       end
29
30
     endmodule
```

Load_use

基本描述

判断 Load_use 数据冒险的模块

模块接口

接口名	方向	描述
EX_MemRead	I	EX段检测是否为lw型指令
EX_rt	1	EX段rt的值
ID_rs	I	ID段rs的值
ID_rt	1	ID段rt的值
Load_use	0	Load_use冒险检测信号

功能

检测 Load_use 数据冒险产生判断信号以供后续使用

```
module Load_use(EX_MemRead,EX_rt,ID_rs,ID_rt,Load_use);
//Load_use hazard judge
input EX_MemRead;
input[4:0] EX_rt,ID_rs,ID_rt;
output reg Load_use;
wire C;
```

```
8
        assign C = EX_MemRead \&\& ((EX_rt = ID_rs) || (EX_rt = ID_rt));
 9
10
        initial
11
        begin
         Load_use = 0;
12
13
        end
14
        always@(C)
15
        begin
16
         Load_use = C;
17
18
        end
19
20
     endmodule
```

三. 测试代码及方法

1. 环境配置

由于我的电脑是MacOS系统 无法安装modelsim进行仿真 故根据网上共享的配置方案 用vscode + 插件 + gtkwave搭配的方法对代码进行仿真与运行 具体来说 执行如下:

• 在vscode中安装如下插件



Verilog-HDL/S... 🖰 26ms Verilog-HDL/SystemVeri... Masahiro Hiramori 👸




Verilog HDL ⑤ 1ms Verilog HDL Language ... leafvmaple 総



Verilog_Testbench
verilog-testbench-insta...
Truecrab



Verilog Format ⑤ 11ms
Console application for ...
Ericson Joseph ỗ





安装的插件列表

- 通过Homebrew 在终端中安装如下软件
 - 1. 安装Iverilog
 - % brew install icarus-verilog
 - 2. 安装verilator
 - % brew install verilator
 - 3. 安装gtkwave(波形图展示工具)
 - % brew cask install xquartz
 - % brew cask insatll gtkwave

通过Homebrew安装的软件列表

上述配置完成后可以在vscode中对 Verilog 代码进行编译运行 并使用gtkwave或vscode对波形进行仿真

2. 测试代码

来自老师发送的测试代码文件 《36条指令-对应的汇编代码+指令字等-红色字新加说明》

将测试代码的以十六进制存储在 code.txt 中效果如下:

00AZ30Z/ 00C33825 00E64026 AC08001C 11030002 00C7482A 24010008 8C2A0014 15450004 00415824 AC2B001C AC240010 0C000019 3C0C000C 004CD007 003AD804 0360F809 A07A0005 0063682B 1DA00003 00867004 000E7883 002F8006 1A000008 002F8007 240B008C 06000006 8D5C0003 179D0007 A0AF0008 80B20008 90B30008 2DF8FFFF 0185E825 01600008 31F4FFFF **35F5FFF**



测试代码(十六进制)

3. 测试结果

由于 gtkwave 虽能仿真波形 但无法监测到模块内部定义的变量信号(如寄存器组中每个寄存器的值 数据存储器中每块内存的值)所以采用每一周期将寄存器值与数据存储器中的数据输出到 out.t 文件的形式对数据进行侦测 从而判断指令执行的正确性


• 数据结果(存储在 out.txt 中)

```
66 pos]
clock [
instruction = 28990005
ID_instruction = 00022082
PC = 00000010
IF PC = 00000010
      = 00000000c
EX PC = 00000008
Mem\ PC\ =\ 00000004
Wr PC = 00000000
Registers:
             01 = 00000000
R[
R[
             1]
                = 00000008
             2]
R[
                = 00000010
R[
             31
                = 00000011
             4]
R[
                = 00000004
R[
             5]
                = 00000000d
R[
             61
R[
                R[
             81
                = 00000011
R[
             91
                = 00000000
            10]
R[
                = 00000011
R[
            11]
                = 0000008c
                  000c0000
```

```
13] = 00000000
R[
R[
            14] = fffffe20
R[
            15]
                  ffffff88
            16] = ffffffff
R[
R[
            17]
                = 00000000
R[
            18]
                = ffffff88
            19]
R[
                = 00000088
R[
            20]
                = 0000ff88
            21]
R[
                = ffffffff
R[
           22]
                = ffff0077
R[
           23]
                = 00000000
R[
            24]
                = 00000001
R[
           25] = 00000001
R[
            26] = 00000000c
R[
            27] = 00000018
R[
            28] = 000c880d
R[
           29] = 000c000d
R[
           30]
                = 00000000
R[
           31]
                = 00000054
DataMem:
DM[0000_0014H] = 000c880d
DM[0000_0015H] = xx000c88
DM[0000_{001CH}] = 00000011
```

此处展示的是最后一周期所有代码执行完毕之后的结果

• 波形仿真结果(存储在 pipeline_cpu_wave.vcd 中)



由于数据结果另做处理此处只展示控制信号的仿真结果

请老师检查时注意由于数据存储器 dm 中的各数据没有初始化为0 所以在查看与数据存储器相关的波形时可能会出现红线 但并不是错误!

四. 总结与展望

在完成单周期CPU的编写后,我曾一度以为流水线CPU设计非常的简单,可是现实却击垮了我。相对于流水线CPU而言,单周期CPU就是简简单单的几个模块组合在一起,而流水线所要考虑的并行性、冒险性才是更为折磨的考验。仅仅掌握书本上流水线思想、流水线数据通路、流水线冒险判断与处理的知识,对于编写流水线CPU是完全不够的,需要经过很多次的实践才能深入理解流水线的执行。于卷考而言,通过流水线CPU的编写,使得我对卷考知识的掌握更加透彻,这也节省了我后期不少时间。

在编写相关代码时,我是先进行36条的编写并调试。而36条的调试过程是最痛苦的时间段。当时对流水线相关知识其实还是半知不解,就是按照书上和PPT上的思路搬过来,没有什么自己的思考和理解,而在调试的过程中,我深深地体会到了这样的不可行性。主要体现在我对错误发生源的寻找困难以及修改错误的编写困难。三天时间,一直都蹲在电脑前,波形不对——寻找错误——修改错误,一直这样循环往复,但在后期对冒险处理的理解更加深刻之后,难度减少了很多。我觉得最困难的地方应该是控制冒险的处理了,但这也是我看到自己思考的闪光点的一部分。我使用的方法是

插入空指令,始终预测其会跳转,但这就会影响不跳转的情况,所以我选择将IF段的instruction存储在pre_instruction中,并且添加signal判断分支指令是否跳转,若不跳转,则选择将pre_instruction中的数据存储到EX阶段。这个的调试用了相当长的时间,但最终成功了。

在扩展45条指令时,遇到的困难要比之前少很多,虽然多了HI,LO寄存器和协处理器,但我们接触到的形式其实和之前写的RegFile寄存器十分相似,以近似的方法进行编写即可,处理数据冒险的方式也基本相同。有了36条作为基础,45条的编写和调试都较快,但最终由于复习时间不够与ddl的问题,没能在截止时间前完成剩余9条的调试。

在这次的课程设计中,我通过对流水线CPU编写,从CPU的角度理解了计算机的组成,对计算机的体系结构有了一个初步的了解。感谢那个迎难而上、勇于实践的自己,更感谢身边优秀、贴心的朋友、老师。