
历年卷

202 -2022.

三、门电路(共6分,得分____)

下图所示电路,用OC门G1和G2的并联输出驱动三极管开关电路。要求OC门输出高电平时三 极管 T 饱和导通,OC 门输出低电平时三极管 T 截止。已知 OC 门 7403 输出高电平时内部输出 三极管的漏电流为 $I_{OH} \le 0.1 \text{ mA}$,输出为低电平 $V_{OL} = 0.2 \text{ V}$ 时允许流入的最大电流为 $I_{OL(max)} = 16$ mA。三极管 T 的电流放大系数 β = 50,集电极负载电阻 R_c = 1 $k\Omega$,饱和导通压降 $V_{CE(sat)}$ = 0.1 V, 饱和导通内阻 $R_{CE(sat)} = 20 \Omega$, $V_{BE} = 0.7 \text{V}$ 。给定 $V_{CC1} = 5 \text{V}$, $V_{CC2} = 10 \text{V}$ 。请计算 R_L 取值的允许 范围。



解: 当人为高电平时,

$$I_c = \frac{V_{CL_2} - V_{CES}}{R_c + R_{CES}} = \frac{10 - 0.1}{1 + 0.02} = 9.71 \text{ mA}$$

VA > 0.7V


当A为低水平 T截止

$$R_{2} = \frac{V_{Ce_{1}} - V_{OL}}{2 \cdot I_{OL}(mak)} = \frac{5 - 0 \cdot |}{2 \times 16} = \frac{0.3}{1.53 \text{ kg}}$$

1.3 ∴ R1 ← [1.53, 10.91] k2

三、门电路(共8分,得分)

由两个漏极开路与非门和四个与非门构成的 CMOS 电路如下图所示, 试确定上拉电阻 Rp 的取值范 围。已知 V_{DD}=5V, OD 门输出低电平 V_{OL (max)}=0.33V 时的输出电流 I_{OL (max)}=4mA, 输出高电平 V_{OH (min)}=4.4V 时的漏电流 102=5 μA。负载门高电平和低电平输入电流的最大值 1 (H(max) = 1 μA。



解: 点A为高电平. 以 24.4V

P: 点A为局界中. 以24.中V

$$\frac{V_{DD}-V_{A}}{2I_{EZ}+8I_{ZM}}=\frac{5-4.4}{2\times5\times10^{-6}+8\times1\times10^{-6}}=\frac{33.33k_{A}}{2\times5\times10^{-6}}=\frac{33.33k_{A}}{2\times5\times10^{-6}}=\frac{33.33k_{A}}{2\times5\times10^{-6}}=\frac{33.33k_{A}}{2\times5\times10^{-6}}=\frac{33.33k_{A}}{2\times5\times10^{-6}}=\frac{33.33k_{A}}{2\times5\times10^{-6}}=\frac{33.33k_{A}}{2\times5\times10^{-6}}=\frac{33.33k_{A}}{2\times5\times10^{-6}}=\frac{33.33k_{A}}{2\times10^{-6}}=\frac{33.33k_{A}}{2\times10^{-6}}=\frac{33.33k_{A}}{2\times10^{-6}}=\frac{33.33k_{A}}{2\times10^{-6}}=\frac{3$$

若为1成电平.

$$\frac{V_{PP} - V_{OL}}{P_{P}} + 8 \cdot I_{IL}(max) = I_{OL}(max)$$


$$\therefore R_{P} \ge \frac{V_{DD} - V_{OL}}{I_{OL}(max) - 8I_{IL}(max)} = \frac{5 - 0.36}{4 - 0.008} = 1.17 kz$$

- · . Pp & [1.17, 33.33] km


三、门电路(共12分,得分____)

1、在右下图中,三态门、非门均为 TTL 门, S 为开关,电压表内阻为 200K Ω,求下列情况下, 电压表读数 Y₁=?

- a) A=0.3V, C=0.3V, S 断开:
- b) A=3.6V, C=3.6V, S接通; c) A=0.3V, C=3.6V, S 断开。



5名:7:




控制端低电平有效,可以输出高电平、低电平、高阻三种状态。

- a. Y = 3.6 V
- b. Y = 1.4V
- c. Y = 0 V


2、如下所示在这个电路中, 1) f1 和 f2 的逻辑功能是什么?

2) 假设有三个变量 a, b, c 和它们的反变量,只使用 NMOS 管,通过修改虚线框中的电路, 实现函数 g = a • b • c, 且使 f1 和 f2 都等于 g。如果不可能实现这一点,请说明原因。



逻辑计算(8分,得分

计算图中外接电阻 R_L 取值的允许范围。已知 G_1 、 G_2 、 G_3 为 OC 结构的 TTL 或非门,输出管 截止时的漏电流为 $I_{OH}=250$ uA,输出管导通时允许的最大负载电流为 $I_{OLmax}=18$ mA。 G_4 、 G_5 、 G_6 分别为 TTL 或非门、与非门、非门,它们的低电平输入电流为 $I_{IL}=-1.5$ mA,高电平输入电流为 l_{IH}=50uA。给定 Vcc=5V,要求 OC 门输出的高电平 V_{OH}≥3.4V,低电平 V_{OL}≤0.2V。(注: TTL 与 非门输入端是多射极管,多个输入端共用一个基极;TTL或非门每个输入端各自有独立的三极管; TTL 门电路内部基极上拉电阻 4kΩ)



解: Y处高电平.
$$V_{OH} = 3.4V$$

$$-1. R_{L} = \frac{V_{CL} - V_{OH}}{3L_{OH} + I_{ZH}}$$

$$= \frac{5-3.4}{3\times250\times10^{-6}+5\times50\times10^{-6}}$$

$$= 1.6 + 2$$

Y处假电平.

$$R_{LZ} = \frac{V_{CC} - V_{OL}}{I_{OL} - 4I_{IL}} = \frac{5 - b.z}{18 - 4 \times 1.5} \times 10^{3} = 0.4 \text{ Km}$$

.. RL 6 [0.4, 1.6] for

