

HBF协议-从芯片架构适配到摆脱周期股票的思考

来源：知乎专栏 | 原文链接：<https://zhuanlan.zhihu.com/p/2068137669847208978>
抓取方式：r.jina.ai 阅读代理（知乎直接抓取返回 HTTP 403） | 抓取时间：2026-08-12 00:14 UTC
图片：成功 6 张，失败 0 张

8月3日（FMS 2026 开幕前）SanDisk 和 SK 海力士通过 OCP（开放计算项目）发布了首份 HBF 技术规范，距离今年2月成立联盟仅六个月，两家是主要贡献者，而 Google 和 Tenstorrent 是在标准化过程中加入的联盟成员，主要贡献在"技术验证"和标准制定上。

1.HBF使用场景

老规矩，先上参数对比

	HBF Gen1	HBM4	HBM3E	高端 eSSD (Kioxia GP1)
介质	3D NAND (BiCS + CBA, 专用 HBF core die)	DRAM: 1b (海力士) / 1c (三星) / 1β (美光)	DRAM: 1b (海力士) / 1a (三星) / 1β (美光)	XL-FLASH Gen2
单 die 容量	256 Gb (32 GB)	24 Gb / 32 Gb	24 Gb	—
堆叠层数	8 / 16 层	4/8/12/16 层	8/12 层 (16 层已有样品)	—
单堆叠容量	512 GB (16 层) ; 8 层约 256 GB	最高 64 GB	最高 36 GB	TB 级 (单盘)
读带宽	0.4-3.0 TB/s (Grade 1-3) Gen1 目标值 1.6 TB/s	2.0 TB/s (JEDEC 基线) -3.0 TB/s (量产) 3.3 TB/s 为工程样片	1.2-1.33 TB/s	PCIe 6.0 带宽内

表上半部分

知乎 @aiiiiiii

接口	xPU-HBF 主机接口 (海力士表述为基于 UCIe)	2048-bit / 32 通道	1024-bit / 16 通道	PCIe 6.0 / NVMe 2.2
读延迟	~10 μ s	10-100 ns	10-100 ns	μ s 级
最小读取 粒度	4096 B	32 B	32 B	512 B
随机读 IOPS	— (非 IOPS 语义)	—	—	最高 1000 万 (512B) 架构可扩展至 1 亿
写耐久	低 (有限次数, 适合读多 写少)	近乎无限	近乎无限	最高 50 DWPD
阵营 / 厂 商	闪迪主导 + SK海力士 谷歌、Tenstorrent 加入联 盟	SK海力士、三星、美光	SK海力士、三星、美光	铠侠 (未参与 HBF)
状态 (2026-	OCP 规范 8/3 发布 2026H2 出样, 2027 初首	已量产; HBM 4 送样	量产中	8/3 发布, 2026 年底送评估样

表下半部分

HBF 和 HBM 的区别,本质上是拿带宽和延迟换容量。一堆 HBF 是 512GB,一颗 HBM4 最多 64GB,容量差八倍,这是 HBF 唯一占优的地方。其余两项都是反过来的。HBM4 已经量产,单堆栈带宽在 2.0 到 3.0 TB/s,而 HBF 的 Gen1 目标值只有 1.6 TB/s,规范里定义三个等级也是从 0.4 才起步。延迟差得更多,HBM4 是几十纳秒,HBF 大约 10 微秒,相差一百倍。

而对于SSD而言,闪迪自己的说法很直白,产生带宽的方式有很多种,重要的是带宽,不是延迟。这解释了 HBF 为什么成立。只要数据能提前预取,10 微秒的延迟就藏得住。另一个问题来自 NAND 本身,写入寿命有硬上限,和延迟无关,也没有办法绕开。两条约束叠加,HBF 的边界才真正清晰。它只能承接模型权重这类写一次、读一万次的静态数据,凡是需要频繁改写的,仍然归 HBM。

基于以上硬件参数,对应的应用场景会有对应的部署。我尝试归纳成一个表格:

数据类型	归属	依据的硬件参数	为什么
生成态 KV cache	HBM	NAND 擦写次数有硬上限	每吐一个 token 追加一次,一次对话几千次写,放进 NAND 寿命按天算
激活值与中间张量	HBM	HBF 约 10 μ s vs HBM 几十 ns,差 100 倍	算完就用,没有提前量可预取,延迟藏不住
训练(梯度、优化器状态)	HBM	同上,写入寿命	权重每个 step 都更新,全是高频写
模型权重	HBF	单堆栈 512GB vs HBM4 的 64GB,八倍容量	加载一次、每 batch 只读一遍;逐层顺序,下一层要什么事先确定,预取生效,10 μ s 可容忍
CAG 共享预计算 KV cache	HBF	同上容量差	纯只读,跨请求共用不随 batch 翻倍;405B 权重 405GB + 共享 cache 540GB,只有这个量级装得下
MoE 冷专家	HBF(未解)	容量够,但预取前提不成立	符合只读和大容量,但路由运行时才定,预取失效
RAG 向量库、多模型仓库	SSD	带宽需求非持续	只在检索或切换的瞬间需要带宽
KV cache 溢出	SSD	八个 HBF 堆栈 4TB < 10M 上下文的 5.4TB	HBF 也装不下,只能再往下溢

知乎 @aiiiii

应用场景

前三行归 HBM,原因是同一个。生成态 KV cache、激活值、训练时的梯度和优化器状态,都要被反复改写。NAND 的擦写次数有物理上限,所以这三类数据不能放 HBF。激活值还多一层原因,它算完立刻就用,没有预取的时间窗口,100 倍的延迟差在这里无法回避。

中间两行(或者三行)归 HBF,这也是其推出的理由。模型权重和共享 KV cache 只写一次,读很多次,写入寿命的限制对它们不成立。但只读还不够,能落到 HBF 上的另一个条件是可预测。推理逐层顺序执行,上一层算完就知道下一层要读什么,数据可以提前搬进缓冲区,10 微秒的延迟因此被覆盖掉。八倍容量差是收益,可预测是前提,两个条件都要满足。

MoE 标"未解",是因为它只满足第一个条件。专家权重是只读的,体量也大,但激活哪个专家由路由在运行时决定,提前不知道要读什么,预取无法进行(当然有一些专家预取的方法)。

最后两行归 SSD。RAG 向量库和模型仓库对带宽的需求是间歇性的,只在检索或切换时出现,不需要常驻高速介质。KV cache 溢出的原因更直接,八个 HBF 堆栈是 4TB,10M 上下文的共享 cache 是 5.4TB,HBF 本身也装不下。

2.合作伙伴

Google 和 Tenstorrent 是在标准化过程中加入的联盟成员，主要贡献在"技术验证"和标准制定上。Google 是全球最大的 HBM 买家之一，而 HBM 长期供不应求、价格由三家厂商说了算。多出一个"带宽接近 HBM、相似成本下容量是其 8-16 倍"的层级，即使不完全替代，也稀释了对 HBM 的依赖。Tenstorrent 基于 RISC-V、天生走 chiplet 路线，和 UCIe 的契合度很高，公司体量小、转向快，能比 NVIDIA/AMD 更早做出一款真正带 HBF 的加速器。

核心原因：内存厂商自己定不了这个标准，要和硬件，甚至模型层面高度协同设计。比如说，8月6日的"Breaking the Memory Wall with HBF"圆桌，Google 派出的是 DeepMind 的资深工程师 Xiaoyu Ma，不是硬件部门而是模型部门，这个信号很明确：是模型侧在定义内存该长什么样。MoE 模型每个 token 只激活一小部分专家权重、长上下文预填充、权重"读多写少"，这些恰好是 NAND 可以承受的模式。

在硬件层面上，规范里最关键的一项是 xPU-HBF 主机接口，此外还包括电气规范、HBF 堆叠的封装与可靠性指引，以及读写操作的软件使用指南。这意味着 HBF 不是一颗可以"插上就用"的存储器。加速器那一侧必须自己实现控制器、UCIe PHY、封装基板上的面积预算和内存管理逻辑。

除此之外，在架构层面上，忽然发现一个脑洞，数据流加速器更适合HBF路线，而不是GPU架构，我猜是延迟隐藏的机制完全不同。GPU 靠大规模多线程掩盖延迟，几千个 warp 轮转，硬件动态调度。这套机制是针对几百纳秒的 HBM 延迟调优的，寄存器堆和 warp slot 的规模就是按这个延迟预算设计的。要掩盖 $10\mu\text{s}$ ，你需要在飞的工作量提高两个数量级，这在面积上不成立。这方面感觉TPU 这类静态调度架构走的是另一条路：没有传统意义的 cache，整张计算图在编译期已知，XLA 显式并且通过 DMA搬运。延迟带来的"停顿"问题不大，本质是"调度"问题。算一笔粗账：405B 模型 8-bit 权重约 405GB，126 层，每层约 3.2GB。8 个 HBF 堆栈按 12.8 TB/s 算，流完一层权重要 $250\mu\text{s}$ 左右。而 NAND 一次读的延迟是 $10\mu\text{s}$ 量级——占 4%。只要你能在算第 N 层的时候预取第 N+1 层，这个延迟完全消失。Transformer 推理的权重读取序列是完全确定的，预取窗口大得离谱。

GPU: 靠并发数填满等待空隙 (硬件动态调度)



需要的并发数 = 延迟 ÷ 每 warp 两次访问间的计算


HBM $\approx 0.5 \mu\text{s}$

64 warp · 256 KB/SM 寄存器堆, 刚好够

HBF $\approx 10 \mu\text{s}$

~ 1300 warp · ~ 5 MB/SM, 面积上不成立

数据流加速器: 靠提前预取 (编译期静态调度, 按比例作图)



405B 模型 · 8-bit 权重 ≈ 405 GB, 126 层 $\rightarrow$ 每层 ≈ 3.2 GB

8 个 HBF 堆栈 ≈ 12.8 TB/s $\rightarrow$ 流完一层 $\approx 250 \mu\text{s}$

NAND 单次读 $\approx 10 \mu\text{s} \rightarrow$ 只占 4%, 预取窗口大得离谱

紫 = 在计算或搬运, 灰 = 在等 | 成立前提: 权重读取序列编译期完全确定

知乎 @aiiii

simt vs dataflow accelerator

最后, 我觉得业界目前目前还没有很重视, 更多只是尝试路线。NVIDIA 不在其中, AMD 不在, Meta、微软、亚马逊都不在, 另外三家 NAND 厂 (铠侠、三星、美光) 也都没有。这说明现在的 HBF 更像"一个 NAND 阵营 + 一个愿意验证的超大规模客户 + 一个愿意做首发的小厂", 而不是全行业共识。




3.商业&资本层面考量-周期股票

闪迪的基本盘是消费级和企业级 NAND，是内存里最商品化、周期最凶的那一半。它的估值逻辑历来是「NAND 周期股」。为了摆脱周期属性，他想像HBM路线一样增加定制性，以及相对同行的差异化。今天 NAND 在 AI 叙事里的位置很边缘（大容量 eSSD 算沾边）。HBF 是第一次让 NAND 直接坐到加速器封装上，从"数据中心里的仓库"变成"加速器的一部分"。这在估值倍数上的差别，比在收入上的差别大得多。

海力士的处境完全相反，我感觉更像是一场防御。如果 NAND 挤进内存层级这件事迟早会发生，那它宁可自己主导、并且在里面占一席。它同时是 NAND 厂。海力士有自己的 NAND 业务（还有 Solidigm），而 NAND 那块的盈利能力一直远不如 DRAM。HBF 是把 NAND 产能往高价值方向挪的通道，海力士也是想提前埋伏这个赛道。

更重要的是，海力士确实在多线尝试摆脱存储周期股定价，集团层面推 MaaS、主动做 HBF，无论是最近的各种长协，还是提出memory as a service，都想让资本相信重资产的存储周期型不是一切。那么，硬件上封装能力才是真护城河，介质是什么无所谓。海力士这几年真正积累的壁垒是 TSV 堆叠、MR-MUF、翘曲控制这些先进封装能力，不是 DRAM 单元本身。



(b) Heterogeneous Memory Design Space. Contour blobs clearly demarcate distinct technology zones across capacity, bandwidth, and access latency parameters.

、既然介质这么多，那是不是可以一层层堆上去，堆成一个完整的内存层级，然后不卖芯片改卖服务，估值就能从周期股跳到别的分类里。不过这也是一个设想罢了。