

# HBM-HBF Memory Hierarchy Innovations with Token Economics of Agentic AI Era


Prof. Jounggho Kim

TeraByte Interconnection and Package Laboratory  
School of Electrical Engineering  
KAIST

2026.6.13

# Part1: Agentic AI Era

# AI Workflow Design and Architecture



- 1) Reasoning and Thinking
- 2) Multi-modal
- 3) Vibe coding
- 4) Personal AI
- 5) Real time training, RAG
- 6) Agentic AI: API, MCP, A2A
- 7) Autonomous AI agent: OpenClaw, NemoClaw
- 8) 1:100 Agents
- 9) 24 hour AI agent, Sleepless AI
- 10) AI PC

- 1) Context Engineering. KV Cache Engineering
- 2) Short term and long term memory effects
- 3) No click AI
- 4) Voice interface
- 5) AI glasses

## 핵심 개념 (Core Concept): RSI란?

**재귀적 자기 개선**  
(Recursive Self-Improvement, RSI)

**인간 개발자의 개입 없이**  
(Without human intervention),  
**AI가 스스로 코딩, 연구, 실험을 반복하여**  
**다음 세대 모델을 개량하는 단계**  
(AI iteratively coding, researching, and  
experimenting to improve its next-  
generation model)

$$AI_{n+1} = f(AI_n)$$

(Where  $f$  = AI's own optimization capability/  
AI 자체 최적화 능력)

인간의 직접 개입 소멸 (Elimination of direct human intervention)

챗봇을 넘어선 자율적 문제 해결자: 에이전틱 AI란?

$$\text{Agentic AI} = \text{LLM} \times (\text{Memory} + \text{Tools} + \text{Planning})$$



- **단순 챗봇:** 사용자의 질문에 일회성 텍스트로 대답.
- **에이전틱 AI:** 스스로 계획을 세우고, 외부 도구(웹, 코드, 파일)를 사용해 복잡한 목표를 달성.

- Open source
- Proactive AI
- Autonomous AI
- Personnel AI
- 20 hours AI
- Access to computer, files, PW, and API
- Telegram
- Local LLM or Cloud LLM
- More token for 24 hours and higher cost
- Local memory
- Long term memory
- Change AI business
- Privacy, safety issues



# OpenClaw

THE AI THAT ACTUALLY DOES THINGS.

Clears your inbox, sends emails, manages your calendar, checks you in for flights.

All from WhatsApp, Telegram, or any chat app you already use.

NEW

OpenClaw Partners with VirusTotal for Skill Security →

## 오픈소스 자율형 에이전트의 대표적 사례: OpenClaw



### 로컬 우선 실행

사용자의 PC나 서버에  
직접 설치 (이메일, 파일,  
명령줄 제어)



### 실제 행동 수행

API 호출, 브라우저 조작,  
캘린더 예약 등 구체적  
워크플로 자동화



### 24시간 상시 실행


세션이 끊겨도 상태 유지,  
백그라운드 주기 작업  
수행



### 메신저 UI 기반

Slack, WhatsApp,  
Telegram 등에서  
메시지를 통해 명령 하달

# OpenClaw



# Agentic AI Network: Tree structure



# Agentic AI and REGO: A2A

- 표준화
- 확장성
- 조립성
- 창조성
- 지속성
- 장기간 보관
- 안전 물질



## 연결의 복잡성을 해결하는 두 가지 표준 프로토콜


### A2A (Agent-to-Agent)

에이전트 간의 협업 및 메시지 교환




### MCP (Model Context Protocol)

에이전트와 외부 데이터/도구의 연결



# Google Gemini 의 학습과 생성용 데이터



# 애플리케이션 I : 25년 만의 검색 엔진 에이전트화

## 전통적 검색 (과거)

1. 키워드 입력
- ↓
2. 링크 목록 수동 탐색
- ↓
3. 즉각적인 단발성 검색


## 인텔리전트 에이전트 검색 (현재)

1. 목표 입력
- ↓
2. 24시간 백그라운드 탐색  
(예: 아파트 매물 자동 추적 알림)
- ↓
3. 생성형 UI로 맞춤형 레이아웃 즉시 조립



**생성형 UI 예시:**  
천체물리학/시계 작동 원리 질문  
시 표, 그래프, 시뮬레이션을  
실시간으로 렌더링

## 마찰 제로(Friction Zero): 에이전트 커머스의 작동 원리



### 유니버설 커머스 프로토콜 (UCP):

에이전트가 결제 인프라와 직접 통신하는 상거래 표준 규격 (쇼피파이, 월마트, 타깃, 세포라 합류).

### 에이전트 결제 프로토콜 (AP2):

조건 충족 시 에이전트가 자율적으로 거래를 완료하는 결제 규격. 유니버설 카트(Universal Cart)와 연동.

[종합 분석] 클릭 경제 vs. 토큰 경제 패러다임 비교


| 분석 차원<br>(Dimension)     | 과거: 클릭 경제<br>(Click Economy) | 미래: 토큰 경제<br>(Token Economy) |
|--------------------------|------------------------------|------------------------------|
| 핵심 주체<br>(Primary Actor) | 인간<br>(Human)                | AI 에이전트<br>(AI Agent)        |
| 측정 및 과금 단위<br>(Metric)   | 페이지뷰, 방문자 수, 클릭<br>(CPC)     | 토큰 소모량 및 결과값 산출<br>(Tokens)  |
| 핵심 접점<br>(Interface)     | 화려한 UI / UX 최적화              | 기계 해독용 프로토콜<br>(UCP, AP2)    |
| 비즈니스 최적화<br>(Strategy)   | 검색엔진최적화<br>(SEO)             | AI 옵티마이제이션<br>(AIO)          |

# AI commerce agent

| 구분     | 기존: SEO<br>(Search Engine Optimization) | 미래: AEO<br>(Agent Engine Optimization) |
|--------|-----------------------------------------|----------------------------------------|
| 타겟     | 인간의 검색 행위                               | AI 알고리즘                                |
| 핵심 기술  | 키워드 밀도 및 링크 경쟁                          | 추천 알고리즘 및<br>데이터 구조 최적화                |
| 콘텐츠 형태 | 감성적인 광고 카피, 이미지                         | 구조화된 상품 데이터<br>(Schema, API)           |
| 경쟁 요소  | 브랜드 스토리와 인지도                            | 정량적 데이터와 시스템 연동성                       |

## 시장 파급력: 디스인터미디에이션 (Disintermediation)

### 기존 생태계 (Past)




### AI 주도 생태계 (Future)




“고객과의 직접 접점(Front-end)을 AI가 장악함에 따라, 기존 핀테크의 개인재무관리(PFM) 도구들이 중개자 배제 위협에 직면하고 있다.” - 폴 샤우스 (CCG 매니징 파트너)

# AI 생태계가 구축된다: Google 의 기술 Stack




# Nvidia AI PC




## 하이브리드 아키텍처: AI 팩토리의 엣지 노드

퍼스널 AI 컴퓨터는 독립적인 기기를 넘어, 데이터센터와 연동되며 프라이버시와 지연시간을 최적화하는 거대한 하이브리드 AI 네트워크의 필수적인 엣지 노드로 진화합니다.



## AI PC의 새로운 청사진: GTC Taiwan 발표



목표는 단 하나, 로컬 환경(디바이스 자체)에서 무겁고 복잡한 AI 에이전트 연산을 빠르고 효율적으로 처리하는 것.

## 성능 관점 1: 128GB 초대용량의 필요성




### 왜 128GB가 필요한가?

로컬 LLM 인퍼런스(추론) 및 능동형 AI 에이전트 구동을 위한 필수 공간.


### 어떻게 구현했는가?

데스크톱 수준의 거대한 용량을 모바일용 칩 크기와 저전력 설계(패키지 적층 최적화)로 달성한 것이 기술적 혁신.


## AI PC를 정의하는 두 가지 서로 다른 설계 철학



## 핵심 개념 (Core Concept): What is Unified Memory?




- CPU용 DRAM과 GPU용 VRAM을 물리적·논리적으로 통합한 단일 메모리 풀(Single Memory Pool).
- 메모리 복사(Memcpy) 없는 단일 가상 주소 공간(Single Address Space)의 구현.



결론: HBM은 초고속 학습용, SOCAMM은 고효율 추론용으로 상호 보완재(Complementary) 역할 수행




**LPDDR5X Dies**  
(>10~16단 적층)



**Expanded I/O**  
(600+ Pins)



**Integrated Controller**  
(모듈 내 통합)



**SOCAMM**  
(System-on-Chip Advanced Memory Module)


**정의:** 모바일용 저전력 메모리(LPDDR)를 서버용 소형 모듈로 재탄생시킨 규격.

**핵심 철학:** Quasi-on-package High Bandwidth Memory. 패키지에 가깝게 붙어 고속 통신과 교체(Serviceability)를 동시에 달성하는 서브시스템.

## Enter Vera Rubin: The Next-Gen AI Platform (차세대 AI 플랫폼의 핵심)

NVIDIA 차세대 플랫폼 베라 루빈(Vera Rubin)은 PCIe Gen6 기반 고용량·고대역폭 스토리지를 메인으로 채택했습니다.

연간 수천만 TB의 수요가 예상되는 AI 추론 및 훈련 환경에서, 삼성(Samsung) PM1763 등 초고속 데이터센터용 Gen6 eSSD가 필수 스토리지 역할을 담당합니다.



HDD/Legacy SSD → Latency Barrier → PCIe Gen6 eSSD → Seamless Pipeline

# 이제 스마트폰도 AI에이전트용으로 출시?

애플 전석절 디자이너  
조니 아이브 영입


## "오픈AI, 앱 없는 AI 스마트폰 개발 중"

\*26년 말~  
시양 및 공급업체 확정 예상




→ 보고서 "운영체제(OS)와 하드웨어를 완전히 통제해야만 전면적인 AI 에이전트 서비스를 제공할 수 있다"

# Galaxy AI



## OPENCLAW MULTI-AGENT SYSTEM: CONTINUOUS DATA GENERATION & LONG-TERM MEMORY DEMAND



## Part2: Context Engineering and Increased Memory Needs

수학적 목표는 최적의 파라미터를 찾는 것과  
도출된 함수를 계산하는 것입니다

## Training (학습)

$$\min_{\theta} \mathbb{E}[L(f_{\theta}(x), y)]$$

찾고자 하는 파라미터

손실 함수

$$\theta_{t+1} = \theta_t - \eta \nabla_{\theta} L(f_{\theta}(x), y)$$

찾고자 하는  
파라미터

학습률

기울기 계산  
(역전파)


## Inference (추론)

$$\hat{y} = f_{\theta^*}(x)$$

이미 최적화가 완료되어  
고정된 파라미터  
( $\nabla$  계산 없음)

**Training**은 확률적 모델에서 Likelihood/ELBO를 최대화하는 '최적화 문제'이며,  
**Inference**는 단지 확률  $p(y|x; \theta^*)$ 를 도출하는 '함수 계산'입니다.

## 초개인화의 연료: 어떤 데이터가 수집되는가?



이 모든 파편화된 데이터가 기기 내에서 **‘나만의 메모리’**로 지속 생성됩니다.

## 단어 간의 관계도 계산 (Attention Formula)

**Q**와 **K**의 내적(Dot Product)을 통해 단어 간의 유사도(연관성)를 계산하고, 가장 연관성이 높은 단어의 **V**(정보)를 가져옵니다.



$$\text{Attention}(\mathbf{Q}, \mathbf{K}, \mathbf{V}) = \text{Softmax}\left(\frac{\mathbf{Q}\mathbf{K}^T}{\sqrt{d}}\right) \mathbf{V}$$


단순한 행렬 곱셈이지만, 문장이 길어질수록 연산량이 기하급수적으로 늘어납니다.

# Basic LLM Transformer Model : Text Input / Text Output

→ KV cache (generated in prefill)

→ KV cache (generated in decode)

Output token : I am from South Korea.



< Text input / text output inference process >

## KV Cache 메모리 크기 예측 공식

$$\begin{aligned} & \text{KV Memory (Bytes)} \\ &= 2 \times \text{Layers} \times \text{Heads} \times \text{Head\_Dim} \\ & \quad \times \text{Seq\_Len} \times \text{Batch} \times \text{Precision} \end{aligned}$$

각 변수는 크게 모델 고정 변수 (파란색)와 사용 환경 변수 (초록색)로 나눌 수 있습니다.  
왜 이 값들을 모두 곱해야 할까요?

**TPOT** (Time-per-Output-Token)


$$= \frac{\text{Computing Loads}}{\text{GPU TFLOPS/s}} + \frac{\text{Data (Context, KV, Weight, RAG)}}{\text{Memory BW (TB/s) of HBM}}$$

$$\text{Throughput} = \text{Token/s} = \frac{1}{\text{TPOT}}$$


- Under a condition:

*Memory Capacity (context, KV, weight) < HBM Capacity*


# Memory is Hierarchy




# AMD MI455X



Rubin GPU



Groq 3 LPU



|                                   |                         |
|-----------------------------------|-------------------------|
| 288 GB HBM4                       | 500 MB SRAM             |
| 22 TB/s                           | 150 TB/s SRAM Bandwidth |
| 50 PFLOPs (NVFP4)                 | 1.2 PFLOPs (FP8)        |
| 336B Transistors<br>+ 2.5T (HBM4) | 98B Transistors         |

Uniting Processors of Extreme Performances

## 2026 Global Tech Leaders Chi-Mac Summit




# 2026 메모리 치맥 미팅




# Part3: Token Economics

## 클로드 AI 진화의 3차원 축



이 3가지 축은 개별적으로 작동하지 않고, 서로 결합하여 메모리 요구량을 폭발적으로 팽창시킵니다.

## 축 1. 더 길어지는 세션 (Demon & Cron)



**재귀적 활동:** 크론이 메모리를 '정리'하는 과정 자체도 에너지를 소모하는 프로그램 그램 활동이므로 순간적으로 막대한 추가 메모리(최대 100GB)를 요구함.

## 개념 정의: Tokenmaxxing의 해체



**[ Token ] + [ Maxxing ] = Tokenmaxxing**


AI 모델(LLM)의  
기본 데이터 처리  
및 과금 단위

인터넷 밈(Meme) 용어.  
특정 행위를 극단적으로  
최대화하는 현상

가능한 한 많이 토큰을 소모하는  
것을 일종의 '게임'이나 '과시'로  
여기는 개발자/사용자 문화

## 미래의 1인 기업: 100대의 Mac Mini와 자율형 AI

단일 창업자가 100인 규모의 생산성을 설계하는 방법론



## 경영학의 재설계: 아담 스미스 vs 코인베이스


|        | 아담 스미스 (과거)                                         | 코인베이스 (미래)                                   |
|--------|-----------------------------------------------------|----------------------------------------------|
| 시대적 배경 | 18세기 ~ 20세기 (핀 공장 모델)                               | 21세기 AI 시대                                   |
| 핵심 원리  | 분업 (Division of Labor)<br>- 한 사람이 한 가지 일을 깊이 있게 수행. | 통합 (AI-Native Pod)<br>- 한 사람이 여러 직무를 동시에 수행. |
| 조직 구조  | 실무자 → 부서장 → 본부장<br>(수직적 위계 및 조율)                    | 인간(주체) → AI 에이전트 풀(보조)<br>(평면적 1인 팀)         |

3인(기획+디자인+개발) 협업 모델의 해체와 200년 분업 원리의 붕괴.

## 토큰의 물리적 실체 = 컴퓨팅 원가

토큰은 단순한 글자 조각이 아닙니다.

하나의 토큰을 처리하는 것은 곧 하드웨어 자원의 물리적 소모를 의미합니다.



토큰당 원가 위에 기업의 마진이 더해져 우리가 아는 '백만 토큰당 가격(Price per 1M Tokens)'이 결정됩니다.

## 평가 지표의 진화: ROI에서 ROT로

### 현재 (PRESENT): ROI (Return on Investment)

주요 평가지표: 투자 대비 수익



AI 기술의 발전과  
비용 구조 변화

### 미래 (FUTURE): ROT (Return on Token)

새로운 평가 패러다임: AI 토큰 활용 효율



## Executive summary

**핵심 주장: 인공지능 사업은 궁극적으로 부동산 임대업과 같다.**



### 모델 차별성의 감소

AI 서비스와 모델 간의  
기술적 격차가 점차  
줄어들고 범용화됨.



### 인프라 비용의 폭증

GPU, HBM, 전력 등  
물리적 자원의 유지 비용이  
기하급수적으로 증가.




### 최종 승자는 금융

막대한 설비 투자를  
감당하기 위해 자본시장의  
개입이 필수적임.

## 서비스 사업자 레이어: 인프라 위에 세들어 사는 '테넌트(임차인)'

AI 서비스 기업들은 무한한 인터넷에 존재하는 것이 아니라, 유한한 거대 인프라 자원을 임차하여 비즈니스를 영위합니다.

[오프라인 자영업자 (부동산 임차인)]



- 지불: 임대료 (Rent)
- 사용 자원: 면적(m<sup>2</sup>), 용적률, 상가 전기/수도 용량
- 비즈니스 형태: 오피스, 리테일 매장 운영

[AI 앱/모델 사업자 (AI 임차인)]



- 지불: 클라우드/API 사용료 (Pay-as-you-go)
- 사용 자원: GPU 컴퓨팅 타임, 메모리(RAM), 네트워크 대역폭
- 비즈니스 형태: LLM 기반 플랫폼, 코파일럿(Copilot) 앱, SaaS

$$GPU\ Time + Memory + Bandwidth \approx Square\ Meters + Floor\ Area\ Ratio + Electricity$$

밑바닥 인프라부터 꼭대기의 서비스까지, 승자들은 전체 층을 ‘수직 통합’합니다

[부동산 산업 구조]

[Layer 4]  
금융·자산운용  
(리츠/펀드)

[Layer 3]  
임대·운영  
(건물 관리)

[Layer 2]  
개발·시공  
(디벨로퍼)

[Layer 1]  
토지·건설  
(땅/자재)



(통합 주체: 대형 디벨로퍼, 글로벌 리츠)

[AI 산업 구조]

[Layer 4]  
애플리케이션  
(AI 앱, 에이전트)

[Layer 3]  
초거대 모델/플랫폼  
(LLM, API)




[Layer 2]  
클라우드/데이터센터  
(컴퓨팅 인프라)

[Layer 1]  
AI 반도체  
(GPU, HBM, 전력)




(통합 주체: 엔비디아, MS, 구글 등 빅테크)

## AI 가치사슬 종합 진단 매트릭스

| (계층) | 주요 BM (Business Model) | 마진율 (Margin)                                                                                      | 초기 자본 (CapEx)                                                                                    | 리스크 부담 (Risk)                                                                                      |
|------|------------------------|---------------------------------------------------------------------------------------------------|--------------------------------------------------------------------------------------------------|----------------------------------------------------------------------------------------------------|
| 서비스  | 구독/광고                  | Low<br>         | Low<br>       | High<br>        |
| 모델   | API 과금                 | Medium-Low<br>  | High<br>      | Medium-High<br> |
| 인프라  | 서버 임대                  | Medium-High<br> | Very High<br> | Low<br>         |
| 반도체  | 하드웨어 판매                | Very High<br>   | Extreme<br>   | Very Low<br>    |

**결론: 아래로 갈수록 자본 집약도(CapEx)는 급증하지만, 수익성과 방어력(Moat) 역시 압도적으로 높아집니다.**

## 핵심 요약: AI 비즈니스 모델을 읽는 3가지 구조적 렌즈



### 1. 반비례 법칙

사용자와의 거리(피라미드)와 이익 규모(역 피라미드)는 구조적으로 반비례한다.

### 2. 슈퍼 마진의 원천

거대한 CapEx 장벽과 필수재(Bottleneck) 장악이 하단의 독점적 이익을 만든다.

### 3. 미래 경쟁의 축


상단의 '인프라 내재화'와 하단의 '플랫폼화'가 충돌하는 수직 통합 전쟁이 향후 AI 산업의 핵심이다.

## Heading

## 1TW급 초거대 연산을 감당하기 위한 에너지 자립 시나리오



SpaceX 태양광 역량



테슬라 Megapack ESS



초거대 자체 AI 인프라

### 문제

1TW(테라와트)급 AI 인프라와 메가팩은 기존 전력망 체계만으로는 감당 불가능한 막대한 에너지를 소모.


### 해결책

계열사의 에너지 수집(태양광) 및 저장(메가팩) 역량을 총동원하여 펌과 데이터센터의 필요 전력을 자체 조달하는 하이브리드 전력망 구축 시나리오 유력.

## 외부 메모리 조달과 ‘첨단 패키징 내재화’의 결합

로직 다이 (Logic Die):  
테라팍 자체 팍 + 인텔 공정 혼용

HBM (고대역폭 메모리):  
삼성, SK하이닉스 등  
외부 기존 생태계 조달 유력



인터포저 & 3D 스택  
(Advanced Packaging):  
캠퍼스 내 직접 수행

테라팍이 HBM 메모리까지 직접 구워내는 것은 물리적으로 한계가 있음.  
진짜 혁신의 핵심은 모든 부품을 모아 결합하는 ‘첨단 패키징 공정’의 완전한 내재화.


# Part4: HBM and HBF Roadmap : HBM4-HBM8

# Basic LLM Transformer Model : Text Input / Text Output

→ KV cache (generated in prefill)

→ KV cache (generated in decode)

Output token : I am from South Korea.




< Text input / text output inference process >

# Performance Evaluation of GEMM Workloads with GPU-HBM Roofline Model

$$\text{Arithmetic Intensity} = \frac{M \cdot N \cdot K}{M \cdot K + N \cdot K + M \cdot N}$$

$$\text{Com-BW Ratio} = \frac{\text{Peak Performance}}{\text{Bandwidth}}$$


| GEMM | Arithmetic Intensity [FLOPS/Byte] | Achieved Performance [TFLOPS/s] |
|------|-----------------------------------|---------------------------------|
| ①    | 740.68                            | 120                             |
| ②    | 0.99                              | 0.89                            |
| ③    | 3.99                              | 3.59                            |
| ④    | 340.43                            | 120                             |
| ⑤    | 33.75                             | 30.38                           |



## < Roofline Model of Simulated GEMM Workloads >

- Assuming the GPU-HBM architecture meets the system's peak computation capabilities, the roofline model of GPU-HBM and GEMM workloads was plotted based on V100.
  - ✓ GEMM ①, ④ : Arithmetic Intensity > 117.19 FLOPS/B → **Compute-bound**
  - ✓ GEMM ②, ③, ⑤ : Arithmetic Intensity < 117.19 FLOPS/B → **Memory-bound**

# HBM Interposer Design: Cross-sectional View



< Cross-sectional View of Silicon Interposer based HBM Module >

# HBM and APT




APT

그리운 마음에 전화를 하면  
아름다운 너의 목소리  
언제나 내게 언제나 내게




# Cross-section of NVIDIA A100



< Cross-section of NVIDIA A100 >

- HBM2E와 GPU를 연결하기 위해서 Interposer를 사용하는 CoWoS 기술이 적용되었음.

# Timing Uncertainty: ultimate bandwidth limit



Deterministic Jitter  
Random jitter  
ISI jitter  
PDN jitter  
PSIJ


TSV(실리콘 관통전극)



1

HBM 적층 수, 저장 용량 증가  
8 ~ 12 단 → 12 ~ 16 단  
16 ~ 24 GB → 36 ~ 48 GB

1



HBM4

GPU

2

Customized  
HBM Base Die

2


고객 맞춤형 (Customized)  
Base Die 설계  
일부 GPU 계산 기능이 이동


3


3

HBM3/3E 대비 2배 늘어난  
HBM-GPU 연결선 (I/O)  
2,048 개

실리콘 인터포저 (기판)








## < 3D Integrated NMC-HBM Architecture above HBM DRAM >

- By integrating a NMC processor die and cache die above HBM, the proposed 3D NMC-HBM achieves high performance and energy efficient computing through dedicated TSV interconnection and power supply network.



# Advantage of TCD-HBM Architecture [1/3] : Reduced On-chip/Off-chip Interconnect Length




< On-chip / Off-chip Interconnect Structure of GPU-HBM / TCD-HBM >

- Horizontal data movement (on-chip NoC + interposer channel) between GPU and HBM is reduced through vertical interconnect (TCD-HBM TSV) between the TCD and HBM.


# Advantage of TCD-HBM Architecture [2/3] : Reduction of Frequent Off-chip KV Cache Access





## < System-Level Latency of Llama3-8B Decode-Attention Layer >


- During decode-attention, the memory-bound GEMM operations including attention scoring ( $Q \times K^T$ ) and context generation ( $S \times V$ ) significantly improved latency.
- $S \times V$  shows larger latency improvement from bandwidth expansion due to higher effective memory traffic and lower data reuse from softmax-score and  $V$  accesses.




< Memory Fabric turns Custom HBM shoreline into in-package HBM-to-HBM connectivity >

- Custom HBM makes each HBM a chiplet-like memory endpoint.
- Memory Fabric adds HBM-to-HBM D2D links using unused HBM shoreline.
- The added memory-side paths support both bisection bandwidth expansion and direct memory-to-memory movement

**Baseline: Bisection Shoreline: ~33mm**




**Memory-Fabric: Bisection Shoreline: ~60mm**




< HBM-to-HBM side links add memory-side paths across the bisection cut >

- Baseline remote-memory traffic is concentrated on the reticle-limited GPU-to-GPU edge.
- Memory-Fabric adds HBM-side paths that *physically* extend the bisection shoreline, thereby expanding bisection bandwidth.
- Expanded bisection bandwidth helps streaming memory reads such as KV-cache traffic.




# HBF for AI Accelerator – Vertical HBF Socket Architecture




- # of HBM : 8
- # of HBF : 8
- # of socket : 12
- Total # of memory : 28
- one HBM capacity : 24 GB
- Total HBM capacity : 192 GB
- one HBF capacity : 512 GB
- Total HBF capacity : 4 TB
- One socket capacity : 8 TB
- Total SSD capacity : 96 TB

< Top-view of the vertical HBF Socket Architecture >



Weight:  
Large total  
model size

16 HBF/socket = 8 TB/socket




< Cross-sectional view of vertical HBF Socket Architecture >

# Feasible Region for AI Workload Using HBM vs HBF

$d_{ff}$  = FFN dimension,  $n_L$  = # of layer,  $E$  = # of expert

|                           |           | Equation            | Llama3-400B<br>( $N_{max} = 128k$ ) | Llama4-109B<br>(17B active,<br>$N_{max} = 10M$ ) | Llama4-400B<br>(17B active,<br>$N_{max} = 1M$ ) |
|---------------------------|-----------|---------------------|-------------------------------------|--------------------------------------------------|-------------------------------------------------|
| Capacity<br>for $N_{max}$ | Attention | $4d_m^2 n_L$        | 270 GB                              | 8 GB                                             | 8 GB                                            |
|                           | KV Cache  | $4d_m(s+N)n_L B$    | 2.16B TB                            | 16.4B TB                                         | 1.64B TB                                        |
|                           | FFN       | $2d_m d_{ff} n_L E$ | 540 GB                              | 208 GB                                           | 805 GB                                          |




< Capacity heatmap for various workload using HBM and HBF >

# Solution1: Reducing the batch size

$d_{ff}$  = FFN dimension,  $n_L$  = # of layer,  $E$  = # of expert

|                           |           | Equation            | Llama3-400B<br>( $N_{max} = 128k$ ) | Llama4-109B<br>(17B active,<br>$N_{max} = 10M$ ) | Llama4-400B<br>(17B active,<br>$N_{max} = 1M$ ) |
|---------------------------|-----------|---------------------|-------------------------------------|--------------------------------------------------|-------------------------------------------------|
| Capacity<br>for $N_{max}$ | Attention | $4d_m^2 n_L$        | 270 GB                              | 8 GB                                             | 8 GB                                            |
|                           | KV Cache  | $4d_m(s+N)n_L B$    | 2.16B TB                            | 16.4B TB                                         | 1.64B TB                                        |
|                           | FFN       | $2d_m d_{ff} n_L E$ | 540 GB                              | 208 GB                                           | 805 GB                                          |




< Capacity heatmap for various workload using HBM and HBF >

# Solution2: Reducing the context length


$d_{ff}$  = FFN dimension,  $n_L$  = # of layer,  $E$  = # of expert

|                           |           | Equation            | Llama3-400B<br>( $N_{max} = 128k$ ) | Llama4-109B<br>(17B active,<br>$N_{max} = 10M$ ) | Llama4-400B<br>(17B active,<br>$N_{max} = 1M$ ) |
|---------------------------|-----------|---------------------|-------------------------------------|--------------------------------------------------|-------------------------------------------------|
| Capacity<br>for $N_{max}$ | Attention | $4d_m^2 n_L$        | 270 GB                              | 8 GB                                             | 8 GB                                            |
|                           | KV Cache  | $4d_m(s+N)n_L B$    | 2.16B TB                            | 16.4B TB                                         | 1.64B TB                                        |
|                           | FFN       | $2d_m d_{ff} n_L E$ | 540 GB                              | 208 GB                                           | 805 GB                                          |




< Capacity heatmap for various workload using HBM and HBF >


## [1/3] : Throughput in various Workloads



< LLM workloads and hardware specification table >



< Overview of the proposed HBM-HBF-SSD hierarchical memory architecture >




< Top view of the proposed architecture >

Total Capacity / Bandwidth:

- HBM : 512 GB / 16TB/s
- HBF : 4 TB / 12.64 TB/s
- SSD : 61.44 TB / 512 GB/s

- The proposed architecture integrates HBM, HBF, and SSD as complementary tiers for bandwidth- and capacity-aware AI inference.


# Conventional Decoder Dataflow with Host-Memory-Induced GPU Stalls





< Bounce diagram of host-memory fetch causing GPU stalls under HBM capacity misses >

# Proposed Decoder Data Flow Timeline with MML-Orchestrated Prefetch and Urgent Fetch

**HBF4  
Architecture**





# Performance Evaluation Results [1/3]: Effective Bandwidth



< Effective bandwidth improvement through HBF-assisted overflow traffic absorption >


- Baseline effective bandwidth drops sharply when HBM-overflow traffic falls into lower-bandwidth LPDDR or SSD paths.
- The proposed architecture delays this bandwidth cliff by absorbing overflow traffic through HBF before SSD fallback.
- MML-orchestrated prefetch improves effective bandwidth by overlapping HBF-to-HBM data movement with GPU execution.
- Effective bandwidth eventually decreases when KV-cache and expert-weight traffic exceed the HBF delivery capability.

# Performance Evaluation Results [2/3]: Throughput




< Throughput comparison between the baseline and proposed architectures >

- Throughput increases with batch size as GPU utilization improves and model-weight traffic is shared across requests.
- The baseline shows a throughput cliff after HBM overflow, while the proposed architecture delays this cliff by absorbing overflow traffic through HBF and reducing decode stalls with MML-based prefetch.
- At large batches, throughput growth slows as KV-cache traffic exceeds the effective HBF-to-HBM delivery capability.
- Under sequence-length scaling, throughput decreases due to larger KV-cache reads per generated token, while the proposed architecture maintains higher throughput by delaying low-bandwidth fallback.




< Cross-sectional view of vertical HBF Socket Architecture >

# Memory is Hierarchy





# Part5: Cerebras WSE with HBS, HBM and HBF

# Wafer-Scale Engine 2(WSE-2) – First Brain-Scale AI Solution



Tens of thousands of  
On-silicon wires connection



**Cerebras WSE-2**  
2.6 Trillion Transistors  
46,225 mm<sup>2</sup> Silicon




**Largest GPU**  
54.2 Billion Transistors  
826 mm<sup>2</sup> Silicon

< The Cerebras WSE-2 >

- 12inch wafer로 만들 수 있는 최대 면적 활용하여 **single wafer-scale chip** 제작.
- 인간 두뇌에 존재하는 100조개의 시냅스를 능가하는 **120조개의 parameter AI model** 지원가능.  
→ 일반적 GPU는 최대 1조개의 parameter 사용.
- On-silicon wire 사용을 통해 ultra-high bandwidth with low latency를 구현.

Ref : Cerebras


# Cerebras CS-2 Package



- Connector 부분의 경우 Cerebras에서 발명한 재료를 활용하여 Silicon과 PCB사이의 CTE mismatch control(warpage control) 및 electrical connection 제공.
- Power를 PCB 가장자리에서 horizontal하게 공급하는 것이 아니라 vertical하게 공급.  
→ 3D arrangement를 통해 더 짧고 작은 저항 path 확보 → power loss 최소화

Ref : Cerebras


# Proposed Structure of Silicone Rubber Socket



< Cross-sectional View of Silicone Rubber Socket >

- Silicone rubber socket consists of an elastic silicone rubber substrate and high-density conductive metal powders.
- As the silicone is pressed with a vertical pressure, the metal powders become electrically connected, through which the signal can be transmitted.


# Wafer-Scale Engine 2(WSE-2) with HBM and HBF




# 극한의 통합: Cerebras WSE (Wafer-Scale Engine) 적용

단일 칩을 넘어선 웨이퍼 스케일 시스템에서의 HBS 활용.

Stage 1: Macro




Stage 2: Zoom 1




**즉각적인 SRAM 접근 (Immediate SRAM Access-):** WSE의 각 프로세싱 영역(PE Region) 바로 아래에 HBS 모듈을 분산 적층.

Stage 3: Zoom 2



**웨이퍼 스케일의 대역폭 보장:** 칩 외부로 데이터를 보내지 않고, 웨이퍼 전체 영역에서 균일하고 막대한 로컬 캐시 메모리를 확보.


# Top Computing Die (TCD) with High Bandwidth SRAM (HBS)



< Concept of Top Computing Die with SRAM on HBM (TCD-HBS-HBM) Architecture >


- The proposed TCD-HBS-HBM architecture consists of a processor die integrated above SRAM and HBM.
  - ✓ Compute-bound workloads: **computed at GPU-HBM (high parallelism)**
  - ✓ Memory-bound workload: **offloaded to TCD-HBS-HBM (high bandwidth)**
  - ✓ With SRAM under the TCD, frequently accessed data can be fetched with low latency.

## HBS(High Bandwidth SRAM) 아키텍처 해부



컴퓨터 중심(Compute-centric) 설계: 연산 장치 위에 데이터를 직접 쌓아 올려 지연 시간을 극한으로(Minimal Latency) 줄이는 미래 기술


# Wafer Processing Unit (WPU): HBS with Cerebras WSE



< Cerebras WSE with High bandwidth SRAM, SRC film, and IVR >

- WPU is WSE with HBS, supporting wafer-level processing unit and SRAM.

# Side View of WPU with 3D Stacked HBM, HBF




< Wafer Processing Unit w. 3D Stacked HBM & HBF >

- WPU consists of HBS, HBM, and HBF stacked with hybrid bonding below the WSE.
- One module can function as a supercomputer by Memory Hierarchy-on-Package
  - ✓ SRAM: 44 GB WSE on-chip memory + 276 GB HBS
  - ✓ DRAM: 3 TB HBM
  - ✓ NAND: 32 TB HBF


# 프로세서 아키텍처 통합: GPU 및 LPU

## Generic GPU



- **Near-Compute Memory:** 고성능 컴퓨팅을 위해 GPU 칩 패키징 내에 인터포저(Interposer)를 매개로 연결.
- **역할:** 메인 메모리(HBM)로 가기 전 발생하는 병목을 막는 거대한 버퍼.


## LPU (Latency Processing Unit)



- **Zero-Distance Integration:** 연산 코어(Processing Core) 바로 하단에 밀착 실장.
- **역할:** 수평적 데이터 이동(Horizontal Travel)을 완전히 제거하여 추론(Inference) 지연 시간을 근본적으로 혁신.


# Part6: AI agent for HBM Design

# HBM Design AI Agent 의 구조



< HBM Design AI Agent 의 구조 >

# Collaboration with ChatGPT [3/3]: ChatGPT-Programmed Model



```
# Load the dataset from csv file
data = pd.read_csv(cur_dir + '\\EYE_REAL.csv')
data = data.dropna(axis = 0)

# Define the input and output variables
inputs = data[['d_TSV', 'p_TSV', 't_ox']]
targets = data[['eye_height', 'eye_width']]
```


```
# Define the neural network architecture
class EyeEstimator(nn.Module):
    def __init__(self):
        super(EyeEstimator, self).__init__()
        self.fc1 = nn.Linear(num_features, 128)
        self.relu1 = nn.ReLU()
        self.fc2 = nn.Linear(128, 64)
        self.relu2 = nn.ReLU()
        self.fc3 = nn.Linear(64, num_outputs)
```

```
num_epochs = 5000
for epoch in range(num_epochs):
    # Forward pass
    outputs = model(inputs)
    loss = criterion(outputs, targets)


    # Backward and optimize
    optimizer.zero_grad()
    loss.backward()
    optimizer.step()
```

< Code blocks from ChatGPT-collaborated DNN model >

# Performance Verification of the Proposed ChatGPT-Collaborated Method




< Result of ChatGPT-Collaborated Method >



< Result of Human >

- The difference between the performance optimality of ChatGPT-collaborated GA and human implemented GA were negligible.
- Generating genetic algorithm code in collaboration with ChatGPT was extremely time efficient.
- The standard deviation with respect to seed was 0.02376, verifying the stability of ChatGPT-collaborated method.

# 예시: HBM Design Agent의 소자 배치 최적화 및 이유 설명




시스템



**Q:** Optimize HBM's decoupling capacitor placement



**A:** Okay. Here is the optimized design by using IRL (Interactive reinforcement learning) decap design agent.



요소



**Q:** Why did you place decap 5 at there?



**A:** The placement of decap 5 at location (6, 14, 0) is expected to have a substantial impact on reducing self-impedance for Port 4



**Q:** What if decap 8 was placed at (5,5,0) instead?




**A:** Based on the information you provided, it seems that it is better to assign Decap 5 at (1,4,1) in terms of self impedance at port 2, but not in terms of the other components.

< Sideview of HBM and GPU system >


Answer was generated by Llama 3.1:8B

# AI Agent for Hardware Design – Estimation, Optimization, Interaction



< Diverse applications of AI Agents with specialized roles and design benefits >


# IR Drop Challenges with Increasing HBM Stacks



< Trend of IR drop distribution at the top die according to the number of HBM core die stacks >


- As stack height increases, the power delivery path becomes longer and more resistive, while voltage margin is reduced.
- This leads to severe IR drop at the top core die, causing critical power integrity issues.
- IR drop directly impacts chip performance and reliability, leading to latency increase, timing failure, and yield degradation.

# Visualization of Iterative Decoding Inference Process : Progressive TSV Placement via Proposed Model



< Iterative decoding process showing progressive placement over 8 steps on an unseen layout >

# Thermal Coupling on Operating HBM System






## <Thermal distributions of operating HBM system>

- GPU's heat thermal coupling to HBM through molding compound, heat sink, interposer and etc.
- GPU's heat is dominantly affected to HBM's thermal gradient.
- Only molding compound part can be customized for reducing thermal coupling effects.


# 5 I: Methodologies

- Signal I Integrity
- Power I Integrity
- Ground I Integrity
- Thermal I Integrity
- Artificial I Intelligence



# Part7: HBM Cooling Methods

# Through Thermal Via (TTV) for Increasing Heat Dissipation in HBM5




## < Through Thermal Via (TTV) for Increasing Heat Dissipation in HBM5 >

- Through Thermal Vias (TTVs) are implemented in the unused areas of the HBM silicon substrate, excluding the regions occupied by signal, power, and ground vias.

# Asymmetric Distributed TSV/TPV/PGV/TTV Grid Array Design for HBM5


Distributed S/P/G/T Via Grid Array at HBM5



- ✓ Low thermal resistance
- ✓ High thermal conduction
- ✓ Low inductance
- ✓ Low electrical resistance

< Asymmetric Distributed TSV/TPV/PGV/TTV Grid Array Design for HBM5 >


# Thermal Cu-Cu Hybrid Bonding in HBM5 for Thermal Reliability



## < Thermal Cu-Cu Hybrid Bonding for Thermal Reliability in HBM5 >

- Thermal Cu-Cu Hybrid bondings are implemented on no Cu-pad (no bump) region of HBM except S/P/G Cu-pad.


# Thermal Cu-Cu Hybrid Bonding with Through Thermal Via (TTV) in HBM5 for Thermal Reliability



## < Thermal Cu-Cu Hybrid Bonding with TTVs for Thermal Reliability in HBM5 >


- Thermal Cu-Cu hybrid bondings are implemented on no Cu-pad (no bump) region of HBM except S/P/G Cu-pad.
- Thermal Cu-Cu hybrid bondings are interconnected to TTVs to maximize heat dissipation of HBM.

# Liquid Cooling 기술 발전 동향



## < Microchannel Cooling 기술 발전 동향 >

- Liquid cooling은 칩 외부에 부착되던 기존의 공랭식 냉각 장치와 비슷한 구조부터 기술이 개발됨.
- 기술이 발전함에 따라 공기보다 열전달 성능이 좋은 냉각수 (coolant)로 냉각 물질이 변경되었음.
- 추가적으로 점차 칩에 물리적으로 가까워 지는 방향으로 구조가 변형됨.
- 궁극적으로 칩 내부에 냉각수를 직접 유동시켜, 칩에서 발생하는 열을 **direct** 로 냉각시킬 수 있는 Microchannel, Microfluidic cooling 구조로 발전됨.




## < Concept of microchannel cooling >

- Microchannel cooling은 고출력·고집적 전자 장치에서 발생하는 열을 효과적으로 제거하기 위해 사용되는 액체 냉각 기술 중 하나임.
- 이 기술의 핵심은  $\mu\text{m}$  단위의 매우 좁은 microchannel을 만들어 그 안으로 냉각수를 흐르게 함으로써 칩에서 발생하는 열을 보다 높은 효율로 제거함.
- 높은 열전달 효율, 소형화, 균일한 냉각의 장점을 가지며, 이를 통해 AI 가속기와 HPC 에서 hot spot 발생 최소화가 가능함.
- 적용 분야로는 AI 가속기, 전력 전자 장치, 항공·우주 전자 시스템 등 고열 발생 환경에서 활용됨.



# Inter-Chip Cooling Method: Microfluidic Cooling

## – Advancement of Microchannel Cooling



- Microfluidic cooling 방법은 microchannel cooling 방법의 발전형이며, Chip 내부에 microchannel 을 가공하여 direct cooling 하는 방법임.
- Chip 의 윗부분에서 coolant 를 inlet 하여, chip 내부에 직접 coolant 를 유동시킨 뒤, Chip의 열을 흡수한 coolant 를 다시 Chip 의 윗부분에서 outlet 하는 방식임.
- Chip 내부에서 direct cooling 하는 방법이기때문에, 다른 냉각 방법 대비 보다 높은 냉각 성능을 가짐.

# Microfluidic Cooling for 3D ICs




< Inter-chip microfluidic cooling based 3D ICs >

< Inter-chip/interposer microfluidic cooling based 3D ICs >

- 3D ICs 향 microfluidic cooling 구조는 inter-chip, 그리고 inter-interposer 구조를 가짐.
- Stacked 구조에서 microfluidic cooling 을 위해 fluidic TSV 와 fluidic microbump 가 요구됨.
- Microfluidic cooling 구조의 기구적 안정성 및 공정을 고려해 칩의 두께가 수백  $\mu\text{m}$  인 경우에 대해서만 제조 가능.


(HBM 의 경우 die thickness 가 50  $\mu\text{m}$  미만이기에 microchannel 공정 어려움)

# 3D Memory Expansion Architecture with Embedded Cooling Structure for HBM8 with Double-Sided Interposer [1/3]: GPU-HBM-HBM




< 3D Memory Expansion Architecture with Embedded Cooling for HBM8 with Double-Sided Interposer using HBM >

## 3D Memory Expansion Architecture with Embedded Cooling Structure for HBM8 with Double-Sided Interposer [2/3]: GPU-HBM-HBF



### < 3D Memory Expansion Architecture with Embedded Cooling for HBM8 with Double-Sided Interposer using HBF >

## 한계의 재발견: 3D 패키징과 내부 열점(Hotspot)




배경: GPU와 HBM이 극도로 좁은 면적에 집적되는 2.5D/3D 스택 패키징 시대.

문제: 극단적 열 플럭스 발생. 상단의 쿨드플레이트만으로는 내부 깊숙한 곳의 열 제어 불가. 열원 '가장 가까운 곳'으로 유로 이동 필요.

# Part8: Conclusions

## 클레멘타인



♩ = 100



### A NEW AND MAGNIFICENT CLIPPER FOR SAN FRANCISCO. MERCHANTS' EXPRESS LINE OF CLIPPER SHIPS!

Loading none but First-Class Vessels and Regularly Dispatching the greatest number.  
THE SPLENDID NEW OUT-AND-OUT CLIPPER SHIP



# CALIFORNIA

HENRY BARBER, Commander, AT PIER 13 EAST RIVER.

This elegant Clipper Ship was built expressly for this trade by Samuel Hall, Esq., of East Boston, the builder of the celebrated Clippers "SURPRISE," "GAMBOCK," "JOHN GILPIN," and others. She will fully equal them in speed! Unusually prompt dispatch and a very quick trip may be relied upon. Engagements should be completed at once.

Agents in San Francisco,  
Messrs. DE WITT KITTLE & CO.

RANDOLPH M. COOLEY, 88 Wall Street, Tontine Building.

NEUBITT & CO., PRINTERS.



## 골드러시의 첫 번째 승자는 ‘곡괭이와 삽’을 파는 기업들입니다

### LLM 서비스 및 에이전트 스타트업



- 트래픽 폭증, 그러나 더딘 매출화 (수익 창출 지연)


### 반도체 및 데이터센터 인프라 공급자



- 수혜의 시차: 초기 수요 독식 및 안정적 현금 창출


AI는 본질적으로 거대한 컴퓨팅 파워와 전력을 요구하는 인프라 기술(Infrastructure Tech)입니다.  
현재 AI 경제의 1차 수혜자는 서비스를 만드는 앱 기업이 아닌, 그 물리적 토대를 공급하는 3대 ‘곡괭이’ 산업(반도체, 인프라, 금융)입니다.

## AI 현금 창출을 주도하는 3대 핵심 축



현재 AI 생태계에서 실제 대규모 현금 흐름(Cash Flow)이 발생하는 영역은 위 3가지 산업으로 압축됩니다.  
각 축은 서로 다른 수익 모델로 AI 경제를 떠받치고 있습니다.

# GPU Centric Memory Hierarchy with High Bandwidth Interconnections



# Semiconductor explosion

Market size

CoT, MoE, RAG  
Multi-modal generation  
Agentic AI  
Personal AI  
Continuous/real time Learning

HBF

HBM

MPU

Robot  
Edge  
Autonomous Vehicles


2026:

2038:

Year

## (2) 창조하라:

# 인공지능은 시를 쓸 수 있나: 궁극적 인공지능



인공지능에는 눈물도 없다. 피와 땀만 있다



인공지능은 **아직** 눈물이 없다

# Thank You!

## HBM