AIC HW3

110011222 陳立珩

Part I – Cascode Amplifier:

(a)

首先先推此電路用得到的公式和先備知識:

Ron
$$\approx g_{m_2} r_{o_2} r_{o_1}$$

Rop $\approx g_{m_3} r_{o_3} r_{o_4}$
 $\Rightarrow |Av| \approx g_{m_1} R_{out} = g_{m_1} (g_{m_2} r_{o_2} r_{o_4})$

if $g_{m_1} \approx g_{m_2} \approx g_{m_3} \approx g_{m_4} r_{o_1} \approx r_{o_2} \approx r_{o_3} \approx r_{o_4}$
 $\Rightarrow |Av| \approx \frac{1}{2} g_{m_1} r_{o_2} r_{o_3} \approx r_{o_4}$
 $\Rightarrow |Av| \approx \frac{1}{2} g_{m_1} r_{o_2} r_{o_3} \approx r_{o_4}$
 $\Rightarrow |Av| \approx \frac{1}{2} g_{m_1} r_{o_2} r_{o_3} \approx r_{o_4} r_{o_3} r_{o_4} r_{o_3} r_{o_4} r_{o_4} r_{o_5} r_{o_5} r_{o_4} r_{o_5} r_{o_5} r_{o_4} r_{o_5} r_{o_5} r_{o_4} r_{o_5} r$

接著決定各 mos 的 Vov 值,但同時要確保每一個 mos 都處在 saturation 區。

$$\begin{cases} \text{for } L = |\text{Am}| \\ \text{AlnCox} \approx 304.854 \times 10^{-6} \text{ AlpCox} \approx 70.763 \times 10^{-6} \\ \text{Vth, } n \approx 0.39 \text{ Vth, } p \approx 0.5 \text{ V} \end{cases}$$

$$\text{Set} \begin{cases} \text{Wn} = 2\text{Alm} \text{ , Wp} = 8\text{Alm} \text{ (i.AnCox.} \frac{11}{16} \frac{1}{46} \frac{1}{46} \text{ MpCox}}{\frac{1}{36} \frac{1}{26} \frac{1}{882} \frac{1}{82} \frac{1}{82} \frac{1}{82} \frac{1}{82} \frac{1}{82} \frac{1}{82} \frac{1}{82} \frac{1}$$

Vb1- (Vin-VTH,n) -VTH,n=0.08 > Vb1=0.55 V

output swing:

Vpp-Vov4-Vov3-Vov2-Vov1 Z1.2V

- > Vov4 + Vov3 + Vov2 + Vov1 ≤ 0.6 V
- \Rightarrow 0.09v + 0.09v + 0.08v + 0.08v \(\) 0.6 V
- > 034v ≤ 06v

第 1 次測試:

Design parameter:

 $W_{n}{=}2~\mu m$, $W_{p}{=}8~\mu m$, L_{n} =L $_{p}{=}~1~\mu m$, Vin=0.47V , V $_{b1}{=}0.55$ V V $_{b2}{=}1.12$ V , V $_{b3}{=}1.21$ V $_{\circ}$

```
        subckt

        element
        0:mm1
        0:mm2
        0:mm3
        0:mm4

        model
        0:n_18.1
        0:p_18.1
        0:p_18.1
        0:p_18.1

        region
        Saturation Saturation Linear Linear
        Linear
        Linear
        1

        id
        2.2964u
        -2.2964u
        -2.2964u
        -2.2964u
        -2.2964u

        ibs
        -5.107e-22
        -18.6880a
        22.9114a
        2.352e-22
        22.9110a

        vgs
        470.0000m
        462.6099m
        -621.8451m
        -590.0000m

        vds
        87.3901m
        1.6065
        -48.0010m
        -58.1549m

        vbs
        0.
        -87.3901m
        58.1549m
        0.

        vth
        396.5236m
        492.7250m
        -511.9356m
        -494.7989m
```

觀察與微調:

發現電流比預期的大一些,而且 M3 和 M4 都還處在 linear region,因為 M4 是電流源,首要目標是要先將電流源的 mos 進入 saturation region,觀察 M4 的 Vgs-Vth=95.2011mV 大於 Vds=58.1549mV,觀察電流公式

$$I_{DS} = \left| \frac{1}{2} \times \mu_p C_{OX} \times \frac{W}{I} (V_{GS} - |V_{th}|)^2 \right|$$

如果將 bias 的電壓升高,預期可以降低 I_D ,同時因為 Vgs 變小使得電流源更有可能進入 saturation region。測試 V_{b3} =1.24 V_{\circ}

第 2 次測試:

Design parameter: W_n=2 μm , W_p=8 μm , L_n =L_p= $1~\mu m$, Vin=0.47V , V_b1=0.55V V_b2=1.12V , V_b3=1.24V $^\circ$

```
        subckt

        element
        0:mm1
        0:mm2
        0:mm3
        0:mm4

        model
        0:n 18.1
        0:n 18.1
        0:p 18.1
        0:p 18.1

        region
        Linear
        Linear
        Saturation
        Saturation

        id
        2.0409u
        2.0409u
        -2.0409u
        -2.0409u

        ibs
        -4.539e-22
        -14.3137a
        39.4326a
        2.091e-22

        vgs
        470.0000m
        483.0658m
        -579.9096m
        -560.0000m

        vds
        66.9342m
        67.9881m
        -1.5650
        -100.0904m

        vbs
        0
        -69.342m
        100.0904m
        0


        vth
        396.6784m
        410.7528m
        -523.9964m
        -494.7989m
```

觀察與微調:

發現電流與預期的差不多,M4 也終於進入 saturation region,但 M1 和 M2 進入 linear region,但因為電壓源確定(電流與計算差不多)比較可以放心去調整 其他 mos,於是我打算先調整 M1,因為此 nmos 的 source 端接地比較好去決定 偏壓電流,觀察 M4 的 Vgs-Vth =73.3216mV 大於 Vds = 66.9342mV,如果稍微減少偏壓值或許就有機會進入飽和區。測試 V_{in} =0.46V。

第 3 次測試:

Design parameter: Wn=2 μm , Wp=8 μm , Ln =Lp= $1~\mu m$, Vin=0.46V , Vb1=0.55V Vb2=1.12V , Vb3=1.24V $_{}^{\circ}$



```
**** small-signal transfer characteristics

v(vout)/vin = -97.4744

input resistance at vin = 1.000e+20


output resistance at v(vout) = 3.5821x

****** dc_transfer_curves_tnom= 25.000_temp= 25.000_******
```

****** dc transfer curves tnom= 25.000 temp= 25.000 *****
output_swing_upper= 1.5453
output_swing_lower= 291.6147m
output_swing= 1.2537

觀察與微調:

發現全部的 mos 都進入 saturation region 了,但 gain 還沒有達到標準 (45dB),接著繼續微調,根據推導公式①可以得知 |Av| 與 gm 呈正相關,如果提升 gm 或許可以將 gain 提高,而 gm 小是因為 Vov 小所導致的,下一次實驗方向應將 Vov 調大並且讓四顆電晶體還在飽和區運作,因此我打算將 Vin 調更大一些,我做了 gain Vin 的圖看 Vin 對於 gain 的影響,順便驗證一下推論。發現如果將 Vin 稍微提升至 Vin=0.461V,就可以達到符合預期的 gain。 測試 Vin=0.461V。



第 4 次測試:

Design parameter: Wn=2 μm , Wp=8 μm , Ln =Lp= 1 μm , Vin=0.461V , Vb1=0.55V Vb2=1.12V , Vb3=1.24V $^{\circ}$

```
        subckt
        element
        0:mm1
        0:mm2
        0:mm3
        0:mm4

        model
        0:n 18.1
        0:n 18.1
        0:p 18.1
        0:p 18.1
        0:p 18.1

        region
        Saturation
        Saturation
        Saturation
        Saturation
        Saturation

        id
        2.0286u
        2.0286u
        -2.0286u
        -2.0286u
        -2.0286u

        ibs
        -4.511e-22
        -19.2210a
        38.5298a
        2.078e-22

        ibd
        -19.2201a
        -276.9796a
        198.8482a
        38.5296a
        38.5296a

        vgs
        461.0000m
        460.1170m
        -582.2013m
        -560.0000m

        vds
        89.8830m
        1.2054
        -406.9336m
        -97.7987m

        vbs
        0.
        -89.8830m
        97.7987m
        0.

        vth
        306.5966m
        406.4036m
        -523.3434m
        404.7089m
```

觀察與微調:

模擬結果符合題目要求(swing>1.2V, I_D<5 μA, gain>45dB)。

註: $45 dB < 20 log |Av| \Rightarrow 10^{\frac{45}{20}} < |Av| \Rightarrow |Av| > 177.8 (V/V)$

(b)

```
subckt
element
         0:mm1
                    0:mm2
                                0:mm3
                                           0:mm4
         0:n_18.1 0:n_18.1
                                0:p_18.1
model
                                            0:p_18.1
region
         Saturation Saturation Saturation
id
            2.0286u
                       2.0286u
                                  -2.0286u
                                             -2.0286u
         -4.511e-22
                     -19.2210a
                                  38.5298a
                                             38.5294a
          -19.2201a -276.9796a 198.8482a
 ibd
          461.0000m 460.1170m -582.2013m
                                            -560.0000m
 vgs
                      1.2054 -406.9336m
vds
          89.8830m
                                            -97.7987m
          0.
396.5046m
                     -89.8830m 97.7987m
406.4036m -523.3434m
vbs
 vth
                                           -494.7989m
                                -97.5946m -100.1064m
vdsat
           94.9477m
                     89.7384m
           64.4954m
                      53.7135m
                                 -58.8579m
                                            -65.2011m
vod
          619.7078u
                     620.4618u
                                 566.1034u
beta
                                            576.4885u
          507.4460m
gam eff
                     509.9048m
                                 556.3886m
                                            557.0847m
           31.0392u
                      35.1969u
                                 33.0331u
                                             29.8026u
gds
           6.9695u
                     379.7139n
                                 145.1549n
                                              5.5708u
                       6.7339u
2.5256f
                                   9.5208u
            6.4423u
                                              9.0159u
gmb
cdtot
            4.1753f
                                   9.6059f
                                              14.1216f
           13.4752f
                      12.6581f
                                  47.1674f
                                             49.4911f
cgtot
                                             54.4108f
cstot
           14.4734f
                       13.9269f
                                  53.0264f
            8.1557f
                       7.2242f
                                  28.8754f
                                              31.3170f
cbtot
           11.2241f
                      10.6355f
                                  39.3595f
                                             40.6441f
cgs
            1.1182f
cgd
                      712.0279a
                                   2.8896f
                                              4.3120f
```

(c)

gain = 20 log(378.2361) = 51.55 dB > 45dB

(d)


根據前面推導的公式算出來的結果會有誤差,應考慮 body effect 造成的影響。

$$g_{m1} = 31.0392 \text{ Mp}^{2} g_{m2} = 35.1969 \text{ Mp}^{2} g_{m3} = 33.0331 \text{ Mp}^{2} g_{mb2} = 6.7339 \text{ Mp}^{2} g_{mb3} = 9.5208 \text{ Mp}^{2} g_{mb2} = 6.7339 \text{ Mp}^{2} g_{mb3} = 9.5208 \text{ Mp}^{2} g_{mb2} = 6.7339 \text{ Mp}^{2} g_{mb3} = 9.5208 \text{ Mp}^{2}$$

output impedence 與 Gain 的誤差小到可以忽略,推測誤差來源可能僅是單純計算上取值所產生的,應該未有其他 Non-ideal Effect 影響,也可推測公式為正確。

```
****** dc transfer curves tnom= 25.000 temp= 25.000 ******
output_swing_upper= 1.5453
output_swing_lower= 291.6147m
output_swing= 1.2537
```

經過 Vin sweep from 0 to 1.8V,step=10uV 後,可以在 lis 檔中看到結果。 找出對應 |Av| 值為 45dB 也就是 177.827941V/V 下 Vin 值所對應的 Vout 值,從圖中可以觀察到兩 |Av| 值為 45dB 的 Vin 值中對應的 Vout 為 1.55V 以及 0.291V,兩者相減約為 1.259V,與模擬值有誤差是因為 waveview 中小數點精確度不如模擬高,cursor 無法調到剛好調到 |Av| 值 177.827941V/V 下 Vin 值。



此誤差來源可能是手算是固定在同個 Vin 值算出來的結果,而 simulation 的 swing 是用 cursor 在達成題目要求的情況下(45dB)兩個 Vout 抓出來做相減的,並非固定在同個情況。

1			111
	specification	simulation	hand-calculation
$V_{ m DD}$		1.8V	
M_1 (W/L, m)	1	8mm/Imm	m=1
M_2 (W/L, m)	1	8 mm/Imm	m=)
M_3 (W/L, m)	_	ZMM/IMM	m=1
M ₄ (W/L, m)	T	2 Nm/Inm	m=
$V_{in,DC}$	- 0.461 v		
V_{b1}	- 0,55√		
V_{b2}	- J.12V		
V_{b3}	-	- 1,24 V	
I_{D}	< 5μA	2,0286 MA	1
gain A _v	≥ 45dB	378.2361 % ≈51.55dB	377.9895%≈51.5 1 dB
output impedence	-	14.1938 M.R	14.1936 MJZ
output swing	≥1.2V	1,2537 V	1、5577 ∨

Part II - Cascade Amplifier:

(a) CS

i.

從 HW1 可以知道,若通道長度 L 越長,通道等效電阻值 r_o 就會愈高,且因為這題的 Rout = r_o ,因此對於增益 $|Av|=gm\cdot r_o$ 來看,設計一個長通道的電晶體可以提高增益。

Spec
$$\{|Av|>100\}$$
 $\{|Av|>100\}$ $\{|Av|>100\}$ $\{|Av|< 298,617| \times 10^{-6}\}$ $\{|Av|< 298,617| \times 10^{-6}\}$

第 1 次測試:

Design parameter: W/L= 1 , L = 5 μ m , V_{in}=0.47V

Av	-171.3281(V/V)	V_{out}	503.434 mV
I _D	3μΑ	g _m	$34.7558~\mu~\Omega^{-1}$
u_nC_{ox}	299.8 μ	V_{th}	0.32753 V

觀察與微調:

模擬結果符合題目要求。 Vout = 0.5V (±10mV), |Av|>100(V/V)

ii.

```
****** operating point information tnom= 25.000 temp= 25.000 ******
****** operating point status is all simulation time is 0.
node =voltage node =voltage node =voltage

+0:vdd = 1.8000 0:vin = 470.0000m 0:vout = 503.4340m
+0:vss = 0.
**** mosfets
subckt
```

subckt
element 0:mn
model 0:n_18.1
region 3.0000u
ibs -5.309e-22
ibd -214.1603a
vgs 470.0000m
vds 503.4340m
vbs 0.
vth 327.5389m
vdsat 136.9570m
vod 142.4611m
beta 299.8000u
gam eff 507.4450m
gm 34.7558u
gds 202.8592n
gmb 6.9164u
cdtot 7.2118f
cgtot 164.6301f
cstot 170.9390f
cbtot 53.8681f
cgs 148.9737f
cgd 1.6760f

iii.

iv.

$$|Av| = gm \cdot V_0 = 34.7558 \times 10^{-6} \cdot \frac{1}{202.8592 \times 10^{4}} = 171.3296(\%)$$
error = $\frac{\text{simulate } - \text{hand}}{\text{hand}} \times 100\% = \frac{171.3281 - 171.3296}{171.3296} \times 100\% = -8.755 \times 10^{-4}\%$

Gain 的誤差小到可以忽略,推測誤差來源可能僅是單純計算上取值所產生的,應該未有其他 Non-ideal Effect 影響,也可推測公式為正確。

i.

i.

Vod Spec
$$\begin{cases} Av > 10 \text{ %} & \text{for } L = 2 \text{ Alm} \begin{cases} V_{th} = 0.445 \text{ v} \\ Aln Go_X = 305.7152 \times 10^{-6} \end{cases}$$

Volume

No in Sat.: $V_{GS} > V_{th}$, $V_{DS} > V_{GS} - V_{th}$
 $V_{GS} > V_{th} \Rightarrow V_{b} - 0.5 > 0.445 \Rightarrow V_{b} > 0.945 \text{ v}$
 $V_{OS} > V_{GS} > V_{th} \Rightarrow V_{DD} - I_{D}R_{D} - 0.5 > V_{b} - 0.5 - 0.445 \Rightarrow V_{b} < 2.245 - 10 \text{ ARD}$
 $V_{CS} > V_{CS} > V_$

第 1 次測試:

Design parameter: W/L= 21.6 , L = 2 μ m , R_D= 100k Ω , V_b=1V

Av	1.8772V/V)	V_{out}	0.5542 V
I _D	12.5878 μΑ	g _m	176.63 μ Ω ⁻¹
u_nC_{ox}	307.55μ	V_{th}	0.4452 V

觀察與微調:

發現 MOS 操作在 Triode region,由 $l_{DS} = \frac{1}{2} \times \mu_n C_{OX} \times \frac{W}{I} (V_{GS} - |V_{th}|)^2$ 可知,可知,

若把 W/L 調小有助於 Ip 的下降,故試取在第一式 W/L> 5.947 成立的情况下,將 W/L 改為 22μm/2μm 做測試:

第 2 次測試:

Design parameter: W/L= 11 , L = 2 μ m , R_D= 100k Ω , V_b=1V

Av	17.6615V/V)	V_{out}	0.7454 V
I _D	10.5455 <i>μ</i> Α	g _m	186.544 μ Ω ⁻¹
u_nC_{ox}	$307.454~\mu$	V_{th}	0.4443 V

觀察與微調:

發現 MOS 進入 saturation region ,且 Gain 已經達到題目所需,但是 Io仍 然過大,故繼續微調 W/L=21μm/2μm 代入做測試:

第 3 次測試:

Design parameter: W/L= 10.5 , L = 2 μ m , R_D= 100k Ω , V_b=1V

Av	17.3892(V/V)	V_{out}	0.7855 V
I _D	10.1443μA	g m	179.314 μ Ω ⁻¹
u_nC_{ox}	307.447 μ	V_{th}	0.44406 V

觀察與微調:

發現 I_D確實變小但還離標準差一點,故繼續微調 W/L=20.8μm/2μm 代入做測試:

第 4 次測試:

Design parameter: W/L= 10.4 , L = 2 μ m , R_D= 100k Ω , V_b=1V

Av	17.3075(V/V)	V_{out}	0.7937 V
I _D	10.062μA	g _m	177.834 μ Ω ⁻¹
u_nC_{ox}	307.442 μ	V_{th}	0.44401 V

觀察與微調:

模擬結果符合題目要求。I_D = 10 μA (1% variation), |Av|>10(V/V)

ii.

```
***** operating point information thom= 25.000 temp= 25.000 *****
***** operating point status is all
                                         simulation time is
                                                               0.
  node
          =voltage
                        node
                               =voltage
                                             node
                                                    =voltage
              1.0000 0:vdd
+0:vb
                                   1.8000 0:vin
                                                    = 500.0000m
                               =
          =
          = 793.7404m
+0:vout
```

```
**** mosfets
subckt
element
          0:mn
          0:n_18.1
model
          Saturation
region
 id
            10.0626u
 ibs
           -769.8095a
 ibd
            -1.2221f
           500.0000m
 vgs
 vďs
           293.7404m
           -500.0000m
 vbs
           444.0153m
 vth
            90.9387m
55.9847m
 vdsat
 vod
          3.1974m
519.9006m
 beta
 gam eff
            177.8336u
 gm
              2.0616u
 gds
 gmb
            28.8651u
           27.7429f
253.8688f
 cdtot
 cgtot
            258.2742f
 cstot
 {\tt cbtot}
            96.3909f
 cgs
            222.9353f
              7.0920f
 cgd
```


```
**** small-signal transfer characteristics

v(vout)/vin = 17.3075

input resistance at v(vout) = 82.9081k
```

iv.

由 HW2 我們已知 CG stage 因為會遇到 body Effect 的影響,所以 Gain 的公式要稍作修改:Av = (gm + gmb) R_{out} = 17.1369 R_{out}



Input output impedence 與 Gain 的誤差小到可以忽略,推測誤差來源可能僅是單純計算上取值所產生的,應該未有其他 Non-ideal Effect 影響,也可推測公式為正確。

i.

```
***** operating point information tnom= 25.000 temp=
***** operating point status is all
                                            simulation time is
                                                                    Θ.
                                                        =voltage
                                  =voltage
           =voltage
                          node
                                                node
   node
+0:v1
           = 500.3657m 0:vb
                                      1.0000 0:vdd
                                                             1.8000
+0:vin
           = 470.0000m 0:vout
                                  = 800.0622m 0:vss
                                                            Θ.
```

```
**** mosfets
subckt
element
         0:mn1
                     0:mn2
model
         0:n 18.1
                     0:n 18.1
region
         Saturation Saturation
             2.9994u
                         9.9994u
 ibs
          -5.308e-22
                     -770.3725a
 ibd
          -212.8550a
                        -1.2318f
          470.0000m
                      499.6343m
 vgs
 vds
          500.3657m
                      299.6965m
          0.
327.5484m
 vbs
                       500.3657m
 vth
                      444.0352m
                       90.7152m
55.5992m
           136.9505m
 vdsat
           142.4516m
 vod
beta
           299.8001u
                         3.1974m
 gam eff
          507.4459m
                      519.9088m
            34.7504u
                       177.0427u
gds
          203.1309n
                         2.0329u
 gmb
            6.9157u
                        28.7304u
 cdtot
             7.2213f
                        27.6735f
 cgtot
           164.6334f
                       253.5503f
           170.9384f
                       257.9286f
 cstot
            53.8730f
                       96.3506f
cbtot
                       222.5756f
           148.9769f
cgd
             1.6782f
                         7.0756f
```

可以看見直接將兩個 stage 相接後得到的結果,其 V1 和 CS 的 V out 誤差僅 0.613%,其 V out 與 CG 的 V out 的誤差也僅 0.8%,而會有這些微的誤差可能是 因為加上了一個 CG stage 的 V load 的關係,但由於在設計 V of 時,是以 V in bias 在 0.5V,電流為 V 的情况下做設計的,故最後出來的結果並不會有太大差異。

ii.

前面兩個 Gain 相乘所得到的值為 17.1369 × 171.3281 = 2936.0325,顯然的其結果完全不相符,這是因為原先 CS 的 Gain 僅考慮了自己本身的 r_o ,故其值會很大,然而現在其也會受到後面 CG 的 input impedance 影響,因為 CG stage 的 input impedance 相對很小,使得前面 CS 的 Gain 會大幅下降。

CS Gain 大約可以改寫成

$$\mathsf{A}_{\mathsf{V,CS}} = -\mathsf{g}_{\mathsf{m,n1}} \left(\mathsf{r}_{\mathsf{o,n1}} \big| \, \big| \, \mathsf{R}_{\mathsf{in,CG}} \right) = -\mathsf{g}_{\mathsf{m,n1}} \left(\mathsf{r}_{\mathsf{o,n1}} \big| \, \big| \, \left(\frac{R_D}{(g_{m,n2} + g_{mb,n2}) r_{o,n2}} + \frac{1}{g_{m,n2} + g_{mb,n2}} \right) \big| \, \big| \, \infty \right)$$

其中的無限項為電流源的電阻,R_{in,CG} 為 MN2 的 input impedance,我們可以藉由 a 小題和 b 小題所擷取到的 CS output impedance 與 CG input impedance 稍微做個計算:

$$A_{V,CS} = -34.7558 \cdot 10^{-6} \cdot (4.93 \cdot 10^{6}) | 5.835 \cdot 10^{3} = -0.20256(V/V)$$

顯而易見的由於 CG 的 input impedance 過小的關係,CS 的 Gain 減小非常多,將這個數值乘上 CG 的 Gain 我們可以得到:

 $A_{v,cascade} = A_{v,CS} \cdot A_{v,CG} = -0.20256 \cdot 17.3075 = -3.5058 \, (V/V)$ 誤差約僅有 0.9%,故可驗證推論正確。 (d)

	specification	simulation	hand-calculation
	Fig. 2.(a) Comm	on-Source stage	
$\mathbf{V}_{ exttt{DD}}$	1.8V		
current source load	3μΑ		
M ₁ (W/L, m)	- <u>Sum</u> ratio: [m=1		
$V_{in,DC}$	_ 0.47 √		
Vouti,DC	0.5V±10mV	503,434mV	-
gain A _{v1}	≥ 100V/V	171,3281 %	171,3296 %
output impedence	=	4,9296×1062	u—s

	Fig. 2.(b) Com	mon-Gate stage	
V_{DD}	1.8V		
$\mathbf{V}_{in1,DC}$		0.5V	
M ₂ (W/L, m)	- 20.84m ratio=10.4 m2		
V_{b}	- Iv		
R_{D}	- 100 km		
I_D	10μA±1%	10.062MA -	
gain A _{v2}	$\geq 10 \text{V/V}$	17.3075 % 17.1369 %	
input impedence	-	5.7778ka 5.7171ka	
output impedence	=	82.9081KD 82,9077KD	
	Fig. 3. Cascade	CS-CG amplifier	
V_{DD}		1.8V	
DC bias (V ₁)	- \$00,3657mV -		
overall gain A _v	- 3.4709 % 3.5058 %		

Part III – Comparison between "cascode" & "cascade" structure

1. From the perspective of "gain amplitude", the "cascode" structure is better than the "cascade" structure.

因為當把 cascade 與其他級電路相接後,cascade 的輸出阻抗可能會被其他級的結構所影響,可能導致整體的增益降低。而 cascode 架構的增益可以透過增加堆疊的 MOSFETs 數量而增加,因此對於增益來說,cascode 架構比 cascade 架構來的好。

2. From the perspective of "input voltage range", the "cascade" structure has higher input voltage range than the "cascode" structure.

從 part1 可以發現 cascode 每一個 MOSFETs 的 bias 需要非常精確的取值,因為需要使每一個 MOSFETs 都處在飽和區,所以 input voltage range 就因此被限制在很小的範圍,相較 cascade 就會小很多。 另外在先進製程中 cascode 比較難實現,因為 VDD 變小,偏壓點變得更加敏感,並且可能犧牲 swing。

- 3. From the perspective of "power consumption", the "cascade" structure may has higher power consumption than the "cascode" structure. 由於 cascade 電路是由多個單級放大器所連接而成,功耗可能會高於單個單級放大電路,因此功耗可能高於 cascode 電路架構。
- 4. From the perspective of "bandwidth", the "cascode" structure has broader bandwidth than the "cascade" structure.

Cascode 架構會減少 miller effect ,使得輸入看到的電容不會放大太多 ,可以得到較大的 input pole ,所以頻寬較大 ,使得電路在高頻下能有更好的增益。

