Triple-Speed Ethernet MAC
eHiWay IP User Guide

日期：2021-01-21

版本：1.0

目录

1、 概述.....2
2、 功能描述.....3
2.1 MAC 结构.....3
2.2 MAC 接口.....3
2.3 MAC 发送数据路径.....3
2.3.1 地址插入.....4
2.3.2 帧负载填充.....4
2.3.3 CRC-32 生成.....4
2.3.4 包间隙插入.....4
2.4 MAC 接收数据路径.....4
2.4.1 前导码处理.....4
2.4.2 CRC 校验.....5
2.4.3 帧写入.....5
2.5 连接 MAC 到外部的 PHY.....5
2.5.1 千兆网.....5
2.5.2 可编程的 10/100Mbps 以太网.....6
2.5.3 可编程的 10/100/1000Mbps 以太网操作.....7
3、 接口信号.....9
3.1 时钟信号.....9
3.2 复位信号.....9
3.3 MAC 控制接口信号.....10
3.4 MAC 接收接口信号.....10
3.5 MAC 发送接口信号.....10
3.6 GMII/MII 信号.....11
3.7 PHY 设备管理接口信号.....12
4、 时序图.....13

1、概述

三速以太网 FPGA IP 核是一款可配置的知识产权（IP）核，它遵从 IEEE 802.3 标准。它集成了 10/100/1000-Mbps 以太网媒体访问控制器（MAC）。IP 核通过 MII 接口、GMII 接口与外部的 PHY 芯片相连。

用户端接口类似 Avalon Streaming 接口，网络端支持 MII 接口，GMII 接口。可选择的用于 PHY 设备管理的 MDIO 接口。

接口示意图如图 1.1、图 1.2 所示。




图 1.1 10/100/1000-Mbps 以太网 MAC




图 1.2 MAC 接口示意图

2、功能描述

2.1 MAC 结构

Ehiway10/100/1000 以太网 MAC 功能 IP 核通过一个外部的以太网 PHY 处理用户应用和以太网网络之间的数据流。其内部结构图如图 2.1 所示。




图 2.1 三速以太网 IP 核内部结构图

2.2 MAC 接口

MAC 功能实现了下面的接口：

- 系统侧 Avalon Streaming。

  发送端具有如下特征：内部 FIFO 位宽 8 位；支持包开始信号（SOP）和包结束信号（EOP）；错误报告。

  接收端具有如下特征：内部 FIFO 位宽 8 位；支持 SOP 和 EOP 信号；错误报告。
- 网络端的介质独立接口通过设置 command_config 寄存器中的 ETH_SPEED 位去选择 MII 接口或者 GMII 接口。
- PHY 管理接口：实施标准的 MDIO 说明来进入 PHY 设备的管理寄存器。

2.3 MAC 发送数据路径

在发送过程中，MAC 接收来自用户应用的帧，并且在将他们发送给 PHY 之前构造以太网帧。依据 MAC 的配置，MAC 可以实现以下任务：负载重新对齐；修改源地址，计算并增加 CRC-32 区域；插入 IPG 字节。在半双工模式下，MAC 功能也能检测到碰撞，并且当碰撞发生时重新发送帧。Cut-through 模式下，发送会在 FIFO 到达发送 section-full 阈值时开始；store and forward 模式下，发送会在接收到一个完整的帧时开始。

2.3.1 地址插入

默认的，MAC 功能会保留从用户应用处接收到的源地址。通过设置 command_config 寄存器中的 TX_ADDR_INS 位，用户可以配置 MAC 功能用首选 MAC 地址或候补的地址去替换掉源地址。command_config 寄存器中的 TX_ADDR_SEL 位决定了地址选择。

2.3.2 帧负载填充

当负载长度不满足最小长度要求时，MAC 功能插入填充字节（0x00）。

2.3.3 CRC-32 生成

为了打开 CRC-32 生成功能，你必须将 tx_cmd_stat 寄存器中的 OMIT_CRC 位设置为 1，并且使 ff_tx_crc_fwd 信号无效来将帧发送到 MAC 中。

下面是 CRC 多项式，正如 IEEE802.3 标准中说明的一样：

$FCS(X) = X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^{8} + X^{7} + X^{5} + X^{4} + X^{2} + X^{1} + 1$

32 位 CRC 值填充在 FCS 域中，X31 是第一个字节的最低位。因此，CRC 位是按照这样的顺序发送的：X31，X30，…，X1，X0。

2.3.4 包间隙插入

在全双工模式下，MAC 功能保持传输间隔中 IPG 最小的数量。这个数量配置在 tx_ipg_length 寄存器中。你也可以修改这个值为 64 到 216 之间的任意值。64 的意思就是介质上传输 64 位原始数据所花的时间。

在半双工模式下，MAC 功能经常监测通道。传输只会在通道空闲了 96 或者任何退避需要的时间满足的情况下开始。为了和标准一致，MAC 功能当 m_rx_crs 信号无效时开始测量 IPG。

2.4 MAC 接收数据路径

MAC 功能通过 PHY 从网络中接收以太网帧，直到带有相关帧域的负载在形成校验，滤除无效帧并且移除前导码和前导码界定符后发给用户。

2.4.1 前导码处理

MAC 功能用 SFD（0xd5）来界定前导码的最后一个字节。如果一个 SFD 没有在第七个字节后发现，MAC 功能会拒绝这个帧，然后把它丢弃掉。

IEEE 标准说明了帧必须被至少 96 位时间的帧间隙分割开。然而，MAC 功能能够接收帧间隔小于 96 位的帧，但是在 GMII 上至少 8 个字节，在 MII 上至少 6 个字节。

MAC 功能可以从有效的帧中去掉前导头和 SFD。

2.4.2 CRC 校验

下面是 CRC 多项式，正如 IEEE802.3 标准中说明的一样：

$FCS(X) = X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^{8} + X^{7} + X^{5} + X^{4} + X^{2} + X^{1} + 1$

32 位 CRC 值填充在 FCS 域中，X31 是第一个字节的最低位。因此，CRC 位是按照这样的顺序发送的：X31，X30，…，X1，X0。

如果 MAC 功能检测到 CRC-32 的错误，它会通过有效 MAC 参数中的 rx_err[2]标记帧无效。

如果 command_config 寄存器中的 RX_ERR_DISC 位设为 1 了，MAC 功能会丢弃 CRC-32 错误的帧。

对于长度小于要求最小长度的帧，如果 command_config 寄存器中的 CRC_FWD 和 PAD_EN 位分别是 1 和 0，MAC 功能会将 CRC-32 域传给用户应用。否则，CRC-32 会从帧中移除。

2.4.3 帧写入

IP 核从帧中移除前导码和 SFD。CRC 和填充域是依据配置确定是否移除。MAC 功能将帧写入内部 FIFO 中。

2.5 连接 MAC 到外部的 PHY

MAC 功能配备了一个灵活的网络接口：10/100Mbps 的 MII 接口和 1000Mbps 的 GMII 接口。

2.5.1 千兆网

用户可以通过 GMII 接口将千兆网 PHY 设备连接到 MAC 功能。在接收路径上，将 PHY 设备提供的 125Mhz 时钟连接到 MAC 时钟的 rx_clk。发送时，驱动 125MHz 时钟到 PHY 设备的 GMII 接口。连接一个 125MHz 时钟源到 MAC 发送时钟，tx_clk。如图 2.2 所示。

为了与 GMII 数据同步，一种基于特定技术的时钟源是需要的。时钟驱动器可以是 PLL，一个延迟线或者一个 DDR 的触发器。




图 2.2 通过 GMII 接口连接 PHY 到 MAC

2.5.2 可编程的 10/100Mbps 以太网

通过 MII 接口连接 10/100Mbps 以太网 PHY 设备。接收路径上，连接 PHY 设备提供的 25MHz(100Mbps)或者 2.5MHz(10Mbps)时钟到 MAC 时钟 rx_clk 上。发送路径上，同样连接 PHY 设备提供的 25MHz(100Mbps)或者 2.5MHz(10Mbps)时钟到 MAC 时钟 tx_clk 上。如图 2.3 所示。




图 2.3 MII 接口连接 MAC 和 PHY

2.5.3 可编程的 10/100/1000Mbps 以太网操作

一般地，10/100/1000 以太网 PHY 设备实行了一个共享的接口，你可以连接通过 MII 接口连接 10/100-Mbps MAC 或者通过 GMII 接口连接千兆 MAC。

接收路径上，将 PHY 设备提供的（2.5MHz，25MHz 或者 125MHz）时钟连接到 MAC 时钟 rx_clk 上。PHY 设备的接口同时连接到 MAC 功能的 MII 和 GMII 接口。

发送路径上，标准编程的 PHY 设备在 10/100Mbps 模式下会产生一个 2.5MHz（10Mbps）或者 25MHz（100Mbps）时钟。在 1000Mbps 模式下，PHY 设备期望从 MAC 功能处获得 125MHz 时钟。因为 MAC 功能不产生时钟输出，因此外部的时钟模块被引入，来驱动 125MHz 时钟到 MAC 功能和 PHY 设备。在 10/100Mbps 模式下，MAC 产生的时钟是三态的。

在发送过程中，MAC 控制信号 eth_mode 选择是 MII 还是 GMII。MAC 功能操作在 1000Mbps 模式下会有效 eth_mode 信号，随后会驱动 MAC 的 GMII 接口到 PHY 接口上。当 MAC 功能操作在 10/100 模式下 eth_mode 信号会被无效，这个模式下，MAC MII 接口被驱动到 PHY 接口上。

如图 2.4 所示。




图 2.4 通过 MII/GMII 接口的 10/100/1000PHY 接口

3、接口信号

10/100/1000 以太网 MAC 功能接口信号示意图如图 3.1 所示。




图 3.1 IP 核接口示意图

3.1 时钟信号

数据传输在 MAC 以太网端接口的同步于接收和发送时钟。

表 3.1 GMII 和 MII 时钟信号

名称	I/O	描述
p0_gtxc	O	GMII 接口发送时钟
p0_txc	I	MII 接口发送时钟
p0_rxc	I	GMII/MII 接口接收时钟
clk_sys	I	系统时钟

3.2 复位信号

表 3.2 复位信号

名称	I/O	描述
phy_rstb0	O	PHY 设备复位信号

rst_b	I	IP 核复位信号

3.3 MAC 控制接口信号

表 3.3 MAC 控制接口信号

名称	I/O	描述
reg_wr	I	寄存器写使能
reg_rd	I	寄存器读使能
reg_addr[3:0]	I	寄存器地址
reg_data_in[31:0]	I	寄存器写入数据
reg_data_out[31:0]	O	寄存器读出数据
reg_acc_bsy	O	寄存器接口忙标志。 在寄存器进行写入或读出时置 1，寄存器操作完成后为 0。

3.4 MAC 接收接口信号

表 3.4 MAC 接收接口信号

名称	I/O	描述
ff_rx_clk	I	用户接口接收时钟。 数据同步于上升沿。
ff_rx_data_vld	O	接收数据有效。
ff_rx_data[7:0]	O	接收数据。
ff_rx_sop	O	包接收开始标志。1 表示目前 ff_rx_data 数据是帧的第一个字节。
ff_rx_eop	O	包接收结束标志。1 表示 ff_rx_data 数据是帧的最后一个字节。
ff_ex_err	O	接收错误标志。
ff_rx_rdy	I	接收应用准备。表示用户准备好从 MAC 功能接收数据。

3.5 MAC 发送接口信号

表 3.5 MAC 发送接口信号

名称	I/O	描述
ff_tx_clk	I	用户接口发送时钟。 数据同步于上升沿。
ff_tx_wren	I	发送数据写使能。
ff_tx_data[7:0]	I	发送数据。

ff_tx_sop	I	包发送开始标志。1 表示目前 ff_tx_data 数据是帧的第一个字节。
ff_tx_eop	I	包发送结束标志。1 表示 ff_tx_data 数据是帧的最后一个字节。
ff_tx_err	I	发送错误标志。
ff_tx_rdy	O	MAC 准备。表示 MAC 功能准备好从用户应用接收数据。
ff_tx_al_full	O	当 FIFO 到达 almost 满的阈值时拉高。

3.6 GMII/MII 信号

表 3.6 GMII/MII 信号

名称	I/O	描述
GMII 发送		
p0_txd[7:0]	O	GMII 发送数据总线。
p0_txen	O	用于表示 GMII 发送数据总线上的数据有效。
p0_txer	O	用来通知 PHY 发送的帧无效。
GMII 接收		
p0_rxd[7:0]	I	GMII 接收数据总线。
p0_rxdv	I	用于表示 GMII 接收数据总线上的数据有效。
p0_rxer	I	PHY 设备有效这个信号来指示接收帧包含错误。
MII 发送		
p0_txd[3:0]	O	MII 发送数据总线。
p0_txen	O	用于表示 MII 发送数据总线上的数据有效。
p0_txer	O	用来通知 PHY 发送的帧无效。
MII 接收		
p0_rxd[3:0]	I	MII 接收数据总线。
p0_rxdv	I	用于表示 MII 接收数据总线上的数据有效。
p0_rxer	I	PHY 设备有效这个信号来指示接收帧包含错误。
MII PHY Status		
p0_col	I	碰撞检测。PHY 指示在帧传输中发生了碰撞。在吉比特模

		式或全双工模式下不使用。
p0_crs	I	载波检测。PHY 有效该信号用来指示它在以太网线路上检测到了发送或接收活动。在吉比特或全双工模式下不使用。

3.7 PHY 设备管理接口信号

表 3.7 PHY 设备管理接口信号

名称	IO	描述
mdc	O	管理数据时钟
mdio	IO	管理数据输入输出
phy_rstb0	O	PHY 设备复位信号

4、时序图

用户端发送接口时序如图 4.1 所示。在 ff_tx_data[7:0]第一个字节时，ff_tx_sop 拉高，ff_tx_data[7:0]最后一个字节时，ff_tx_eop 拉高。同时，在 ff_tx_wren 为高时，ff_tx_data[7:0]上的数据才是有效的。




图 4.1 用户端发送接口时序图

对应的 GMII 接口时序如图 4.2 所示。为图示简洁，图中只画出了前导码中的一个字节的 55，p0_txen 在前导码中第一个 55 字节处拉高。前导码分界符 d5 后便开始发送用户接口第一个发送数据 dd，直到最后一个字节数据 e5。对于 GMII 接口来说，p0_gtxc 为 125MHz。




图 4.2 GMII 发送接口时序图

对应的 MII 接口时序如图 4.3 所示。百兆以太网下，p0_txc 为 25MHz，十兆以太网下，p0_txc 为 2.5MHz。p0_txd 上先发对应用户数据上的低 4 位，后发高 4 位。




图 4.3 MII 发送接口时序图

用户端接收接口时序图如图 4.4 所示。ff_rx_data_vld 为高时表示 ff_rx_data[7:0]上的数据有效。ff_rx_sop 为高时表示接收的是前导码分界符后面的第一个字节数据，ff_rx_eop 为高时表示接收的是最后一个字节数据。




图 4.4 用户端接收接口时序图

对应的 GMII 接口时序如图 4.5 所示，p0_rxdv 在第一个前导码字节 55 处拉高，一直保持到最后一个有效字节。p0_rxc 为 125MHz。




图 4.5 GMII 接收接口时序图

对应的 MII 接口时序如图 4.6 所示。对应的 8 位用户数据，MII 接口先接收低 4 位，后接收高 4 位。百兆接口则 rxc 为 25MHz，十兆接口则 rxc 为 2.5MHz。




图 4.6 MII 接收接口时序图