Quellen – markierte Stellen

Seitenzahlen = gedruckte Seitenzahlen im Dokument (nicht PDF-Seiten).

1. K. Tselios – Dissertation, TU Wien, 2025

Statistical Analysis of Reliability and Variability Effects in CMOS Technologies Based on Single-Defect Spectroscopy, Betreuer: M. Waltl. Datei: `Dokumentation/Datashit/20.500.12708_195047.pdf`

Seite	Kapitel	Markierter Inhalt
S. 7	1.4 Single Defect Analysis	Aufzählung *Spatial Localization* (räumliche Verteilung der Defekte) und *Temporal Behavior* (Stabilität, Lebensdauer)
S. 46	6.1.1 Transfer Characteristics	Schneller V_G-Sweep, damit das Bauteil im Ausgangszustand bleibt („pristine state“)
S. 46	6.1.1 Transfer Characteristics	I_ref zwischen 1 nA und 200 nA, Konstantstrom-Methode für ΔV_th
S. 52	6.2.1 MSM-Methoden, Fig. 6.5	Bildunterschrift zur eMSM-Messstrategie (Stress und Recovery abwechselnd, Umrechnung in ΔV_th)
S. 52	6.2.3 RTN Measurements	Ablauf der RTN-Messung: V_G konstant, I_D gleichmäßig abtasten, über die I_D(V_G)-Kennlinie in V_th umrechnen, diskrete Stufen
S. 52	6.2.3 RTN Measurements	Große Bauteile zeigen 1/f-Rauschen, kleine zeigen Stufen. Ein einzelner Defekt erzeugt ein Lorentz-Spektrum (Plateau, dann Abfall mit f^{-2}).
S. 53	6.3 Measurement Setup	Konstante Gate-Spannung mit TIA gegen Konstantstrom-Methode
S. 54	6.3 Measurement Setup	Vorteile der Konstantstrom-Methode. Relais für die

Seite	Kapitel	Markierter Inhalt
		Messbereiche, SNR und Timing als größte Herausforderungen.
S. 56	6.3.1 Custom-Made Low Noise Measurement Unit	OPVs mit FET-Eingang, 7 Kanäle mit mechanischen Relais statt integrierter Schalter, V_S abziehen, Filter auf die Abtastrate

Hinweis: Fig. 6.5 steht auf S. 52, gehört inhaltlich aber zu Abschnitt 6.2.1 (MSM). Als „Fig. 6.5, S. 52“ zitieren.

2. M. Waltl – IEEE Transactions on Device and Materials Reliability, 2020

Ultra-Low Noise Defect Probing Instrument for Defect Spectroscopy of MOS Transistors, IEEE TDMR 20(2), S. 242–250, DOI: 10.1109/TDMR.2020.2988650 Datei: `Dokumentation/Datashit/ep4P4PrcGnjnrCY_us.pdf`

Seite	Kapitel	Markierter Inhalt
S. 242	I. Introduction	Folgen von BTI: V_th-Drift, flacherer Subthreshold Slope, andere Beweglichkeit, höherer On-Widerstand
S. 243–244	I.B Requirements for Defect Spectroscopy	Große Bauteile driften gleichmäßig, kleine zeigen diskrete Stufen. Das ist eine große Herausforderung für Auflösung und Rauschen.
S. 244	II. Defect Characterization in Transistors	MSM: Im Stress werden Defekte geladen, in der Recovery entladen. Jede Umladung verändert I_DS. Die Defekt-Physik ist komplex (Switching Traps, metastabile Zustände, Deaktivierung).
S. 245	II. (Ende)	Das DPI soll Stufen mit höchster Auflösung bei vernünftiger Abtastrate messen
S. 245	III. Defect Probing Instrument	Modularer Aufbau aus PGU, DCU und DAU, Bus, USB
S. 245	III.A Pattern Generator Unit	ARM-Prozessor, USB, interner Bus zur Synchronisation
S. 246	III.B, Fig. 10	Messbereiche und Bandbreite: je feiner die

Seite	Kapitel	Markierter Inhalt
		Auflösung, desto kleiner die Bandbreite
S. 246	III.C Current Converter Unit	TIA, Strom = V_o/R bei idealem OPV
S. 247	III.C Current Converter Unit	OPVs mit FET-Eingang. Relais statt integrierter Schalter wegen Leckstrom. C_f parallel bestimmt Bandbreite und Phasenreserve.
S. 247	Fig. 11	65 pMOS-Transistoren, Recovery-Bias über das Konstantstrom-Kriterium (−500 nA), Nachweisgrenze etwa 5 nA bei 1 kHz
S. 247	IV.A Extraction of Step Height Distribution	Handelsübliche Geräte: Grenze etwa 5 nA bei mindestens 1 kHz, Einzeldefekt-Messung nur bis W×L < 200 nm × 200 nm
S. 248	IV.B Intrinsic Noise of the DPI	Längere Recovery-Zeit bei kleinerer Bandbreite heißt etwa 7 Tage mehr Messzeit. TDDS braucht rund 100 Stress/Recovery-Zyklen.
S. 248	IV.B Intrinsic Noise of the DPI	G = 10^6 bei 100 kHz erfasst über 70 % der Defekte

3. C. Hu – Modern Semiconductor Devices for Integrated Circuits, Pearson, 2010 – Kap. 6

Datei: `Dokumentation/Datashit/Chenming-Hu_ch6-1.pdf`

Seite	Kapitel	Markierter Inhalt
S. 235	6.15.3 MOSFET Flicker Noise	Ladungsträgeranzahl und Beweglichkeit schwanken. Bei kleinem W×L gibt es oft nur einen aktiven Trap, dann springt I_DS zwischen zwei Niveaus: RTN. Viele Traps ergeben 1/f-Rauschen.

4. C. Hu – Modern Semiconductor Devices for

Integrated Circuits, Pearson, 2010 – Kap. 7

Datei: `Dokumentation/Datashit/Chenming-Hu_ch7.pdf`

Seite	Kapitel	Markierter Inhalt
S. 263	7.2 Subthreshold Current	Definition des Subthreshold-Stroms und von I_off, Beispiel 100 nA pro Transistor
S. 263	7.2 Subthreshold Current	In halblogarithmischer Darstellung eine Gerade, also exponentiell in V_GS
S. 270	7.4 Reducing Gate-Insulator Electrical Thickness and Tunneling Leakage	Langzeitbetrieb bei hoher Feldstärke und Temperatur bricht Bindungen an der Si–SiO_2-Grenzfläche, das verschiebt V_t (Zuverlässigkeit)
S. 270	7.4	Unter 1,5 nm SiO_2 wird der Tunnel-Leckstrom zum größten Problem
S. 271	7.4	High-k-Dielektrika: Probleme und dünne SiO_2-Zwischenschicht
S. 271–272	7.4, Kasten „SiO_2 Breakdown Electric Field“	Die Durchbruchfeldstärke hängt von der Testdauer ab (TDDB). Modell: Defekte entstehen, bis eine kritische Dichte erreicht ist.