

《计算机组成原理》课程试卷

2020 年 春 季 学 期

开课学院：信息学院

考试方式：闭卷

考试时间：120 分钟

班级_____ 姓名_____ 学号_____

题 号	一	二	三	四	五	六	七	八	九	十	总 分
得 分											
阅卷人											

一、判断题（每题 1 分，共 10 分）

1. Cache 对系统程序员是透明的。 ()
2. CPU 以外的设备都被称为外部设备。 ()
3. 指令系统是指一台计算机中所有机器指令的集合。 ()
4. 微程序控制器的优点是规整性、灵活性强，与硬布线控制器相比，运行速度更快。 ()
5. 计算机存储器的功能是记忆以二进制形式表示的数据和程序。 ()
6. 标准的 ASCII 码占 8 位二进制位，共表示 256 种字符。 ()
7. 浮点数的精确度是由阶码的位数决定的。 ()
8. 常用的虚拟存储器是由寄存器-主存构成的。 ()
9. 相联存储器是按地址进行寻址的存储器。 ()
10. 在机器数补码中，零的表示是唯一的。 ()

二、单项选择题（每题 2 分，共 20 分）

1. 某机字长 8 位，采用原码形式（其中 1 位为符号位），则机器数所能表示的范围是 ()。
A、-127~+127; B、-127~+128;
C、-128~+127; D、-128~+128;
2. 下列有关 RAM 和 ROM 的叙述中，正确的是 ()。

- I、 RAM 是易失性存储器，ROM 是非易失性存储器
 - II、 RAM 和 ROM 都是采用随机存取的方式进行信息访问
 - III、 RAM 和 ROM 都可用作 Cache
 - IV、 RAM 和 ROM 都是半导体存储器
- A、仅 I 和 II B、仅 II 和 III C、仅 I,II, IV D、仅 II, III, IV
3. 下列说法中正确的是（ ）。
- A、采用变形补码进行加减运算可以避免溢出
B、浮点数运算不会产生溢出
C、只有带符号数的运算才有可能产生溢出
D、两个不同符号的数相加不可能产生溢出
4. 某计算机的指令流水线由 4 个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓冲时间）分别为 50ns、80ns、70ns、60ns，则该计算机的 CPU 时钟周期至少是（ ）。
- A、90ns B、80ns C、70ns D、60ns
5. 运算器的主要功能是进行（ ）。
- A、仅逻辑运算 B、仅算术运算
C、逻辑运算和算术运算 D、只作加法
6. $x=+0.1011$, $y=+0.0110$ ，则 $[x-y]$ 补 = （ ）。
- A、0.0101 B、0.0001 C、1.1011 D、1.1111
7. 从信息流的传送效率来看，（ ）工作效率最低。
- A. 三总线系统 B. 单总线系统 C. 双总线系统 D. 多总线系统
8. 某计算机字长 32 位，其存储容量为 8MB，若按字节编址，那么它的寻址范围是（ ）。
- A. 8MB B. 16M C. 8M D. 32M
9. 中央处理器（CPU）包含（ ）。
- A. 运算器 B. 控制器
C. 运算器、控制器和 Cache D. 运算器、控制器和主存储器
10. 下列数中最大的数是（ ）。
- A. $(10010101)_2$ B. $(227)_8$ C. $(96)_{16}$ D. $(153)_{10}$


三、问答题（每题 5 分，共 20 分）

1. 浮点数加法在机器中的运算分为哪些步骤？
2. 请解释硬盘中的柱面、磁道、扇区等名词的含义。
3. 什么是指令周期、机器周期和时钟周期？三者有何关系？
4. 流水线有哪些性能指标？它们的含义是什么？

四、(10分)某海明码包含 4 个有效数据位和 3 个校验位，已知接收到的海明码为 1100101，请检查上述代码是否出错？第几位出错？要写出详细的计算过程。

五、(12分) 现有 A、B、C、D 四个中断源，中断屏蔽码如下表所示（1 级最高，4 级最低）。若中断服务程序的执行时间为 20 μ s，根据下图所示时间轴给出的中断源请求中断的时刻，画出 CPU 执行程序的轨迹。

中断源名称	中断优先级	正常的中断屏蔽码				改变后的中断屏蔽码			
		A	B	C	D	A	B	C	D
A	1	1	1	1	1	1	0	0	0
B	2	0	1	1	1	1	1	0	0
C	3	0	0	1	1	1	1	1	0
D	4	0	0	0	1	1	1	1	1




六、(14 分) 设计题。用 $16\text{K} \times 8$ 位的 DRAM 存储芯片组成一个 $64\text{K} \times 16$ 位的半导体存储器，请回答：

(1) 该存储器的地址线、数据线的数量各是多少？

(2) 共需几片这种存储芯片？

(3) 若 CPU 可提供足够的数据总线与地址总线（请根据第一问的答案自行设置总线数量），另有控制线 2 条（ $\overline{\text{MREQ}}$, $\overline{\text{WE}}$ ）、38 译码器、门电路若干，请画出 CPU 与存储器的连接图。

七、(14 分) 设计题。设 CPU 中各部件及其相互连接关系如图所示。图中 W 是写控制标志，R 是读控制标志，R₁ 和 R₂ 是暂存器。



- (1) 假设要求在取指周期 ALU 完成 $(PC) + 1 \rightarrow PC$ 的操作 (即 ALU 可以对它的一个源操作数完成加 1 的运算)。请以最少的节拍写出取指周期全部微操作命令及节拍安排。
- (2) 写出指令 $ADD \#A$ ($\#$ 为立即寻址特征, 隐含的操作数在 ACC 中) 在执行阶段所需的微操作命令及节拍安排。