

集成电路工艺技术基础 Chapter 6

薄膜沉积 CVD 详细复习手稿

冯峻

2025 年 12 月 1 日

目录

1 CVD 概述	2
1.1 薄膜沉积技术分类	2
1.1.1 物理方法 (Physical Methods)	2
1.1.2 化学方法 (Chemical Methods)	2
1.2 CVD 的定义与特点	3
1.2.1 CVD 反应体系的三个必要条件	3
1.3 CVD 的分类及应用	3
2 CVD 原理	4
2.1 热力学分析	4
2.1.1 反应方向的判断	4
2.2 CVD 基本过程	4
2.3 CVD 动力学描述——Grove 模型	4
2.3.1 基本原理	4
2.3.2 关键参数	5
2.3.3 控制机制	5
3 CVD 设备	6
3.1 CVD 设备基本构成	6
3.2 CVD 设备的关键参数	6
3.3 PECVD (等离子体增强 CVD)	7
3.3.1 工作原理	7
3.3.2 腔室清洗 (RPSC)	7
3.4 APCVD 与 LPCVD	7
3.4.1 APCVD (常压 CVD)	7

3.4.2	LPCVD (低压 CVD)	7
3.5	MOCVD (金属有机化合物 CVD)	8
3.5.1	定义	8
3.5.2	特点	8
3.5.3	典型应用	8
4	CVD 沉积薄膜	9
4.1	硅薄膜 (Si Thin Films)	9
4.1.1	气相外延 (VPE) 生长硅薄膜	9
4.1.2	多晶硅薄膜 (Poly-Si)	10
4.2	二氧化硅薄膜 (SiO_2)	10
4.2.1	应用	10
4.2.2	低温淀积 ($300\sim 500^\circ\text{C}$)	11
4.2.3	中温淀积 ($500\sim 800^\circ\text{C}$)	11
4.2.4	高温淀积 ($\sim 900^\circ\text{C}$)	11
4.2.5	SiO_2 薄膜性质对比	11
4.3	氮化硅薄膜 ($\text{Si}_3\text{N}_4/\text{SiN}_x$)	12
4.3.1	应用	12
4.3.2	LPCVD 技术	12
4.3.3	PECVD 技术	12
4.3.4	LPCVD 与 PECVD 氮化硅对比	12
4.4	金属薄膜 (Metal Films)	12
4.4.1	CVD 沉积金属	12
4.5	台阶覆盖性 (Step Coverage)	13
5	原子层沉积 (ALD)	14
5.1	ALD 基本原理	14
5.1.1	ALD 的优点	14
5.2	PEALD	14
5.3	ALD 沉积薄膜	14
5.3.1	高 K 介质 (High-k Dielectric)	14
5.3.2	金属栅	15
5.4	ALD 应用	15
5.4.1	自对准图形技术 (Self Aligned Pattern)	15
5.4.2	3D NAND (闪存芯片)	15
5.4.3	FinFET	15

6	分子束外延 (MBE)	16
6.1	MBE 基本原理	16
6.1.1	MBE 的特点	16
6.2	超高真空的必要性	16
6.3	MBE 设备	16
6.4	外延类型	17
6.4.1	按材料分类	17
6.4.2	按晶格匹配分类	17
6.5	外延层缺陷	17
7	CVD 技术对比总结	18
7.1	各种 CVD 技术对比	18
7.2	核心概念对照	18
8	常见考点与复习建议	19
8.1	重点掌握内容	19
8.2	重要公式	19
8.3	常见对比题	19
8.4	与前后章节的联系	20
9	Homework 参考	21
9.1	DC 等离子体辉光放电的适用范围	21
9.1.1	DC 等离子体辉光放电原理	21
9.1.2	适合沉积的薄膜类型	21
9.1.3	不适合沉积的薄膜类型	22
9.1.4	解决方案	22
9.1.5	总结	23

1 CVD 概述

1.1 薄膜沉积技术分类

薄膜沉积技术是集成电路制造中的核心工艺之一，主要分为两大类：

1.1.1 物理方法 (Physical Methods)

1. 蒸发 (Evaporation)

- 热蒸发 (Thermal)
- 电子束蒸发 (Electron Beam)

2. 溅射 (Sputtering)

- 直流溅射 (DC)
- 射频溅射 (RF)
- 磁控溅射 (Magnetron)
- 离子镀 (Ion Plating)

3. 其他方法

- 激光烧蚀 (Laser ablation)
- 分子束外延 (MBE)
- 离子束溅射 (IBS)


1.1.2 化学方法 (Chemical Methods)

1. 化学气相沉积 (CVD)

- 热 CVD (Thermal CVD)
- 常压 CVD (APCVD)
- 低压 CVD (LPCVD)
- 等离子体增强 CVD (PECVD)
- 金属有机化合物 CVD (MOCVD)
- 原子层沉积 (ALD)

2. 电镀 (Plating)

- 电镀 (Electroplating)



- 化学镀 (Electroless)

3. 溶胶-凝胶法 (Sol-gel)

- 浸涂 (Dipping)
- 喷涂 (Spraying)
- 旋涂 (Spin Coating)

1.2 CVD 的定义与特点

CVD (Chemical Vapor Deposition): 化学气相沉积, 是指通过气相化学反应在衬底表面沉积固态薄膜的方法。

1.2.1 CVD 反应体系的三个必要条件

1. 在沉积温度下, 反应物具有足够的蒸气压, 并能以适当的速度被引入反应室
2. 反应产物除了形成固态薄膜物质外, 都必须是挥发性的
3. 沉积薄膜和基体材料必须具有足够低的蒸气压

1.3 CVD 的分类及应用

CVD 类型	应用领域
流通式 CVD	材料的精制 (Ge、Si、III-V 族元素等)
常压 CVD (APCVD)	• 卤化物气体原料: Ge、Si、GaAs 等 III-V 族化合物、混晶, Si_3N_4、Al_2O_3 等绝缘膜 • 氢化物气体原料: Ge、Si、SiO_2、Si_3N_4 等 • MOCVD: III-V、II-VI 族化合物
低压 CVD (LPCVD)	Si、 SiO_2 、 Si_3N_4 等
等离子体 CVD (PECVD)	非晶态 Si、 SiO_2 、 Si_3N_4 、金刚石薄膜等
封闭式 CVD	Ge、Si、III-V 族化合物及混晶等

2 CVD 原理

2.1 热力学分析

2.1.1 反应方向的判断

CVD 反应的热力学分析主要用于判断反应能否自发进行及反应方向：

- 通过吉布斯自由能变化 ΔG 判断反应方向
- $\Delta G < 0$ ：反应可自发进行
- $\Delta G > 0$ ：反应不能自发进行
- 热力学分析可确定反应温度范围


Thermodynamics

$$\Delta G_r = \sum \Delta G_f(\text{生成物}) - \sum \Delta G_f(\text{反应物})$$


$$K_p = \frac{\prod_{i=1}^n P_i(\text{生成物})}{\prod_{j=1}^m P_j(\text{反应物})}$$

$$\Delta G_r = -2.3RT \log K_p$$

For example:




$$K_p = \frac{P_{BC}}{P_{AB} \cdot P_C}$$



2.2 CVD 基本过程

CVD 薄膜沉积包含以下步骤：

1. 反应剂的输送：载气将反应气体输送至反应腔
2. 反应剂从主气流区扩散到衬底表面
3. 前驱体吸附到衬底表面
4. 前驱体朝衬底扩散
5. 前驱体反应：在衬底表面发生化学反应
6. 衬底表面发生反应：形成薄膜
7. 副产物脱附
8. 副产物抽走：被真空系统排出



2.3 CVD 动力学描述——Grove 模型

2.3.1 基本原理

Grove 模型是基于反应物输运和化学反应建立的 CVD 动力学模型。

CVD 过程主要受两个因素控制：

1. 气相输运过程控制：反应剂在边界层中的输运
2. 表面化学反应控制：

- 反应剂在衬底表面的化学反应（成核控制）
- 衬底对成核的影响
- 化学势的影响

2.3.2 关键参数

- N_1 : 形成单位体积薄膜所需要的原子数量
 - h_g : 气相质量运输系数
 - K_s : 表面化学反应速率常数
 - C_g : 气体中反应剂浓度
- 反应剂在衬底表面的化学反应（成核控制）
 - 衬底对成核的影响、化学势的影响
 - N_1 表示形成单位体积薄膜所需要的原子数量
 - h_g -气相质量运输系数
 - K_s -表面化学反应速率常数
 - C_g -气体中反应剂浓度

$$R_{\text{nul}} = R_0 \times e^{-G^*/(kT)}$$

2.3.3 控制机制

$$G = \frac{F}{N_1} = \frac{k_s h_g}{k_s + h_g} \frac{C_g}{N_1}$$

- 当 $h_g \ll K_s$ 时，过程受质量运输控制（Mass transfer limited）
- 当 $K_s \ll h_g$ 时，过程受反应速率控制（Reaction rate limited）

CVD 动力学 (Grove 模型) 公式速查表

类别	公式	符号含义	物理意义 / 适用说明	
薄膜生长速率定义	$G = \frac{F}{N_1}$	F : 单位面积单位时间并入薄膜的原子通量 N_1 : 形成单位体积薄膜所需原子数	生长速率 = 原子供给速率 ÷ 原子密度	
综合生长速率 (Grove 模型)	$G = \frac{k_s h_g}{k_s + h_g N_1} \cdot \frac{C_g}{N_1}$	k_s : 表面化学反应速率常数 h_g : 气相质量运输系数 C_g : 气相反应物浓度	气相运输 + 表面反应串联控制的统一表达式	
表面反应控制极限	$G \approx k_s \frac{C_g}{N_1}$	同上	低温区; 速率由表面反应决定, 强温度依赖	
气相运输控制极限	$G \approx h_g \frac{C_g}{N_1}$	同上	高温区; 速率由边界层扩散决定, 对温度不敏感	
表面反应速率常数 (Arrhenius)	$k_s \propto e^{-E_a/(kT)}$	E_a : 反应激活能	解释反应控制区沉积速率随温度指数增长	
成核速率	$R_{\text{nul}} = R_0 e^{-G^*/(kT)}$	G^* : 成核自由能势垒	成核受温度、衬底性质、化学势影响	

3 CVD 设备

3.1 CVD 设备基本构成

CVD 设备主要由以下三部分组成：

1. 气体输送系统

- 反应气体 (Reactant gas)
- 载气 (Carrier gas)
- 流量控制器 (MFC)

2. 反应腔

- 提供反应发生的空间
- 加热系统
- 衬底托架

3. 真空系统

- 将脱附的副产物抽走
- 维持所需的工作压力

3.2 CVD 设备的关键参数

影响薄膜质量的主要因素包括：

- T_s : 衬底温度 (Substrate temperature)
- Deposition rate: 沉积速率
- Uniformity: 均匀性
- Surface morphology: 表面形貌
- Electric and mechanical property: 电学和机械性能
- Composition: 薄膜成分

3.3 PECVD（等离子体增强 CVD）

3.3.1 工作原理


- 在高温下，向真空腔中通入前驱气体
- 高频电源产生等离子体
- 通过吸附结合，在基片上生成薄膜
- 沉积温度低：100~400°C

3.3.2 腔室清洗（RPSC）

RPSC 作用：

- 基片和腔室内壁都会被镀膜
- 需要定期清理，否则后续脱落会影响镀膜质量

主要清洗反应：



RPSC作用：
基片和腔室内壁都会被镀膜。要定期清理，否则后续脱落会影响镀膜质量。

主要反应：
 $\text{NF}_3 \rightarrow \text{N}_2 + \text{F}^-$
 $\text{Si}(s) + \text{F}^- \rightarrow \text{SiF}_4(\uparrow)$

设备原理：
在高温下，往真空腔中通入前驱气体，高频电源产生等离子体，通过吸附结合，在基片上生成薄膜

3.4 APCVD 与 LPCVD

3.4.1 APCVD（常压 CVD）

- 工作压力：大气压（约 760 Torr）
- 优点：设备简单，成本低
- 缺点：薄膜均匀性相对较差
- 应用：钝化层沉积

3.4.2 LPCVD（低压 CVD）

- 工作压力：0.1~10 Torr
- 优点：
 - 薄膜厚度均匀一致
 - 台阶覆盖性好
 - 生产效率高，成本低
 - 批处理（Batch processing）：100~200 片/次

3.5 MOCVD（金属有机化合物 CVD）

3.5.1 定义


MOCVD（Metal-organic Chemical Vapor Deposition）是在气相外延生长（VPE）的基础上发展起来的一种新型气相外延生长技术。

3.5.2 特点

- 反应物质全部以有机金属化合物的气体分子形式
- 主要用于 III-V 族和 II-VI 族化合物的异质外延

3.5.3 典型应用

GaAs 材料：



AlGaAs 材料：

- 镓源： $\text{Ga}(\text{CH}_3)_3$
- 铝源： $\text{Al}(\text{C}_2\text{H}_5)_3$

掺杂剂：

- P 型： $\text{Zn}(\text{C}_2\text{H}_5)_3$ 、 $\text{Cd}(\text{C}_2\text{H}_5)_3$
- N 型： SiH_4 、 H_2S 、 H_2Se

4 CVD 沉积薄膜

4.1 硅薄膜 (Si Thin Films)

4.1.1 气相外延 (VPE) 生长硅薄膜

硅源 (Source):

- SiCl_4 (四氯化硅)
- SiHCl_3 (三氯氢硅)
- SiH_2Cl_2 (二氯氢硅)
- SiH_4 (硅烷)

氢还原反应:



原位清洗腐蚀:




工业典型生长条件:


- Y (生长速率因子) = 0.005~0.01
- 温度: B 区高温区 (常用)
- 气体流速大, 生长快

工业流程:


1. N_2 预冲洗
2. H_2 预冲洗
3. 升温 1 至 850°C
4. 升温 2 至 1170°C
5. HCl 排空
6. HCl 腐蚀抛光
7. H_2 冲洗
8. 降温
9. N_2 冲洗



温度: B区高温区 (常用)



工业上典型的生长条件是 $Y=0.005-0.01$



4.1.2 多晶硅薄膜 (Poly-Si)

应用领域:

- Poly-Si 栅极
- 用作扩散源, 制备浅结
- 制备欧姆接触
- 制备高值电阻器及导体

LPCVD 沉积多晶硅:

反应式:





温度范围:

- 600~650°C: 最佳范围
- <600°C: 淀积速率低 (形成无定形膜)
- >650°C: 表面粗糙, 粘附性和均匀性差

影响因素: 压力、温度、硅烷及杂质浓度

LPCVD 优点:

- 薄膜均匀性好
- 产量高
- 批处理能力强



4.2 二氧化硅薄膜 (SiO₂)

4.2.1 应用

淀积 SiO₂ 薄膜不能替代热生长, 它与热生长氧化膜是互补的:

- 金属布线的绝缘层
- 离子注入或扩散的掩膜
- 增加场氧化物厚度
- 器件或 IC 的钝化层
- 扩散源 (含 As、P 或 B 的氧化物)

特点: 淀积氧化膜的保形性好 (6:1)、粘度低

4.2.2 低温淀积 (300~500°C)

三种主要方法:

方法一: 硅烷氧化法



方法二: TEOS 分解法 (常用于 Al 膜上淀积 SiO_2)

TEOS (正硅酸乙酯, Tetraethyl orthosilicate): $\text{Si}(\text{OC}_2\text{H}_5)_4$



方法三: 硅烷与氧化剂反应 $3\text{PH}_3 + 5\text{O}_2 \xrightarrow{450^\circ\text{C}} 3\text{P}_2\text{O}_5 + 6\text{H}_2$

4.2.3 中温淀积 (500~800°C)

应用: 制备均匀性和台阶覆盖性好的多晶硅栅的绝缘层


淀积速率的影响因素:

- 反应温度: 淀积速率 $\propto \exp(-E_a/kT)$
- TEOS 分压: 淀积速率 $\propto (1 - \exp(P/P_0))$, 其中 $P_0=30\text{Pa}$

活化能 E_a :

- 硅烷: 0.6 eV / 0 eV
- 二氯硅烷: 1.9 eV / 1.4 eV

4.2.4 高温淀积 (~900°C)



优点:

- 介电强度高
- 薄膜均匀性高
- 台阶覆盖性好
- 常用于多晶硅栅上的绝缘层

缺点: 会释放 Cl

性质	热生长 (1000°C)	$\text{SiH}_4 + \text{O}_2$ (450°C)	TEOS (700°C)	$\text{SiCl}_2\text{H}_2 + \text{N}_2\text{O}$ (900°C)
组分	SiO_2	$\text{SiO}_2(\text{H})$	SiO_2	$\text{SiO}_2(\text{Cl})$
密度 (g/cm^3)	2.2	2.1	2.2	2.2
折射率	1.46	1.44	1.46	1.46
电介质强度 ($10^6 \text{ V}/\text{cm}$)	>10	8	10	10
刻蚀速率 ($\text{\AA}/\text{min}$) (100:1 $\text{H}_2\text{O}_2:\text{HF}$)	30	60	30	30
刻蚀速率 ($\text{\AA}/\text{min}$) (HF 缓冲溶液)	440	1200	450	450
台阶覆盖	—	保形性差	保形性好	保形性好

4.2.5 SiO_2 薄膜性质对比

不同沉积方法得到的 SiO_2 薄膜性质有所差异, 需根据具体应用选择合适的方法。

4.3 氮化硅薄膜 ($\text{Si}_3\text{N}_4/\text{SiN}_x$)

4.3.1 应用

- 钝化层 (Passivation layer): 薄膜致密, 抗划伤能力强, 可有效阻挡水汽和 Na^+ 扩散
- 作为掩膜 (As a mask): 作为选择氧化的掩膜, SiN_x 的氧化速率慢
- 其他应用: MOSFETs 侧墙、CMP 的刻蚀停止层等

4.3.2 LPCVD 技术

反应式:



优点: 薄膜均匀性好、产量高

影响因素:

- 淀积速率和薄膜性质受温度、压力与反应剂浓度的控制
- $\text{SiCl}_2\text{H}_2/\text{SiCl}_2\text{H}_2$ ratio $\uparrow \rightarrow R\uparrow$
- NH_3 ratio $\uparrow \rightarrow R\downarrow$

4.3.3 PECVD 技术

特点: 沉积温度低, 淀积速率随温度、输入功率与反应剂压强的增加而增大

4.3.4 LPCVD 与 PECVD 氮化硅对比

技术	化学式	含氢量 (at%)	密度 (g/cm^3)	应力 (Dyn/cm^2)	电阻率 ($\Omega\cdot\text{cm}$)	介电常数	介电强度 (V/cm)
LPCVD	Si_3N_4	8	2.9~3.1	10^{10}	10^{16}	7	10^7
PECVD	SiNH	20~25	2.4~2.8	10^9	10^5 - 10^{21}	—	$1\text{-}6\times 10^6$

4.4 金属薄膜 (Metal Films)

4.4.1 CVD 沉积金属

W (钨塞):

- 用于短程互连中的孔填充
- 钨源: WF_6 、 WCl_6


TiN:

- 用作扩散阻挡层、粘结层



- LPCVD 温度: 600°C 以上



- TiN-扩散阻挡层、粘结层, LPCVD(600°C 以上)



4.5 台阶覆盖性 (Step Coverage)

不同反应剂的台阶覆盖性比较:

- **TEOS/SiCl₂H₂**: 台阶覆盖性好, 保形性优异
- **SiH₄**: 台阶覆盖性相对较差



CVD薄膜沉积技术对比


[illegible]

5 原子层沉积 (ALD)

5.1 ALD 基本原理

ALD (Atomic Layer Deposition): 一种基于有序、表面自饱和反应的化学气相沉积薄膜的方法。

ALD 实现了先进芯片制造中新材料的使用。



5.1.1 ALD 的优点

1. 膜厚度可被良好控制，并在晶圆上实现出色的均匀性
2. 极好的保形性：ALD 可以制造出与晶圆形状高度吻合的薄膜层，而且器件图形顶部、侧面和底部沉积的膜厚度都是相同的。这种极好的保形性是形成高纵横比和 3D 结构的关键
3. 原子级光滑度：ALD 产生的膜表面由易控制的化学成份组成，可达到原子级的光滑度
4. 精确控制：约 1 埃/cycle（每周期沉积约 1 埃厚度）

5.2 PEALD

PEALD (Plasma Enhanced ALD): 等离子体增强原子层沉积

特点：

- 生长速率快，周期短
- 可使用在线椭偏仪监测厚度及折射率变化

5.3 ALD 沉积薄膜 用ALD进行沉积的薄膜

5.3.1 高 K 介质 (High-k Dielectric)

常见高 K 介质材料及其介电常数：

- Al₂O₃: $\epsilon \approx 13$
- HfO₂: $\epsilon \approx 25$
- ZrO₂: $\epsilon \approx 27$
- Ta₂O₅: $\epsilon \approx 25$
- TiO₂: $\epsilon \approx 40$

等效氧化层厚度 (EOT):

$$\text{EOT} = \text{厚度} \times \frac{\varepsilon_{ox}}{\varepsilon_{HK}} \quad (11)$$

5.3.2 金属栅

- TiN/TiAl 等金属
- 替代传统多晶硅栅

5.4 ALD 应用

5.4.1 自对准图形技术 (Self Aligned Pattern)

- ALD 在自对准图形技术中起到关键作用
- 能比当前的光刻技术形成更小的图形
- 这层间隔膜必须高度保形并且非常均匀，因为它将限定最终图形的关键尺寸

5.4.2 3D NAND (闪存芯片)

- 在存储器孔的侧壁上形成介电膜
- 金属 ALD 也被用来替代栅格方案中的字线填充

5.4.3 FinFET

- FinFET 的薄栅极侧壁的间隔物必须形成极其均匀的厚度并没有小孔
- ALD 能把控制栅极和三维鳍结构分开，是沉积该层的绝佳方式

6 分子束外延 (MBE)

6.1 MBE 基本原理

MBE (Molecular Beam Epitaxy): 在超高真空条件 ($\sim 10^{-8}$ Pa) 下, 由一种或几种加热原子或分子束与晶片表面反应生长超薄外延层的工艺。

应用: 第二代、第三代半导体薄膜制备

6.1.1 MBE 的特点

1. 生长速率低 ($\sim 1 \mu\text{m/hr}$)
2. 外延层厚度可控制在原子层量级
3. 精确控制化学配比
4. 精确控制掺杂分布

6.2 超高真空的必要性

高纯薄膜的淀积必须在超高真空系统中进行, 原因如下:

1. 保证直线输运: 源材料的气相原子和分子在真空中的输运必须直线运动, 以保证源材料原子和分子有效淀积在衬底上。真空度太低, 蒸发的气相原子或分子将会不断和残余气体分子碰撞, 改变方向
2. 防止氧化: 残余气体中的氧和水汽会使金属和衬底氧化
3. 减少杂质: 残余气体和其他杂质原子/分子也会淀积在衬底

6.3 MBE 设备

MBE 结构示意图主要部件:

系统集成了电子枪、质谱仪、蒸发源及杂质源等部件, 可同时进行薄膜淀积、清洗及原位化学表征等功能。

原位清洗方法:

- 低能离子轰击
- 高温烘烤

6.4 外延类型

6.4.1 按材料分类

1. 同质外延 (Homoepitaxy): 外延层和衬底材料完全相同

- 例: n-Si/ N^+ -Si sub

2. 异质外延 (Heteroepitaxy): 外延层和衬底材料不同

- 例: AlGaAs/GaAs-sub

6.4.2 按晶格匹配分类

1. 晶格匹配外延: 外延层和衬底的晶格常数相同

- 例: n-Si/ N^+ -Si sub, $In_{0.53}Ga_{0.47}As/InP$

2. 应变层外延: 外延层和衬底的晶格常数不同

- 例: $Al_xGa_{1-x}As/GaAs$ -sub, $SiGe_x/Si$ -sub

6.5 外延层缺陷


与熔体生长类似, 外延生长也会产生各种缺陷, 降低器件性能 (迁移率下降、漏电流增大、成品率降低)。

主要缺陷类型:

1. 源于衬底的缺陷
2. 界面缺陷——界面的无序簇或堆垛层错
3. 沉淀物或位错环——掺杂过饱和引入的杂质沉积
4. 低角度晶界和孪晶
5. 刃位错——异质外延的晶格失配过大或超过临界厚度

临界厚度:

- 外延层超过临界厚度时, 释放应力, 形成刃位错
- 应变层外延必须控制在临界厚度以内



7 CVD 技术对比总结

7.1 各种 CVD 技术对比

技术	工作压力	温度范围	特点与应用
APCVD	常压	300~500°C	设备简单，用于钝化层
LPCVD	0.1~10 Torr	500~900°C	均匀性好，批处理，用于 poly-Si、SiO ₂ 、Si ₃ N ₄
PECVD	低压	100~400°C	低温沉积，用于 a-Si、SiO ₂ 、SiN _x
MOCVD	低压 ~ 常压	500~800°C	III-V 族化合物外延
ALD	低压	低温	原子级控制，高保形性，用于高 K 介质、金属栅
MBE	超高真空	—	原子级控制，用于 III-V 族异质结构

7.2 核心概念对照

概念	关键点
CVD 定义	通过气相化学反应在衬底表面沉积固态薄膜的方法
CVD 三个必要条件	反应物足够蒸气压、副产物挥发、薄膜和基体低蒸气压
Grove 模型	质量运输控制或反应速率控制，取决于 h_g 和 K_s 的相对大小
PECVD	等离子体增强，100~400°C 低温沉积
LPCVD	低压 CVD，均匀性好，批处理能力强
MOCVD	有机金属源，用于 III-V 族化合物外延
多晶硅沉积	SiH ₄ 热分解，600~650°C，用于栅极、导体
SiO ₂ 沉积	低温 (TEOS)、中温、高温 (DCS+N ₂ O) 多种方法
Si ₃ N ₄ 沉积	钝化层，阻挡水汽和 Na ⁺ ，LPCVD 更致密
ALD	原子层沉积，1 埃/cycle，极好保形性，用于高 K/金属栅
高 K 介质	Al ₂ O ₃ 、HfO ₂ 、ZrO ₂ 等， $EOT=t \times \epsilon_{ox}/\epsilon_{HK}$
MBE	分子束外延，超高真空，原子级控制，III-V 族外延
同质/异质外延	同材料/不同材料，晶格匹配/应变层
临界厚度	超过则释放应力形成位错
台阶覆盖性	TEOS > SiH ₄ ，保形性是 3D 结构关键

8 常见考点与复习建议

8.1 重点掌握内容

1. CVD 反应体系的三个必要条件
2. CVD 基本过程的八个步骤
3. Grove 模型：质量输运控制 vs 反应速率控制
4. 各种 CVD 技术的特点和应用场景（APCVD、LPCVD、PECVD、MOCVD）
5. 多晶硅 LPCVD 沉积：反应式、温度范围、应用
6. SiO₂ 沉积的三种温度区间和对应方法
7. Si₃N₄ 的应用（钝化层、掩膜）
8. ALD 的原理、优点和应用（高 K 介质、FinFET、3D NAND）
9. MBE 的特点和外延类型（同质/异质、晶格匹配/应变层）

8.2 重要公式

1. 硅烷热分解： $\text{SiH}_4 \xrightarrow{600\sim 650^\circ\text{C}} \text{Si} + 2\text{H}_2$
2. 等效氧化层厚度： $\text{EOT} = \text{厚度} \times \varepsilon_{\text{ox}} / \varepsilon_{\text{HK}}$
3. LPCVD 氮化硅反应： $3\text{SiCl}_2\text{H}_2 + 4\text{NH}_3 \rightarrow \text{Si}_3\text{N}_4 + 6\text{HCl} + 6\text{H}_2$
4. 高温 SiO₂ 沉积： $\text{SiCl}_2\text{H}_2 + 2\text{N}_2\text{O} \rightarrow \text{SiO}_2 + 2\text{N}_2 + 2\text{HCl}$

8.3 常见对比题

1. LPCVD vs PECVD 氮化硅的差异
2. CVD SiO₂ vs 热生长 SiO₂ 的应用场景
3. 同质外延 vs 异质外延
4. 晶格匹配外延 vs 应变层外延
5. ALD vs 传统 CVD 的优势

8.4 与前后章节的联系

- 与氧化章节：CVD SiO_2 与热氧化 SiO_2 互补使用
- 与扩散章节：多晶硅可作为扩散源
- 与离子注入章节：CVD 薄膜可作为注入掩膜
- 与光刻章节：ALD 用于自对准图形技术
- 与刻蚀章节： Si_3N_4 作为刻蚀停止层
- 与器件章节：高 K 介质/金属栅用于先进 CMOS

9 Homework 参考

9.1 DC 等离子体辉光放电的适用范围

题目：DC 等离子体辉光放电适合沉积哪类薄膜，不适合沉积哪类薄膜，为什么？

9.1.1 DC 等离子体辉光放电原理

DC（直流）等离子体辉光放电是通过在两个电极之间施加直流电压，使气体电离产生等离子体的方法。电子从阴极发射，在电场作用下加速并与气体分子碰撞，产生电离，形成稳定的辉光放电。

9.1.2 适合沉积的薄膜类型

DC 等离子体适合沉积导电薄膜：

1. 金属薄膜：

- Al（铝）
- Cu（铜）
- Ti（钛）
- W（钨）
- Au（金）
- Cr（铬）等

2. 导电化合物薄膜：

- TiN（氮化钛）
- TaN（氮化钽）等

原因：

- 导电靶材可以形成完整的电流回路
- 电子能够从靶材表面持续发射
- 离子轰击靶材时产生的二次电子可维持放电
- 靶材表面不会积累电荷

9.1.3 不适合沉积的薄膜类型

DC 等离子体不适合沉积绝缘薄膜:

1. 氧化物薄膜:

- SiO_2 (二氧化硅)
- Al_2O_3 (氧化铝)
- HfO_2 (氧化铪) 等

2. 氮化物薄膜:

- Si_3N_4 (氮化硅)
- AlN (氮化铝) 等

原因:

- **电荷积累问题:** 绝缘靶材表面会积累正电荷 (离子轰击后), 无法通过导电消散
- **电场屏蔽:** 积累的电荷会屏蔽外加电场, 降低离子轰击能量
- **放电熄灭:** 严重时会导致辉光放电熄灭, 无法维持稳定的溅射过程
- **靶材损伤:** 局部电荷积累可能导致电弧放电, 损坏靶材

9.1.4 解决方案

对于绝缘薄膜的沉积, 应采用以下方法:

1. RF (射频) 溅射:

- 使用交变电场 (通常 13.56 MHz)
- 电子在每个周期内能够中和靶材表面积累的正电荷
- 可以有效溅射绝缘靶材

2. 反应溅射:

- 使用金属靶材 (导电) + 反应气体 (如 O_2 、 N_2)
- 在衬底表面形成化合物薄膜
- 例: $\text{Ti 靶} + \text{O}_2 \rightarrow \text{TiO}_2$ 薄膜

3. 脉冲 DC 溅射:

- 周期性反转电极极性
- 部分解决电荷积累问题

9.1.5 总结

等离子体类型	适用薄膜	原因
DC 等离子体	导电薄膜（金属等）	电流回路完整，无电荷积累
RF 等离子体	绝缘薄膜（氧化物、氮化物）	交变电场中和电荷，避免电荷积累