

写在前面：刚考完，dic 期中考，有意外，也有惊喜，记录于此，仅供参考。感慨考前，没有任何往年考试的参考，所以回忆，今早的试题，仅供参考。

说明：考试范围：前三章

老师：付宇卓老师

考试题型：概念题+计算题（这和付老师考前说的完全不一样，他说的是考 20 道计算题，😭）。

英文试题，读不懂的题目可以问老师（尽情的问吧，我问之后，老师竟然给了提示， $O(n \cdot n)O$ ）。

一、概念题：

1. 解释什么是 MOS 管的强反型？解释什么是 MOS 管的可重建性和阈值电压
2. 写出 cmos 总的功率表达式
3. 写出为什么 VLSI can benefit from both high k and low k
4. 写出 MOS 管在尺寸电压同时缩放 s 倍下，饱和电流的变化
在尺寸缩放 s1 倍下，电压缩放 s2 倍下，饱和电流的变化
在尺寸缩放 s 倍下，电压保持不变下，饱和电流的变化。
5. 写出为什么当 $V_{dd} < V_{tn} + |V_{tp}|$ ，短路功耗可以忽略（作业题，very happy）
6. 写出为什么输入电阻越大越好，输出电阻越小越好。

Input&output resistance

- The voltage of the input signal comes, the gate could be regarded as load of front gate
- Set Empty load of current gate, calculate VI rate
- Input resistance

$$V_i = \frac{r_i}{R_s + r_i} V_s$$

Greater input resistance, signal transfer, less signal attenuation

- Output resistance

What is its meaning?

$$V_o = \frac{R_L}{r_o + R_L} V_o'$$

Less of the gate output resistance, smaller affect with load

Digital IC

21/91

7. 减小阈值电压能否增大饱和电流，若能的话，是否可以通过足够大
8. 解释为什么 V_m 随尺寸的变化幅度不大，也就是 insensitive
9. 解释三个尺寸比例的意义

Beta=1.6, we have minimum delay

Beta=2.4, we have equal delay $t_{phl} = t_{plh}$

Beta=3.5, we have $V_M = V_{dd}/2$

二、计算题：

1. 给定 nmos 管的 V_{ds} 和 V_{gs} 来判定 nmos operation region（电流关系式，必考的）
2. 给定 V_m 和 V_{dd} ，来求 $\frac{PMOS}{NMOS}$ 的尺寸关系（重要公式，必考的）
3. 给定一个表达式（例如： $A(B+C)$ ）画出 schematic, stick diagram, 然后估算面积（基本题型，必考的）
4. 简单的填空题：在原 ppt 的基础上，让你填空