

集成电路工艺技术基础课程作业 1

姓名：冯峻 学号：523031910148

2025 年 11 月 16 日

题目：

你认为未来集成电路会朝什么方向发展（从基片材料谈起）？我们面临的最大挑战是什么？你最感兴趣的是哪方面？

朝什么方向发展

随着传统硅基集成电路工艺的不断发展，硅基材料在某些方面已经接近其物理极限，未来集成电路的发展方向可能会朝着以下几个方面发展：

从化合物半导体方向来看：砷化镓（InAs）等 III-V 族化合物半导体，凭借其高电子迁移率和强自旋轨道相互作用，在高速、高频、光电子和量子器件中展现出巨大潜力。例如，采用 InAs 纳米线可构筑耦合多量子点阵列，为先进的量子处理器提供平台

从特种衬底与宽禁带材料方向来看：碳化硅（SiC）和氮化镓（GaN）等宽禁带半导体材料，因其耐高压、耐高温和高频特性，已成为功率半导体和射频器件的核心材料。氧化镓作为超宽禁带半导体的代表，是未来的研发重点。

我们面临的核心挑战

物理尺度的极限——量子效应与短沟道效应：当势垒薄到一定程度时，电子会像“穿墙术”一样直接隧穿通过。这不仅发生在栅氧层（即使采用 High-k 材料，物理厚度也已逼近极限），也发生在源漏之间，导致晶体管无法可靠关闭。此外，当晶体管栅长缩小到几纳米时（例如 5nm、3nm 节点），栅极对沟道电流的控制能力急剧减弱。这会导致漏电流增加，功耗上升，器件性能下降。

材料本身的瓶颈：1. 载流子迁移率下降：在超薄沟道中，载流子（电子和空穴）受到界面散射和声子散射的严重影响，导致迁移率下降，从而影响晶体管开关速度和驱动电流。2. 互联延迟超越晶体管延迟：后端工艺中，用于连接晶体管的铜互连线和低 k 介质面临巨大挑战，导致信号传输延迟增加，甚至超过晶体管本身的开关延迟，成为性能瓶颈。3. 热管理问题：随着器件尺寸的缩小和集成度的提高，芯片的功耗密度显著增加，导致热管理成为一个关键挑战。过高的温度不仅影响器件性能，还会缩短其寿命。

工艺制造的空前复杂性与成本：传统的“雕刻”式（自上而下）工艺在纳米尺度遇到精度极限。沉积、刻蚀、掺杂等每一步工艺的误差都变得不可忽视。例如，精确地向仅有几个原子宽的沟道内注入特定数量的掺杂原子，几乎是不可能的任务。

我最感兴趣的方向

我最感兴趣的是低维材料的研究与应用。低维材料（如二维材料、纳米线、量子点等）因其独特的电子、光学和力学性质，展现出在未来集成电路中的巨大潜力。例如，石墨烯和过渡金属硫化物（TMDs）等二维材料，具有高载流子迁移率和优异的机械柔韧性，可用于制造高性能、柔性电子器件。此外，低维材料在量子计算和光电子器件中也有广泛应用前景。我希望通过深入研究这些新兴材料，探索其在集成电路中的创新应用，推动下一代电子技术的发展。