



Chapter 6

薄膜沉积

Thin film deposition-II

Congchun Zhang

Tel:34206687

Email: zhcc@sjtu.edu.cn



上海交通大学
Shanghai Jiao Tong University


✎ **3. 1. CVD Introduction**

✎ **3. 2. Principle**

✎ **3. 3. Equipment**

✎ **3. 4. Deposited films**

✎ **3. 5. Homework**



✎ **3. 1. CVD Introduction**

✎ **3. 2. Principle**

✎ **3. 3. Equipment**

✎ **3. 4. Deposited films**

✎ **3. 5. Homework**

the Direction of Reaction


Thermodynamics

$$\Delta G_r = \sum \Delta G_f(\text{生成物}) - \sum \Delta G_f(\text{反应物})$$


$$K_p = \frac{\prod_{i=1}^n P_i(\text{生成物})}{\prod_{j=1}^m P_j(\text{反应物})}$$

$$\Delta G_r = -2.3RT \log K_p$$

For example:




$$K_p = P_{BC} / P_{AB} * P_C$$



the Direction of Reaction

$\Delta G_r < 0$ To determine the reaction temperature



硅卤化物的氢还原反应自由能变化与温度关系

CVD基本过程

反应剂的输送(载气)



前驱体反应



反应剂从主气流区
扩散到衬底表面



前驱体吸附到衬底表面



前驱体朝衬底扩散




衬底表面发生反应



副产物脱附



副产物抽走



CVD反应体系必须具备三个条件

- 在沉积温度下，反应物具有足够的蒸气压，并能以适当的速度被引入反应室；
- 反应产物除了形成固态薄膜物质外，都必须是挥发性的；
- 沉积薄膜和基体材料必须具有足够低的蒸气压

CVD的分类及其在微电子技术中的应用

- 流通式CVD法
 - 材料的精制 (Ge, Si、I族、V族元素等)
 - 常压CVD
 - 用卤化物气体原料 (Ge、Si、GaAs等I-V, I-V族化合物以及混晶， Si_3Na , Al_2O_3 等绝缘膜)
 - 用氢化物气体原料 (Ge, Si, SiO_2 , Si_3N_4 等)
 - 有机金属 (MOCVD) (I-V、I-W、V-V族化合物等)
 - 减压CVD (Si、 SiO_2 、 Si_3N_4 , 等)
 - 等离子体CVD (PCVD)、光CVD等 (非晶态Si、 SiO_2 、 Si_3N_4 . 金刚石薄膜等)
- 封闭式CVD法
 - Ge、Si、I-V、I-V族化合物及混晶等

CVD动力学描述

- Grove模型：基于反应物的运输和化学反应的模型
- CVD过程主要受两个因素控制：
 - 气相输运过程控制（反应剂在边界层中的输运）
 - 反应剂在衬底表面的化学反应（成核控制）
 - 衬底对成核的影响、化学势的影响

$$R_{\text{nul}} = R_0 \times e^{-G^*/(kT)}$$

- N_1 表示形成单位体积薄膜所需要的原子数量
- h_g -气相质量输运系数
- K_s -表面化学反应速率常数
- C_g -气体中反应剂浓度

$$G = \frac{F}{N_1} = \frac{k_s h_g}{k_s + h_g} \frac{C_g}{N_1}$$

✎ **3. 1. CVD Introduction**

✎ **3. 2. Principle**


✎ **3. 3. Equipment**



✎ **3. 4. Deposited films**

✎ **3. 5. Homework**

CVD设备构成


- 气体输送系统
(反应气和载气)
- 反应腔
- 真空系统
将脱附的副产物抽走



种类	热CVD		等离子CVD
	AP-CVD (Atmospheric Pressure CVD)	LP-CVD (Low Pressure CVD)	PE-CVD (Plasma enhanced CVD)
设备简图			
反应压力	大气	真空	真空
基板温度	700~800℃	700~800℃	200~400℃
使用产业	IC	IC	LCD, IC, Solar

factors: Ts、deposition rate、uniformity、surface morphology、electric and mechanical property、composition

Diagram of PECVD



RPSC作用:

基片和腔室内壁都会被镀膜。要定期清理，否则后续脱落会影响镀膜质量。

主要反应:




设备原理:


在高温下，往真空腔中通入前驱气体，高频电源产生等离子体，通过吸附结合，在基片上生成薄膜



沉积温度低 $100\sim 400^{\circ}\text{C}$




APCVD原理图



LPCVD原理图



- **Metal-organic Chemical Vapor Deposition (MOCVD)** :在气相外延生长(VPE)的基础上发展起来的一种**新型气相外延**生长技术
- 反应物质全部以有机金属化合物的气体分子形式



立式常压MOCVD反应器结构示意图



MOCVD设备实例

✎ **3. 1. CVD Introduction**

✎ **3. 2. Principle**


✎ **3. 3. Equipment**

✎ **3. 4. Deposited films**


✎ **3. 5. Homework**

Diagram of VPE (气相外延) system for Si thin films


Source(硅源): SiCl_4 、 SiHCl_3 、 SiH_2Cl_2 、 SiH_4



(原位清洗腐蚀)




温度: B区高温区 (常用)




工业上典型的生长条件是 $Y = 0.005 - 0.01$

Diagram of VPE (气相外延) system for Si thin films





工业流程:


- ✓ N₂ 预冲洗
- ✓ H₂ 预冲洗
- ✓ 升温1-850℃
- ✓ 升温2 1170℃
- ✓ HCl 排空
- ✓ HCl 腐蚀抛光
- ✓ H₂ 冲洗
- ✓ 降温
- ✓ N₂ 冲洗



→ 气流方向
● 射频加热器
○ 辐射加热器




- ◆ **Poly-Si**栅极
- ◆ 用作扩散源，制备浅结
- ◆ 制备欧姆接触
- ◆ 制备高值电阻器及导体



Reaction:



Advantages: 薄膜厚度均匀一致，台阶覆盖性好，生产效率高，成本低
(Batch processing: 100-200片/次)



因素：压力、温度、硅烷及杂质浓度

>650°C: 表面粗糙，粘附性和均匀性差



600~650°C

<600°C: 淀积速率低(无定形膜)


- 淀积 SiO_2 薄膜不能替代热生长，它与热生长氧化膜是互补的
- 金属布线的绝缘层
 - 离子注入或扩散的掩膜
 - 增加场氧化物厚度
 - 器件或IC的钝化层
 - 扩散源（含**As**、**P**或**B**的氧化物）

Deposition method(淀积方法)

➡ 低温淀积 (300~500℃), 有三种



——常用于**Al**膜上淀积**SiO₂**




正硅酸乙酯

APCVD 淀积氧化膜的保形性好 (6:1)、粘度低

Deposition method(淀积方法)

→ 中温淀积 (500~800℃)


制备均匀性和台阶覆盖性好的多晶硅栅的绝缘层



$$\text{淀积速率} \left\{ \begin{array}{l} \text{反应温度} \\ \exp(-E_a/kT) \end{array} \right. \quad \begin{array}{l} E_a \left\{ \begin{array}{l} \text{硅烷} \\ 0.6\text{eV}/0\text{eV} \\ \text{二氯硅烷} \\ 1.9\text{eV}/1.4\text{eV} \end{array} \right. \\ P_0 = 30\text{Pa} \end{array}$$
$$\left\{ \begin{array}{l} \text{TEOS分压} \\ (1 - \exp(-P/P_0)) \end{array} \right.$$

Deposition method(淀积方法)

➡ 高温淀积 (~900°C)




介电强度高、薄膜均匀性高、台阶覆盖性好，常用于多晶硅栅上的绝缘层。 (但是会释放Cl)

Properties of SiO₂ thin film

性质	热生长 (1000℃)	SiH ₄ + O ₂ (450℃)	TEOS (700℃)	SiCl ₂ H ₂ + N ₂ O (900℃)
组分	SiO ₂	SiO ₂ (H)	SiO ₂	SiO ₂ (Cl)
密度(g/cm ³)	2.2	2.1	2.2	2.2
折射率	1.46	1.44	1.46	1.46
电介质强度 (10 ⁶ V/cm)	>10	8	10	10
刻蚀速率(Å/min) (100:1 H ₂ O:HF)	30	60	30	30
刻蚀速率(Å/min) (HF 缓冲溶液)	440	1200	450	450
台阶覆盖	—	保形性差	保形性好	保形性好

- *Passivation layer*: 薄膜致密, 抗划伤能力强, 可有效阻挡水汽和 Na^+ 扩散
- *As a mask*: 作为选择氧化的掩膜, SiN_x 的氧化速率慢; MOSFETs侧墙、CMP的刻蚀停止层等

LPCVD技术





优点: 薄膜均匀性好、产量高

淀积速率和薄膜性质受温度、压力与反应剂浓度的控制



PECVD



沉积温度低。淀积速率随温度、输入功率与反应剂压强的增加而增大。

Comparison of Si_3N_4 by LPCVD and PECVD

技术	化学式	含氢量 at%	密度 g/cm^3	应力 Dyn/cm^2	电阻率 $\Omega\cdot\text{cm}$	介电 常数	介电强度 V/cm
LPCVD	Si_3N_4	8	2.9~3.1	10^{10}	10^{16}	7	10^7
PECVD	SiNH	20~25	2.4~2.8	10^9	$10^5\text{-}10^{21}$	—	$1\text{-}6 \times 10^6$

CVD沉积金属

- W(钨塞)-用于短程互连中的孔填充

- 钨源: WF_6 , WCl_6




- TiN-扩散阻挡层、粘结层, LPCVD(600°C 以上)





金属有机化合物CVD(MOCVD)

主要用于III-V族和II-VI族化合物的异质外延

GaAs材料




AlGaAs材料:




Step Coverage by CVD




32




ECR CVD
(high surface mobility)




Low-T CVD
(low surface mobility)




LPCVD, sputtering



High-E sputtering
(redeposition, high surface mobility)




Evaporation




Thermal oxidation

TEOS / SiCl_2H_2



(a) 一致性的台阶覆盖层

SiH_4



(b) 非一致性的台阶覆盖层


Thin Film Deposition Techniques -Comparison

[illegible]

Atomic layer deposition(ALD)

- 一种基于有序、表面自饱和反应的化学气相沉积薄膜的方法

ALD实现了先进芯片制造中新材料的使用



1974, Finland, Suntola.




• 优点


- 膜厚度可被良好控制，并在晶圆上实现出色的均匀性
- ALD可以制造出与晶圆形状高度吻合的薄膜层，而且器件图形顶部、侧面和底部沉积的膜厚度都是相同的。这种极好的保形性是形成高纵横比和3D结构的关键
- ALD产生的膜表面由易控制的化学成份组成，可达到原子级的光滑度

某型ALD设备




- PEALD（生长速率快，周期短）
 - 在线椭偏仪监测厚度及折射率变化



34.6 nm PEALD-Al₂O₃ with very good homogeneity of $\pm 1\%$ on 4" wafer at 200°C substrate temperature



Variation of refractive index of PEALD-Al₂O₃ on 4" wafer at 200°C substrate temperature ($1.646 \pm 0.3\%$ at 632.8 nm)



热ALD与等离子体增强ALD的比较




High-k dielectric

高K介质——¹³Al₂O₃, ²⁵HfO₂, ²⁷ZrO₂, ²⁵Ta₂O₅, ⁴⁰TiO₂


等效氧化层厚度 $EOT = \text{厚度} \times \epsilon_{ox} / \epsilon_{HK}$

金属栅——TiN/TiAl等金属


High-k + Metal Gate Transistors



HfO₂、Al₂O₃叠层结构
HfO₂、Al₂O₃ laminated structure




高K/金属栅



Al₂O₃、纳米管结构
Al₂O₃、CNT

High-k + metal gate transistors provide significant performance increase and leakage reduction, ensuring continuation of Moore's Law


High-k Dielectric reduces leakage substantially



Benefits compared to current process technologies

	High-k vs. SiO ₂	Benefit
Capacitance	60% greater	<i>Much faster transistors</i>
Gate dielectric leakage	> 100x reduction	<i>Far cooler</i>

High-K + metal gates = Transistors with Excellent Characteristics



Very low
leakage
when OFF




Very high
drive
current
when ON

▪ Self aligned pattern

- ALD在自对准图形技术中起到关键作用，能比当前的光刻技术形成更小的图形。这层间隔膜必须高度保形并且非常均匀，因为它将限定最终图形的关键尺寸

▪ 3D NAND（闪存芯片）

- 存储器孔的侧壁上形成介电膜。
- 金属ALD也被用来替代栅格方案中的字线填充



▪ FinFET

- FinFET的薄栅极侧壁的间隔物必须形成极其均匀的厚度并没有小孔。ALD能把控制栅极和三维鳍结构分开，是沉积该层的绝佳方式。

分子束外延MBE


MBE是在超高真空条件（ $\sim 10^{-8}\text{Pa}$ ）下，由一种或几种加热原子或分子束与晶片表面反应生长**超薄**外延层的工艺。第二代、第三代半导体薄膜制备

- 生长速率低（ $1\ \mu\text{m/hr}$ ）；
- 外延层厚度可控制在原子层量级；
- 精确控制化学配比；
- 精确控制掺杂分布；

分子束外延(MBE)

高纯薄膜的淀积必须在超高真空系统中

- ◆ 源材料的气相原子和分子在真空中的运输必须直线运动，以保证源材料原子和分子有效淀积在衬底上，真空度太低，蒸发的气相原子或分子将会不断和残余气体分子碰撞，改变方向；
- ◆ 残余气体中的氧和水汽，使金属和衬底氧化；
- ◆ 残余气体和其他杂质原子/分子也会淀积在衬底；



□ □ □
原位清洗 高温烘烤 低能离子轰击


MBE结构示意图

系统集成了电子枪、质谱仪、蒸发源及杂质源等部件，可同时进行薄膜淀积、清洗及原位化学表征等功能。

外延 { 同质外延：外延层和衬底材料完全相同
n-Si/N⁺-Si sub
异质外延：外延层和衬底材料不同
AlGaAs/GaAs-sub

外延 { 晶格匹配外延：外延层和衬底的晶格常数相同
n-Si/N⁺-Si sub, In_{0.53}Ga_{0.47}As/InP
应变层外延：外延层和衬底的晶格常数不同
Al_xGa_{1-x}As/GaAs-sub, SiGe_x/Si-sub

外延层结构和缺陷



外延结构示意图

外延层缺陷

与熔体生长类似，外延生长也会产生各种缺陷，降低器件性能。

迁移率下降，漏电流增大，成品率降低。

- 源于衬底的缺陷
- 界面缺陷——界面的无序簇或堆垛层错
- 沉淀物或位错环——掺杂过饱和引入的杂质沉积
- 低角度晶界和孪晶
- 刃位错——异质外延的晶格失配过大或超过临界厚度

✎ **3. 1. CVD Introduction**

✎ **3. 2. Principle**

✎ **3. 3. Equipment**

✎ **3. 4. Deposited films**

✎ **3. 5. Homework**

- DC等离子体辉光放电适合沉积哪类薄膜，不适合沉积哪类薄膜，为什么？

- 文献阅读(optional)



Original Paper | [Full Access](#)

On the Chemical Reaction Mode of Polysilicon Deposition from Silane

Dr. sc. H. Kühne

ECS Journal of Solid State Science and Technology, 8 (10) Q207-Q210 (2019)
2162-8769/2019/8(10)/Q207/4/\$38.00 © The Electrochemical Society



Influence of Polysilicon Deposition Conditions on Advanced 3D NAND

UNIFORM DEPOSITION OF INSITU DOPED POLYSILICON FILMS BY ULTRALOW PRESSURE CHEMICAL VAPOR-DEPOSITION

NUMERICAL SIMULATION OF POLYSILICON DEPOSITION CHARACTERISTICS IN CHEMICAL VAPOR DEPOSITION PROCESS

[An, L.S.](#); [Yang, Z.](#); (...); [Gao, B.](#)

2018 | [THERMAL SCIENCE](#) 22, pp.S719-S727