

Chapter 10: CMOS工艺流程详细复习手稿

目录

1. CMOS工艺基础
2. 单阱CMOS工艺
3. 双阱CMOS工艺
4. 现代CMOS工艺
5. 3D NAND工艺
6. 总结与知识点梳理

1. CMOS工艺基础

1.1 集成电路制造流程概述

CMOS (Complementary Metal-Oxide-Semiconductor) : 互补金属氧化物半导体, 是现代集成电路的主流技术。

基本原理:

- 在同一衬底上同时制造NMOS和PMOS器件
- 通过互补工作实现低功耗、高性能
- 需要阱 (well) 结构隔离不同类型的晶体管

1.2 衬底的准备

1.2.1 晶圆尺寸选择

选择依据: 根据设备能力选择晶圆尺寸

常见尺寸:

- 150mm (6英寸)
- 200mm (8英寸)
- 300mm (12英寸) - 主流

- 450mm (18英寸) - 研发中

趋势： 晶圆尺寸越大，单位面积成本越低

1.2.2 掺杂类型和电阻率

选择原则： 根据具体工艺要求选择

N型衬底：

- P阱CMOS工艺
- 掺杂元素：P（磷）或As（砷）

P型衬底：

- N阱CMOS工艺
- 掺杂元素：B（硼）

电阻率： 根据器件要求选择，一般10-20 $\Omega \cdot \text{cm}$

1.2.3 晶向选择

三种主要晶向：

(100)晶向：

- 最小的界面态密度 (D_{it})
- 最高的载流子迁移率
- MOS器件的首选

(111)晶向：

- 最高的 D_{it}
- 最大的应力
- 用于特殊应用

结论： 现代CMOS工艺主要使用(100)晶向的硅片

1.3 阱的设计

阱的作用： 在一种类型的衬底上，通过形成阱结构，可以制造两种类型的器件（CMOS）

1.3.1 三种阱类型

1. N阱 (N-well)

- 在P型衬底中形成N型阱
- 阱中制造PMOS器件
- 衬底中制造NMOS器件

2. P阱 (P-well)

- 在N型衬底中形成P型阱
- 阱中制造NMOS器件
- 衬底中制造PMOS器件

3. 双阱 (Twin-well)

- 在同一衬底中同时形成N阱和P阱
- 更好的器件隔离
- 更灵活的工艺控制
- 现代工艺的主流选择

1.3.2 阱的关键参数

结深 (Junction Depth) :

- 阱的深度, 通常1-3 μm
- 需要足够深以容纳源漏扩散区

阱电阻率:

- 影响阱电阻和阱接触电阻
- 影响latch-up效应

横向扩散:

- 影响器件布局 and 面积
- 需要考虑驱动扩散的影响

1.4 隔离技术


隔离的重要性: 在CMOS集成电路中, 所有器件都制造在同一衬底上, 器件之间的隔离和电极之间的隔离至关重要。

1.4.1 LOCOS隔离

LOCOS (Local Oxidation of Silicon) : 局部氧化硅隔离

原理:

- 使用 Si_3N_4 作为氧化掩模
- 选择性氧化形成场氧化层
- 场氧化层厚度约300-800 nm



工艺步骤:

1. 生长薄垫氧化层 (~20 nm)
2. 沉积 Si_3N_4 层 (~100 nm)
3. 光刻定义有源区
4. 刻蚀 Si_3N_4 和 SiO_2
5. 场区离子注入 (沟道阻断)
6. 热氧化形成场氧化层
7. 去除 Si_3N_4

优点:

- 工艺简单
- 成本低
- 应用广泛

缺点:

- 鸟嘴效应 (Bird's beak)
- 占用额外面积
- 不适合深亚微米工艺

1.4.2 STI隔离

STI (Shallow Trench Isolation) : 浅沟槽隔离

原理:

- 刻蚀硅形成沟槽
- 填充氧化物
- CMP平坦化

优点:

- 占用面积小
- 无鸟嘴效应
- 更好的隔离效果
- 适合深亚微米工艺

应用： 0.25 μm 及以下工艺节点

1.5 22nm工艺模块

现代CMOS工艺的主要步骤：

1. 衬底准备
2. 阱形成
3. 隔离 (STI)
4. 栅堆形成
5. 源漏形成
6. 接触形成
7. 互连金属化

2. 单阱CMOS工艺

2.1 N阱CMOS结构

基本结构：

- **衬底：** P型硅
- **N阱：** 用于制造PMOS
- **P衬底：** 用于制造NMOS

器件组成：

- PMOS：源漏为P+，栅为多晶硅，制造在N阱中
- NMOS：源漏为N+，栅为多晶硅，制造在P衬底中

2.2 N阱CMOS工艺流程

五大主要步骤：

1. 阱形成 (Well formation)

2. 隔离 (Isolation)
3. 栅堆形成 (Gate stack formation)
4. 源漏形成 (S/D formation)
5. 接触形成 (Contact formation)

2.3 N阱形成

目标：在P型衬底中形成N型阱

2.3.1 工艺步骤

步骤1：光刻定义N阱区域 (Photolithography-1)


- 生长薄氧化层作为掩模
- 光刻定义N阱区域
- 刻蚀氧化层形成开口

步骤2：浅注入和驱动扩散

- 离子注入：P (磷) 或As (砷)，能量50-200 keV，剂量 10^{12} - 10^{13} cm⁻²
- 驱动扩散：高温 (1000-1200°C) 驱动，形成深阱
- 结深：约2-3 μm
- 去除氧化层

关键参数：

- 注入能量：控制初始深度
- 注入剂量：控制掺杂浓度
- 驱动温度和时间：控制最终结深和浓度分布




2.4 隔离形成

目标：形成场氧化层隔离器件

2.4.1 LOCOS工艺步骤

步骤1：光刻定义场氧化区 (Photolithography-2)

- 生长垫氧化层 (~20 nm)
- CVD沉积Si₃N₄ (~100 nm)
- 光刻定义有源区
- SDG刻蚀Si₃N₄




步骤2：场氧化形成

- **场区注入：** 沟道阻断离子注入，防止寄生沟道
- **LOCOS氧化：** 热氧化，温度约1000°C，厚度300-800 nm
- **去除Si₃N₄**

鸟嘴效应：

- **Si₃N₄边缘下的氧化物横向生长**
- 形成类似鸟嘴的形状
- 占用额外面积




2.5 栅堆形成

目标： 形成栅氧化层和多晶硅栅

2.5.1 工艺步骤

步骤1：氧化层再生长和多晶硅沉积

- **栅氧化：** 热氧化生长高质量栅氧化层，厚度5-20 nm
- **多晶硅沉积：** CVD沉积，厚度约200-400 nm
- **掺杂：** 离子注入或原位掺杂 (POCl₃)




步骤2：栅图形化 (Photolithography-3)

- 光刻定义栅极图形
- 干法刻蚀多晶硅
- 去除光刻胶

关键参数：

- 栅氧化层厚度：决定栅电容和栅漏电流
- 多晶硅厚度：影响栅电阻
- 栅长度：关键尺寸，决定器件性能




2.6 源漏形成

目标： 分别形成PMOS的P+源漏和NMOS的N+源漏


2.6.1 工艺步骤

步骤1：PMOS源漏注入 (Photolithography-4)

- 光刻保护NMOS区域
- **B⁺离子注入**：形成P⁺源漏
- 能量：20-80 keV
- 剂量： 10^{15} - 10^{16} cm⁻²




Photolithography-4




步骤2：NMOS源漏注入 (Photolithography-5)

- 光刻保护PMOS区域
- **P⁺或As⁺离子注入**：形成N⁺源漏
- 能量：30-100 keV
- 剂量： 10^{15} - 10^{16} cm⁻²



Photolithography-5



步骤3：CVD低温氧化物 (LT-SiO₂或PSG)

- 沉积介质层
- 温度约400-450°C
- 厚度约200-500 nm

步骤4：退火激活

- 快速热退火 (RTA) 或炉管退火
- 温度800-1000°C
- 激活注入杂质，修复晶格损伤

2.7 金属接触形成

目标：形成金属互连和接触

2.7.1 工艺步骤

步骤1：接触孔刻蚀 (Photolithography-6)

- 光刻定义接触孔位置
- 刻蚀介质层到硅表面
- 清洗去除氧化层

步骤2：金属沉积


- PVD溅射Al或Al-Si-Cu合金
- 厚度约0.5-1 μm
- 或先沉积TiN阻挡层，再沉积Al

步骤3：金属图形化 (Photolithography-7)

- 光刻定义金属互连图形
- 干法刻蚀金属层
- 去除光刻胶

最终结构：

- VDD：电源线，连接PMOS源极和N阱
- VSS：地线，连接NMOS源极和P衬底
- Vo：输出，连接PMOS和NMOS的漏极



2.8 P阱CMOS工艺

基本结构：

- 衬底： N型硅
- P阱： 用于制造NMOS
- N衬底： 用于制造PMOS

工艺流程： 与N阱CMOS类似，但顺序相反

1. P阱形成 (B离子注入和驱动)
2. 隔离 (LOCOS)
3. 栅氧化和多晶硅栅
4. 源漏注入 (先NMOS后PMOS或相反)
5. 金属接触

2.9 Latch-up效应

定义： 在CMOS结构中，寄生的PNPN结构可能导致大电流通路，造成器件失效。


机制：

- CMOS结构中存在寄生的NPN和PNP双极晶体管
- 在某些条件下，两个晶体管形成正反馈
- 导致大电流从VDD流向VSS


危害：

- 功耗急剧增加
- 局部过热
- 器件永久损坏

CMOS INV与其寄生的BJT截面图



寄生BJT形成SCR的电路模型



预防措施：

1. **降低阱电阻：** 增加阱掺杂浓度
2. **降低衬底电阻：** 重掺杂衬底接触
3. **增加阱深：** 减小横向寄生晶体管增益
4. **沟道阻断注入：** 场区重掺杂
5. **保护环：** 隔离敏感器件
6. **良好的版图设计：** 减小器件间距

3. 双阱CMOS工艺

3.1 双阱CMOS结构

基本概念： 在同一衬底（通常为轻掺杂P型或N型）上，同时形成N阱和P阱。

优点：

1. **更好的隔离：** N阱和P阱分别优化
2. **灵活的掺杂控制：** 独立调整NMOS和PMOS阈值电压
3. **降低latch-up风险：** 更好的阱隔离
4. **适合高性能应用**

3.2 双阱CMOS工艺流程

主要步骤：

1. 双阱形成 (Twin-well formation)
2. 隔离 (Isolation)
3. 栅堆形成 (Gate stack formation)
4. 源漏形成 (S/D formation)
5. 接触形成 (Contact formation)

3.3 双阱形成

3.3.1 N阱注入

步骤：

1. 初始氧化和 Si_3N_4 沉积

- P型衬底<100>
- 生长薄SiO₂ (约20 nm)
- CVD沉积Si₃N₄ (约100 nm)

2. 光刻定义N阱区域

- 光刻定义N阱位置
- 刻蚀Si₃N₄和SiO₂, 形成N阱开口

3. N阱离子注入

- P或As离子注入
- 能量: 100-300 keV
- 剂量: 10^{12} - 10^{13} cm⁻²

3.3.2 P阱注入

步骤:

1. N阱区域厚氧化

- 热氧化生长厚氧化层 (约500 nm)
- 作为P阱注入的掩模

2. 去除P阱区域的SiO₂和Si₃N₄

- 刻蚀暴露P阱区域

3. P阱离子注入

- B离子注入
- 能量: 50-200 keV
- 剂量: 10^{12} - 10^{13} cm⁻²

3.3.3 驱动扩散 drive in

步骤:

- 高温驱动: 1000-1200°C, 氧化气氛
- 结深: 约1.8 μm
- 去除N阱区域的氧化层

结果: 同时形成N阱和P阱, 结深相近

3.4 后续工艺

与单阱工艺类似:

1. 隔离: STI或LOCOS
2. 栅堆形成: 栅氧化、多晶硅沉积和图形化

3. **源漏形成：** 分别注入PMOS和NMOS的源漏
4. **接触形成：** 通孔、金属沉积和互连

4. 现代CMOS工艺

4.1 MOSFET尺寸缩小

摩尔定律： 集成度每18-24个月翻一倍

尺寸缩小趋势：

- 1970s: 10 μm
- 1980s: 1 μm
- 1990s: 0.5 μm
- 2000s: 0.18 μm $\rightarrow$ 45 nm
- 2010s: 22 nm $\rightarrow$ 7 nm
- 2020s: 5 nm $\rightarrow$ 3 nm

4.2 小尺寸效应

4.2.1 短沟道效应 (Short Channel Effects)

1. 阈值电压下降 (V_{T} roll-off)

- 沟道长度减小，阈值电压降低
- 导致亚阈值漏电流增加

2. 沟道长度调制效应

- 漏极电压影响有效沟道长度
- 输出电阻降低

3. 漏致势垒降低 (DIBL - Drain Induced Barrier Lowering)

- 漏极电压降低源端势垒
- 增加亚阈值漏电流

4. 亚阈值特性退化

- 亚阈值摆幅 (Subthreshold Swing) 增大

- 关断特性变差

5. 热载流子效应 (Hot Carrier Effects)

- 高能载流子注入栅氧化层
- 导致阈值电压漂移和跨导退化

4.2.2 窄沟道效应 (Narrow Channel Effect)

阈值电压升高 (V_T roll-up) :

- 沟道宽度减小, 阈值电压升高
- 由于侧壁耗尽区的影响

4.2.3 薄氧化层效应

隧穿电流 (Tunneling Current) :

- 氧化层厚度 <3 nm时, 量子隧穿显著
- 栅漏电流急剧增加

4.3 抑制短沟道效应的方法

4.3.1 阈值电压调整注入 (V_T Adjustment Implantation)

目的: 精确控制阈值电压

方法:

- 在沟道区进行浅注入
- NMOS: B注入 (提高 V_T)
- PMOS: P或As注入 (降低 $|V_T|$)

参数:

- 注入剂量 Q_{Im}
- 注入深度 $R_p \ll d_{max}$

阈值电压变化:

$$\Delta V_T = Q_{Im} / C_{ox} = (qN_{Im} \times d) / C_{ox}$$

4.3.2 反穿通注入 (Anti-Punchthrough Implantation, PTI)

目的：防止源漏穿通

方法：

- 在沟道底部注入与源漏相反类型的杂质
- 形成高掺杂层阻挡穿通

效果：

- 提高击穿电压
- 抑制短沟道效应

4.3.3 晕圈注入 (Halo Implantation)

目的：抑制DIBL和 V_T roll-off

方法：

- 在源漏两侧倾斜注入与源漏相反类型的杂质
- 形成高掺杂的"晕圈"区域

工艺：

- 大角度倾斜注入 ($15-45^\circ$)
- 能量较低，集中在浅层

效果：

- 减小短沟道效应
- 改善亚阈值特性
- 提高器件性能

4.3.4 轻掺杂漏 (LDD - Lightly Doped Drain)

目的：降低漏端电场，抑制热载流子效应

结构：

- 在重掺杂源漏区和沟道之间形成轻掺杂区
- 降低漏端电场峰值

工艺步骤：

1. 栅极定义
2. 轻掺杂注入 (LDD注入)
3. 侧墙氧化物形成
4. 重掺杂源漏注入

效果:

- 显著降低热载流子注入
- 改善器件可靠性
- 但增加源漏串联电阻

4.3.5 多步注入

目的: 优化掺杂分布, 平衡各种效应

方法:

- 组合使用V_T调整、PTI、Halo等多种注入
- 不同能量和剂量的多次注入

4.4 应变硅技术

目的: 通过引入应力提高载流子迁移率

4.4.1 原理

应变效应:

- 拉应变 (Tensile Strain) : 提高电子迁移率 (NMOS)
- 压应变 (Compressive Strain) : 提高空穴迁移率 (PMOS)

物理机制:

- 应变改变能带结构
- 降低有效质量
- 提高载流子迁移率

4.4.2 实现方法

NMOS应变技术:

- **应变SiN盖层:** 沉积拉应变氮化硅
- **Si衬底拉应变**

- **SiC源漏外延：** 在源漏区外延生长SiC，产生拉应变

PMOS应变技术：

- **SiGe源漏外延：** 在源漏区外延生长SiGe，产生压应变
- **晶格常数：** SiGe > Si，产生压应变
- **Ge含量：** 约20-30%

效果：

- 电子迁移率提高~20-30%
- 空穴迁移率提高~30-50%
- 驱动电流显著增加

4.5 高k金属栅技术

4.5.1 为什么需要高k介质

SiO₂的问题：

- 栅氧化层厚度<2 nm时，隧穿电流急剧增加
- 栅漏电流过大，功耗增加

解决方案： 使用高k介质材料

高k介质优势：

- 物理厚度增加，减小隧穿电流
- 保持相同的电容密度
- 栅电容： $C = (\epsilon_0 \epsilon_r A) / t$

常用材料：

- HfO₂ ($k \approx 25$)
- HfSiO_n ($k \approx 15-20$)
- ZrO₂ ($k \approx 25$)

4.5.2 金属栅

为什么需要金属栅：

- 多晶硅栅的耗尽效应降低栅电容
- 多晶硅栅电阻较高

- 高k介质与多晶硅界面态高

金属栅优势：

- 无耗尽效应
- 低电阻
- 合适的功函数

材料选择：

- NMOS：TiN、TaN（低功函数）
- PMOS：TiN、Ru（高功函数）

4.5.3 工艺方案

1. Gate First（栅先）工艺：

- 先形成高k金属栅
- 后续进行源漏激活退火
- 问题：高温退火可能损坏高k介质

2. Gate Last（栅后） / Replacement Gate（替换栅）工艺：

工艺流程：

1. 沉积虚拟栅（多晶硅）
2. 形成源漏和侧墙
3. 沉积介质层平坦化
4. 去除虚拟栅
5. 形成高k介质和金属栅
6. CMP平坦化

优点：

- 高k金属栅不经历高温
- 更好的材料质量
- 现代工艺的主流

4.6 FinFET技术

4.6.1 FinFET结构

定义： 鳍式场效应晶体管，一种3D晶体管结构

基本结构：

- **Fin (鳍)**：垂直硅条，作为沟道
- **Gate (栅)**：包围Fin三面
- **Source/Drain (源漏)**：在Fin两端

优势：

1. **更好的栅控制**：三面栅控制
2. **抑制短沟道效应**：栅对沟道的静电控制更强
3. **更高的驱动电流**：有效沟道宽度增加
4. **更低的漏电流**

4.6.2 FinFET物理原理

栅控能力：

- 平面MOSFET：栅控制一个面
- FinFET：栅控制三个面
- GAA (Gate-All-Around)：栅控制四个面（未来）

短沟道控制：

- 更好的亚阈值摆幅 (SS)
- 更小的DIBL
- 更低的关态漏电流

4.6.3 FinFET工艺流程

主要步骤：

1. Fin制造 (Fin Fabrication)
2. 沟道形成 (Channel Formation)
3. 栅堆形成 (Gate Stack Formation)
4. 源漏形成 (S/D Formation)

关键技术：

- 高k金属栅 (替换栅工艺)
- 应变硅 (SiGe源漏外延)

4.6.4 Fin制造

工艺步骤:

步骤1: 衬底准备

- 衬底氧化
- Si_3N_4 沉积

步骤2: 多晶硅硬掩模

- 多晶硅沉积
- 光刻定义Fin位置
- 多晶硅刻蚀

步骤3: Fin刻蚀

- SiO_2 沉积
- Fin宽度由 SiO_2 厚度控制（侧墙转移技术）
- 衬底刻蚀形成Fin
- SiO_2 刻蚀（止于 Si_3N_4 ）

Fin宽度控制:

- 非常关键，影响器件性能
- 通常5-10 nm
- 通过侧墙氧化物厚度精确控制

4.6.5 沟道形成

工艺步骤:

步骤1: Fin暴露

- SiO_2 刻蚀（止于 Si_3N_4 ）
- SiO_2 沉积和平坦化
- SiO_2 刻蚀
- Si_3N_4 刻蚀

步骤2: 阱形成

- SiO_2 和 Si_3N_4 沉积作为硬掩模
- Si_3N_4 刻蚀

- SiO_2 刻蚀
- N阱和P阱离子注入

步骤3: Fin高度控制

- SiO_2 和 Si_3N_4 刻蚀
- SiO_2 沉积
- SiO_2 刻蚀
- **Fin高度由刻蚀时间控制**
- 沟道注入 (调整 V_T)

4.6.6 栅堆形成

替换栅工艺:

步骤1: 虚拟栅

- SiO_2 沉积作为缓冲层
- 多晶硅沉积
- 刻蚀形成栅图形

步骤2: 源漏注入和激活

- 源漏离子注入
- 退火激活

步骤3: 侧墙形成

- Si_3N_4 沉积
- SiO_2 和 Si_3N_4 沉积和刻蚀形成侧墙

步骤4: 高k金属栅形成

- 多晶硅刻蚀
- 高k介质沉积
- 金属栅沉积

4.6.7 源漏形成

PMOS源漏:

步骤1:

- SiO_2 沉积作为外延阻挡层

步骤2:

- 刻蚀暴露PMOS源漏区

步骤3:

- **SiGe外延生长**在PMOS源漏上
- 产生压应变，提高空穴迁移率

NMOS源漏:

步骤1:

- SiO_2 沉积作为NMOS源漏应变材料阻挡层

步骤2:

- 刻蚀暴露NMOS源漏区

步骤3:

- **SiC外延生长**在NMOS源漏上（或应变硅）
- 产生拉应变，提高电子迁移率

步骤4:

- 刻蚀NMOS源漏上的 SiO_2

应变技术集成:

- PMOS: SiGe源漏 → 压应变
- NMOS: SiC源漏 → 拉应变

4.6.8 FinFET发展

应用:

- 22 nm节点开始商用 (Intel 2011)
- 14/16 nm节点广泛应用
- 7 nm节点主流
- 5 nm节点继续优化

未来发展:

- GAA (Gate-All-Around) / 纳米片晶体管

- 3 nm及以下节点
- 垂直晶体管

5. 3D NAND工艺

5.1 存储器概述

5.1.1 存储器分类

按存储层次：

1. **寄存器 (Register)** : CPU内部, 最快
2. **缓存 (Cache)** : L1/L2/L3, SRAM
3. **主存 (Main Memory)** : DRAM
4. **辅存 (Secondary Memory)** : Flash、HDD

性能指标：

- 速度：寄存器 > Cache > DRAM > Flash > HDD
- 容量：HDD > Flash > DRAM > Cache > 寄存器
- 成本/bit：HDD < Flash < DRAM < Cache < 寄存器
- 持久性：Flash/HDD > DRAM > Cache/寄存器

5.2 Flash存储器原理

5.2.1 Flash存储单元结构

基本结构：

- 控制栅 (Control Gate)
- 氧化层
- **浮栅 (Floating Gate)** : 存储电荷
- 栅氧化层
- 沟道
- 源 (Source) 和漏 (Drain)

工作原理：

擦除状态 (Erased State) :

- 浮栅无电荷（或负电荷少）
- 阈值电压低
- 施加读电压时，沟道导通
- 状态"1"

编程状态 (Programmed State) :

- 浮栅存储负电荷（电子）
- 阈值电压高
- 施加读电压时，沟道关断
- 状态"0"

操作:

- **编程 (Programming) :** 通过热电子注入或FN隧穿，注入电子到浮栅
- **擦除 (Erasing) :** 通过FN隧穿，去除浮栅电子
- **读取 (Reading) :** 检测沟道电流判断状态

5.2.2 NOR Flash vs NAND Flash

NOR Flash:

- 单元并联连接到位线
- 可以独立读取和编程每个单元
- 随机访问速度快
- 占用面积大，成本高
- 应用：代码存储

NAND Flash:

- 单元串联连接到位线
- 占用空间小，成本低
- 顺序访问，速度较慢
- 高密度存储
- 应用：数据存储

5.3 从平面NAND到3D NAND

5.3.1 平面NAND的限制

尺寸缩小挑战:

- 单元间干扰增加
- 可靠性下降
- 成本降低速度变慢

技术瓶颈：

- <20 nm时，平面NAND技术面临物理极限
- 需要新的架构突破

5.3.2 3D NAND概念

基本思想： 垂直堆叠存储单元，而不是平面缩小

优势：

1. **更高的密度：** 垂直堆叠多层
2. **更低的成本/bit：** 相同面积更多容量
3. **更好的可靠性：** 单元尺寸可以更大
4. **更快的速度：** 更多并行操作

结构：

- 32-128层堆叠（甚至更多）
- 垂直沟道孔
- 水平字线（栅）
- 垂直位线

5.4 3D NAND工艺

主要技术挑战：

1. **高深宽比刻蚀：** 垂直孔刻蚀
2. **薄膜沉积：** 保形沉积在高深宽比结构中
3. **多层对准**
4. **应力管理**

典型工艺步骤：

1. 交替沉积多层氧化物和氮化物（或多晶硅）
2. 刻蚀垂直沟道孔（高深宽比RIE）
3. 沉积隧穿氧化层、浮栅材料、阻挡氧化层
4. 填充多晶硅沟道

- 5. 替换氮化物为控制栅金属
- 6. 形成接触和互连

关键技术：

- **Bosch工艺：** 深反应离子刻蚀
- **ALD沉积：** 原子层沉积保证保形性
- **替换栅工艺：** 形成金属控制栅

应用：

- 消费级SSD
- 企业级存储
- 手机存储

发展趋势：

- 层数持续增加（200层+）
- QLC（4 bit/cell）、PLC（5 bit/cell）
- 性能和可靠性改进

6. 总结与知识点梳理

6.1 CMOS工艺对比

6.1.1 单阱vs双阱CMOS

特性	N阱CMOS	P阱CMOS	双阱CMOS
衬底类型	P型	N型	轻掺杂P或N型
阱类型	N阱	P阱	N阱+P阱
PMOS位置	N阱中	N衬底中	N阱中
NMOS位置	P衬底中	P阱中	P阱中
优点	工艺简单	工艺简单	灵活控制，更好隔离
缺点	阱参数不可独立优化	阱参数不可独立优化	工艺复杂

特性	N阱CMOS	P阱CMOS	双阱CMOS
应用	早期工艺	早期工艺	现代工艺主流

6.2 核心工艺步骤

6.2.1 CMOS工艺五大步骤

1. 阱形成 (Well Formation)

- 离子注入定义阱区域
- 高温驱动扩散形成深阱
- 结深通常2-3 μm

2. 隔离 (Isolation)

- LOCOS：局部氧化硅
- STI：浅沟槽隔离（现代工艺）

3. 栅堆形成 (Gate Stack Formation)

- 栅氧化层生长
- 多晶硅沉积和掺杂
- 栅图形化（关键尺寸）

4. 源漏形成 (S/D Formation)

- 分别注入PMOS和NMOS源漏
- 退火激活

5. 接触和互连 (Contact and Interconnect)

- 接触孔刻蚀
- 金属沉积
- 金属图形化

6.3 重要公式和参数

6.3.1 离子注入参数

阱注入：

- N阱：P或As，能量50-300 keV，剂量 10^{12} - 10^{13} cm^{-2}

- P阱：B，能量50-200 keV，剂量 10^{12} - 10^{13} cm⁻²

源漏注入：

- PMOS (P+) ：B，能量20-80 keV，剂量 10^{15} - 10^{16} cm⁻²
- NMOS (N+) ：P或As，能量30-100 keV，剂量 10^{15} - 10^{16} cm⁻²

V_T调整注入：

- 浅注入，剂量 10^{11} - 10^{12} cm⁻²

6.3.2 阈值电压

阈值电压基本公式：

$$V_T = V_{FB} + 2\psi_B + (Q_B / C_{ox})$$

V_T调整注入影响：

$$\Delta V_T = Q_{Im} / C_{ox} = (qN_{Im} \times d) / C_{ox}$$

其中：

- Q_{Im}：注入电荷
- N_{Im}：注入杂质浓度
- d：注入深度
- C_{ox}：栅氧化层电容

6.4 小尺寸效应汇总

6.4.1 短沟道效应

效应	现象	后果	抑制方法
V _T roll-off	阈值电压降低	漏电流增加	Halo注入、PTI
DIBL	漏致势垒降低	亚阈值特性变差	Halo注入、浅结
沟道长度调制	有效沟道长度变化	输出电阻降低	增加沟道掺杂
热载流子	高能载流子注入氧化层	器件退化	LDD结构
亚阈值退化	SS增大	关断特性变差	改善栅控制

6.4.2 窄沟道效应

V_T roll-up： 沟道宽度减小， 阈值电压升高

6.5 先进技术汇总

6.5.1 技术演进

技术	目的	实现方法	效果	应用节点
LDD	降低热载流子	轻掺杂漏+侧墙	改善可靠性	0.5 μm以下
Halo	抑制SCE	倾斜注入	降低V _T roll-off	0.18 μm以下
应变硅	提高迁移率	SiGe/SiC外延	提高30-50%	90 nm以下
高k介质	降低栅漏电	HfO ₂ 等	降低漏电流	45 nm以下
金属栅	降低栅电阻	TiN等	提高性能	45 nm以下
FinFET	抑制SCE	3D栅结构	显著改善SCE	22 nm以下

6.6 记忆技巧

6.6.1 工艺流程记忆口诀

CMOS五大步： "阱隔栅源金"

- 1. 阱形成 (Well)
- 2. 隔离 (Isolation)
- 3. 栅堆 (Gate)
- 4. 源漏 (Source/Drain)
- 5. 金属接触 (Metal)

N阱CMOS： "P底N阱， P管N底"

- P型衬底
- N型阱
- PMOS在N阱， NMOS在P底

6.6.2 小尺寸效应记忆

短沟道五大效应： "阈降沟调漏降亚差热载"

1. 阈值电压降低 (V_T roll-off)
2. 沟道长度调制
3. 漏致势垒降低 (DIBL)
4. 亚阈值特性退化
5. 热载流子效应

抑制方法： "调整反穿晕圈轻掺"

1. V_T 调整注入
2. 反穿通注入 (PTI)
3. 晕圈注入 (Halo)
4. 轻掺杂漏 (LDD)

6.6.3 FinFET工艺记忆

FinFET四步： "鳍沟栅源"

1. Fin制造
2. 沟道形成
3. 栅堆形成 (替换栅)
4. 源漏形成 (应变外延)

6.7 与其他章节的联系

与离子注入 (Chapter 5)：

- 阱形成需要离子注入
- 源漏形成需要离子注入
- V_T 调整、Halo、PTI等都需要精确的离子注入

与扩散 (Chapter 4)：

- 阱的驱动扩散
- 源漏退火激活

与氧化 (Chapter 3)：

- 栅氧化层生长
- 场氧化 (LOCOS)
- 各种掩模氧化层

与光刻 (Chapter 7)：

- 每个图形化步骤都需要光刻
- N阱CMOS需要7次光刻

与刻蚀 (Chapter 8) :

- 隔离刻蚀 (LOCOS、STI)
- 栅刻蚀
- 接触孔刻蚀
- FinFET的Fin刻蚀

与薄膜沉积 (Chapter 6) :

- 多晶硅栅沉积
- 介质层沉积
- 高k介质沉积

与互连 (Chapter 9) :

- 金属接触和互连
- 多层金属布线

6.8 复习重点

6.8.1 必须掌握的概念

1. ☒ CMOS的基本结构和工作原理
2. ☒ N阱、P阱、双阱CMOS的区别
3. ☒ CMOS工艺五大步骤及详细流程
4. ☒ LOCOS和STI隔离的原理和对比
5. ☒ Latch-up效应的机制和预防
6. ☒ 短沟道效应的类型和抑制方法
7. ☒ LDD、Halo、PTI等技术的原理
8. ☒ 应变硅技术的实现和效果
9. ☒ 高k金属栅的必要性和工艺
10. ☒ FinFET的结构、优势和工艺流程
11. ☒ 3D NAND的原理和优势

6.8.2 需要理解的问题

1. 为什么需要双阱CMOS工艺?
2. 如何抑制latch-up效应?

3. 为什么尺寸缩小会导致短沟道效应?
4. Halo注入如何抑制DIBL?
5. 应变硅如何提高载流子迁移率?
6. 为什么FinFET能更好地抑制短沟道效应?
7. 替换栅工艺相比栅先工艺有什么优势?
8. 3D NAND相比平面NAND有什么优势?

6.8.3 可能的计算题

1. 给定注入参数, 计算 V_T 变化
2. 估算阱的结深和横向扩散
3. 计算栅氧化层电容
4. 分析DIBL对阈值电压的影响
5. 计算应变对迁移率的影响

6.9 实际应用案例

6.9.1 N阱CMOS反相器

电路:

- PMOS和NMOS串联
- 输入连接两个栅
- 输出连接两个漏

工艺要点:

- 7次光刻
- 精确的 V_T 控制
- 良好的隔离

6.9.2 22nm FinFET工艺

Intel 22nm技术:

- 首次商用FinFET
- 高k金属栅
- 应变硅技术
- Fin宽度~8 nm
- 栅长22 nm

6.9.3 3D NAND Flash

三星/美光64层3D NAND:

- 64层垂直堆叠
- TLC (3 bit/cell)
- 容量256-512 Gb/die
- 高深宽比刻蚀和沉积

6.10 前沿技术与发展趋势

6.10.1 GAA (Gate-All-Around) 晶体管

结构:

- 栅完全包围沟道
- 纳米片 (Nanosheet) 或纳米线 (Nanowire) 沟道

优势:

- 比FinFET更好的栅控制
- 更低的漏电流
- 更好的短沟道控制

应用: 3 nm及以下节点

6.10.2 CFET (Complementary FET)

概念: NMOS和PMOS垂直堆叠

优势:

- 占用面积减半
- 更高的集成密度

挑战: 工艺复杂度极高

6.10.3 新材料

2D材料:

- MoS₂、WSe₂等
- 超薄沟道

III-V族化合物：

- InGaAs、GaN等
- 更高的电子迁移率

6.11 常见问题与解决方案

问题	可能原因	解决方案
V _T 偏移	注入剂量不准确	优化注入参数，V _T 调整注入
短沟道效应严重	沟道长度太小	Halo注入、LDD、FinFET
Latch-up	阱电阻高	增加阱掺杂，保护环
栅漏电流大	氧化层太薄	使用高k介质
驱动电流低	迁移率低	应变硅技术
热载流子退化	漏端电场高	LDD结构
Fin不均匀	刻蚀控制差	优化刻蚀工艺

总结

本章详细介绍了CMOS工艺流程，这是现代集成电路制造的核心技术。主要内容包括：

- ✅ **CMOS基础**：理解衬底选择、阱设计、隔离技术
- ✅ **单阱工艺**：掌握N阱和P阱CMOS的完整工艺流程
- ✅ **双阱工艺**：理解双阱的优势和实现方法
- ✅ **现代CMOS**：深入理解小尺寸效应、应变硅、高k金属栅、FinFET
- ✅ **3D NAND**：了解存储器发展和3D堆叠技术

CMOS工艺是集成电路制造的基础，随着技术节点不断缩小，从平面晶体管发展到FinFET，再到未来的GAA，工艺不断创新以突破物理极限。理解CMOS工艺流程对于掌握现代集成电路制造至关重要。

学习建议：

1. 牢记CMOS五大工艺步骤

2. 理解单阱、双阱的区别和应用
3. 深入掌握短沟道效应及抑制方法
4. 重点理解FinFET的结构和优势
5. 了解先进技术的发展趋势
6. 将各章节知识融会贯通

本笔记基于Chapter 10课件整理，适用于集成电路工艺技术基础课程复习使用。