

你这一连串问题，其实已经把“刻蚀在整个微纳工艺流程中的角色”问到本质了。

我按**工艺真实堆叠** → **图形转移逻辑** → **为什么必须考虑刻蚀速率**来系统回答，你会发现这些问题是**同一个逻辑链条上的不同节点**。

一、先回答第一个关键困惑

? “刻蚀的时候为什么也会有薄膜？”

因为——刻蚀几乎从来不是对裸硅进行的第一步操作。

在真实工艺中，刻蚀前的典型堆叠是：

光刻胶 (Resist) ← 临时掩膜

薄膜 (Film) ← 真正要被刻图形的功能层

衬底 (Si)

这些“薄膜”从哪来？

它们是**刻蚀之前就已经沉积好的功能层**，例如：

- SiO_2 (栅氧、隔离氧化层)
- Si_3N_4 (硬掩膜、应力层)
- Poly-Si (金属栅前)
- 金属 (Al、Cu、W)
- Low-k / High-k 介质

👉 刻蚀的目的不是“刻胶”，而是“刻这些薄膜”

👉 光刻胶只是一个临时模板

二、刻蚀时：薄膜与光刻胶的空间关系（非常

重要)

我们用一句话先定性：

光刻胶在上，薄膜在下；光刻胶决定“哪里能被刻、哪里不能被刻”

刻蚀前的状态（显影完成后）

有胶区域 → 被保护
无胶区域 → 暴露

更直观一点：

光刻胶：
薄 膜：
衬 底：

刻蚀过程中发生了什么？

- 刻蚀等离子体 / 化学液体：
 - 只能接触到“没胶覆盖的地方”
- 所以：
 - 无胶区域 → 薄膜被刻掉
 - 有胶区域 → 薄膜被保留

三、刻蚀是在“把图像转移到哪里”？

这是一个非常关键、考试和工程都爱问的问题。

图像转移的本质：

把“光刻胶上的二维图形”，转移到“下方薄膜的三维形貌”中

图像转移链条（一定要记住）

掩膜图形



光刻胶图形（2D）



刻蚀



薄膜图形（3D）

光刻做的是：

- “**画图**”

刻蚀做的是：

- “**雕刻**”

举个最直观的例子（开窗口）

目标：在 SiO_2 上开一个窗口

1 光刻：

- 胶上出现一个“洞”

2 刻蚀：

- 通过这个“洞”
- 把 SiO_2 刻穿

3 去胶后：

- SiO_2 上留下真正的窗口

👉 **最终器件根本不保留光刻胶**

四、那刻蚀“是怎么转移图形的”？（机制）

刻蚀的图形转移，靠的是两个条件：

① 空间选择性（Spatial selectivity）

- 只有暴露区域被刻
- 被胶遮住的地方“看不见刻蚀剂”

② 材料选择性（Material selectivity）

刻蚀不是“见什么刻什么”，而是：

不同材料刻蚀速率不同

这直接引出你后面的问题。

五、为什么刻蚀必须考虑不同材料的刻蚀速率？

这是刻蚀工艺中最工程化、也是最核心的问题之一。

1 因为刻蚀是“穿过一层，停在另一层”

你刻的通常是：

刻薄膜
但不能刻穿衬底

或者：

刻 A 薄膜

但不能刻下面的 B 薄膜

2 引入一个核心概念：刻蚀选择比 (Selectivity)

$$\text{选择比} = \frac{\text{薄膜刻蚀速率}}{\text{下层材料刻蚀速率}}$$

理想情况：

- 薄膜：刻得快
- 衬底 / 下层：刻得极慢

3 如果不考虑刻蚀速率，会发生什么？

✗ 情况 1：把衬底也刻坏了

SiO₂ 刻完了

Si 也开始被刻

→ 器件尺寸失控

✗ 情况 2：光刻胶先被刻没了

胶没了

薄膜还没刻完

→ 图形塌陷 / 失真

✖ 情况 3：多层膜刻蚀失败

想刻 A
结果 B 也被刻
→ 层间结构报废

4 所以刻蚀必须同时关心三种速率

在真正的工艺设计中，你永远要问：

材料	是否希望被刻	刻蚀速率要求
光刻胶	✖	慢
目标薄膜	✓	快
下层材料	✖	极慢

这也是为什么会出现：

- 硬掩膜 (Si_3N_4 / SiO_2)
- 多步刻蚀
- 刻蚀终点检测 (endpoint detection)

六、一句话总总结（你现在应该有的整体图像）

刻蚀并不是在“刻胶”，而是利用光刻胶作为临时掩膜，把图形从胶转移到功能薄膜中；刻蚀工艺的核心在于空间选择性与材料选择性，因此必须精确控制不同材料之间的刻蚀速率关系。

如果你愿意，下一步我可以直接帮你接着讲：

- 各向同性 vs 各向异性刻蚀

- **为什么 RIE 能刻出直立侧壁**
- 或把这些概念和 **CMOS 工艺中“栅刻蚀 / STI 刻蚀”**——对应起来