

Digital Integrated Circuits

Lab 4 加法器

Dr. Yanan Sun

Email: sunyanan@sjtu.edu.cn

Office: Rm 416-2, Building of Microelectronics

Outline


- 加法器回顾
- 实验内容
- 实验报告要求

Outline

- 加法器回顾
- 实验内容
- 实验报告要求

全加器 (Full Adder)


- A和B是全加器的输入，CI是进位输入，S是和输出，CO是进位输出。




A	B	CI	S	CO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

传统28T全加器

- 28T全加器由两部分组成，分别产生进位信号和求和信号
- 进位信号的下拉网络满足逻辑表达式 $CO = AB + CI(A + B)$
- 求和信号下拉网络满足逻辑表达式 $S = ABCI + \overline{CO}(A + B + CI)$





互补静态CMOS 28T全加器



镜像28T全加器

传统28T全加器优劣势

- ❑ 面积：28T面积开销比较大
- ❑ 延迟：进位CO需要经过两级逻辑门、延迟大
- ❑ 功耗：晶体管数量多，内部节点寄生效应较大，功耗高
- ❑ 输出信号驱动强度：CO及S由反相器产生，驱动强度高，适合多比特加法器级联




基于28T全加器的多比特加法器

新型16T全加器


- 为了进一步减少全加器面积和功耗，下图所示的新型16T全加器[a]：由传输管和传输门构成。相比于传统28T全加器，新型16T全加器晶体管数少12个，面积小，功耗低，驱动强度弱

布尔表达式： $CO = (A \oplus B) \cdot CI + (A \odot B) \cdot A$ $S = A \oplus B \oplus CI$




加法器基本结构


- 加法器作为基本的算术运算单元被广泛应用在集成电路设计中
- 常见的加法器结构有
 - Carry-bypass
 - Carry lookahead
 - Carry select
 - Carry ripple




Carry Lookahead加法器 (超前进位加法器)




Carry-bypass加法器



Carry-select加法器




Carry ripple加法器 (行波进位加法器)



- N个全加器串联形成的N位加法器;
- 两个N位输入信号经过N位行波进位加法器进行无符号数加法, 得到 (N+1) 位求和结果;
- 最坏延时发生的情况: 进位从最低有效位 (Least Significant bit, LSB) 传播到最高有效位 (Most Significant bit, MSB)

N位行波进位加法器 (Carry Ripple Adder)


- N个全加器级联形成的N位加法器；
- 两个N位输入信号经过N位行波进位加法器进行无符号数加法，得到(N+1)位求和结果；
- 最坏延时发生的情况：进位从最低有效位 (Least Significant bit, LSB) 传播到最高有效位 (Most Significant bit, MSB)



N位行波进位加法器设计


- 行波进位加法器不同比特位的全加器可以采用不同结构，对整个加法器的PPA(性能、功耗、面积)指标进行权衡

以四比特加法器的两种实现方式举例：



由四个28T全加器级联而成

- 延迟低
- 多比特加法器输出驱动能力强
- 面积大
- 功耗大



由28T全加器/16T全加器交替级联

- 面积小
- 功耗低
- 延迟高
- 多比特加法器输出驱动能力弱


Outline

- 加法器回顾
- **实验内容**
- 实验报告要求

Device Models for Adder Optimization

❑ Use the Predictive Technology Model (PTM) to evaluate the DC characteristics of ptm16hp FinFETs

- PTM model is released in Lab section
- Use the high-power (HP) models
- For both n-channel and p-channel devices



Lab_LIB > FINFET > modelfiles > hp


 16nfet.pm	2012/5/31 15:14	Perl Module 源文件	11 KB
 16pfet.pm	2012/5/31 15:14	Perl Module 源文件	11 KB
 20nfet.pm	2012/5/31 15:14	Perl Module 源文件	11 KB
 20pfet.pm	2012/5/31 15:14	Perl Module 源文件	11 KB

FinFET

Simulation Settings

- ❑ $L_g = 20\text{nm}$ for ptm16hp FinFETs
- ❑ Supply voltage is 0.75V for FinFETs
- ❑ Simulation temperature
 - $T = 25^\circ\text{C}$

Minimum sized INV for FinFET



minimum-sized
un-skewed CMOS inverter


Minimum Sized INV	PMOS	NMOS
Fin Number	1	1
L	20n	20n
The fin number to ensure balanced driving current in pull-up and pull-down network		

Task 1: 全加器仿真

- 针对传统镜像28T和新型16T[a]两种全加器结构进行电路仿真;
- 根据真值表验证其功能正确性;
- 测量并比较分析全加器的**功耗、延时、面积**

A	B	CI	S	CO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Task 1 全加器延迟及功耗的测试电路



输入负载：两级1X
反相器构成的buffer
输出负载：一级2X
反相器

注意：

- 1、延迟测量为**输入负载buffer输出信号到输出负载输入信号**的传播时间
- 2、功耗测量**只包括全加器**，不包括buffer和负载
- 3、全加器结构为28T/16T全加器

Task 1 全加器面积的评估方法

□ 面积评估: 可以简单的对使用的全加器中包含的晶体管面积进行求和

- i.e. $\sum \text{Fin_number} * [\text{Width_fin} * \text{Lg}]$ ($\text{Width_fin} = 12\text{nm}$)

□ 功耗评估: 遍历数据模式求平均功耗 (注意周期翻倍)

```
VA A GND PULSE (0 SUPPLY 500p 50p 50p 1950p 4n)
VB B GND PULSE (0 SUPPLY 500p 50p 50p 950p 2n)
VCI CI GND PULSE (0 SUPPLY 500p 50p 50p 450p 1n)
```

```
.measure tran Power AVG "abs(I(VDD)*V(VDD))" FROM=1ns TO=9ns
```

□ 延迟测量: 给出输入到求和信号以及输入到进位信号的传播延迟测量信息, 观测最长路径延迟为全加器传播延迟 (注意: 固定两个输入不翻转, 观察第三个输入翻转到输出翻转的延迟)

所有翻转情况列表
(可选择一些翻转
情况测量)

Delay path	Data pattern(A, B, CI)	Delay path	Data pattern(A, B, CI)
① A to S	000->100, 001->101, 010->110, 011->111	④ CI to CO	100->101, 010->011
② B to S	000->010, 001->011, 100->110, 101->111	⑤ A to CO	001->101, 010->110
③ CI to S	000->001, 010->011, 100->101, 110->111	⑥ B to CO	100->110, 001->011

□ 步骤提示:

- **步骤一:** 根据全加器的电路结构搭建全加器子电路的HSPICE描述(注意: 这里的所有晶体管尺寸选择最小尺寸即可, 即nfin=1)

子电路描述示例:

```
.subckt adder A B CI S CO
.....(上拉网络代码)
.....(下拉网络代码)
.ends
```

- **步骤二:** 根据全加器子电路搭建测试环境, 即每个输入端连接输入负载(两级1X反相器级联)、每个输出端连接输出负载(一级2X反相器)
- **步骤三:** 根据全加器真值表不同翻转情况测试输入到求和信号以及输入到进位信号的传播延迟(遍历所有翻转情况, 也可以选择一些情况测量)

延迟测量举例
(以固定B, CI, 使
A翻转为例):

```
VB B GND 0
VC CI GND 0
```

固定B和CI为0

```
VA A GND PULSE (0 SUPPLY 500p 50p 50p 950p 2n)
```

A上升和A下降分别
导致S上升和S下降

```
.measure tran tphl_a s TRIG V(A) VAL='SUPPLY/2' RISE=2 TRAG V(S)
```

```
VAL='SUPPLY/2' RISE=2
```

```
.measure tran tplh_a s TRIG V(A) VAL='SUPPLY/2' FALL=2 TRAG V(S)
```



```
VAL='SUPPLY/2' FALL=2
```

- **步骤四:** 测量全加器电路的功耗并估算面积

Task 2 多比特加法器设计


完成两种8比特行波进位加法器电路设计，评估两种加法器的**面积、功耗和关键路径延迟**，并进行两种加法器的PPA比较

- 8比特加法器1：基于传统镜像28T全加器级联的行波进位加法器的结构搭建
- 8比特加法器2：基于传统镜像28T全加器和新型16T全加器交叉混合的结构搭建



纯28T结构

28T-16T交叉混合结构



28T全加器可16T全加器驱动强度弱的问题

Task 2 多比特加法器电路测试指标

□ 延迟测量数据模式:

- 初始数据 8 bit 输入 (1111 1111 + 0000 0000 → 0000 0001) → 9 bit 输出
- 电路设计提示: 多比特加法器延迟为关键路径延迟, 即进位链路延迟(输入变化到最高位进位信号变化延迟)

□ 功耗评估: 测试以下4组输入数据pattern的功耗平均值,输入激励的特性按照右侧表格给定

输入A(T0)	输入B(T0)	输入A(T1)	输入B(T1)
1111 1111	0000 0000	1111 1111	0000 0001
1010 1010	0000 0000	1010 1010	0101 0101
1111 1010	0000 0000	1111 1010	1111 1111
1010 1111	0000 0000	1010 1111	1111 1111

Vpulse	Value
V1	0V
V2	0.75V
Delay Time	500ps
Raise Time	50ps
Fall Time	50ps

进位输入C₀为0

□ 全加器输入(所有1 bit adder) 均加经过1X buffer, 输出均加上2X

INV_load, 延迟测量为buffer输出到最终进位输出

□ 面积评估: 可以简单的对使用的全加器的中包含的晶体管面积进行求和

- i.e. $\sum \text{Fin_number} * [\text{Width_fin} * \text{Lg}]$ (Width_fin=12nm)

□ 步骤提示:

- **步骤一:** 根据全加器子电路搭建8b加法器的电路

多比特加法器子电路描述示例:

```
.subckt 8b_adder A0 A1 A2 A3 A4 A5 A6 A7 B0 B1 B2 B3 B4 B5 B6 B7
+ S0 S1 S2 S3 S4 S5 S6 S7 S8 (两个8bit输入和一个9bit输出)
XFA0 A0 B0 C0 S0 C1 adder (调用全加器子电路, 第0位)
XFA1 A1 B1 C1 S1 C2 adder (调用全加器子电路, 第1位)
.....
.ends
```

- **步骤二:** 根据加法器子电路搭建测试环境, 即每个输入端连接输入负载(两级1X反相器级联)、每个输出端连接输出负载(一级2X反相器)
- **步骤三:** 根据加法器在给定的四组输入模式下测试功能正确性与功耗, 同时测试加法器的**关键路径延迟**(即进位链路径的延迟, 最坏情况选择为: A=0000 0000、B=1111 1111, 选择最低有效位进位输入C0从0到1翻转, 该情况下进位信号会一直传递到最高位S8或次高位S7) 测试最坏情况下的加法器延迟

.....根据给定最坏情况固定A、B的输入

```
VC0 C0 GND PULSE (0 SUPPLY 500p 50p 50p 950p 2n)
```

```
.measure tran tphl TRIG V(C0) VAL='SUPPLY/2' RISE=2 TRAG V(S8)
VAL='SUPPLY/2' RISE=2
```

```
.measure tran tplh TRIG V(C0) VAL='SUPPLY/2' FALL=2 TRAG V(S8)
VAL='SUPPLY/2' FALL=2
```

最低位进位到最高位
或次高位的传播延迟

Outline

- 加法器内容
- 实验内容
- **实验报告要求**

Report Requirement

- ❑ Write your lab report like writing a technical document (readable, comprehensive analysis, no typo...)
- ❑ You may include
 - Lab procedures (e.g., screenshots of the critical steps)
 - Lab results (e.g., schematic view, symbol of inverter, screenshots of the simulation waveforms)
 - Observations and conclusions

Submission

- ❑ You need to submit your report and code
 - Name of report (in PDF format):
lab4_report_[Name]_[Student No.].pdf
 - Name of code (compressing the files):
lab4_code__[Name]_[Student No.].zip
- ❑ Please upload your report to Canvas course website
- ❑ Submission of lab4 report and code will be due on
14th Januray 2025