

Chapter 9: 金属化与互连工艺详细复习手稿

目录

1. 互连基本概念
2. 金属化材料与制备
3. 互连挑战与解决方案
4. 发展趋势
5. 总结与知识点梳理

1. 互连基本概念

1.1 什么是互连

互连 (Interconnect)： 在集成电路中，将有源元件（晶体管）按设计要求连接起来，形成完整电路和系统的金属线路。

金属化的作用：

- 将有源元件按设计要求联结起来形成完整的电路和系统
- 提供与外电源相连接的接点

重要性： 互连和金属化不仅占据相当的芯片面积，而且往往是限制电路速度的主要矛盾所在。

1.2 互连的分类

按照线长和功能，互连可分为三类：

1.2.1 全局互连 (Global Interconnect)

特点：

- 功能模块之间传输距离较长的信号（如时钟信号）
- 位于金属层最上几层
- 线较长，是造成电路延迟的主要因素

解决方法：

- 采用宽的尺寸设计以减小互连延迟
- 选用电阻率低的材料
- 使用低k介质材料

1.2.2 中级互连 (Intermediate Interconnect)

特点：

- 功能模块内的时钟信号等传输距离较长的信号提供互连
- 位于中间金属层

1.2.3 局域互连 (Local Interconnect)

特点：

- 为一个执行单元或功能模块内的栅和晶体管提供互连
- 位于底层金属层
- 传输距离短

1.3 互连线的电阻

方块电阻 (Sheet Resistance) : 单位方块的电阻值

互连线电阻计算：

$$R_{line} = R_S \times n$$

其中：

- R_S : 方块电阻 ($\Omega/\square$)
- $n = l/w$: 方块数
- l : 互连线长度
- w : 互连线宽度

方块电阻与材料参数关系：

$$R_S = \rho / t$$

其中：

- ρ : 电阻率
- t : 薄膜厚度

1.4 互连线的电容

平行板电容模型：

$$C_{\text{line}} = (\epsilon_{\text{ox}} \times w \times l) / T_{\text{ox}}$$

其中：

- ϵ_{ox} : 绝缘层 (SiO_2) 介电常数 (单位: F/cm)
- w : 互连线宽度
- l : 互连线长度
- T_{ox} : 绝缘层厚度

实际情况： 互连线电容包括：

- 与衬底之间的电容
- 与相邻互连线之间的耦合电容 (边缘电容)

1.5 RC延迟

时间常数：

$$\tau = R_{\text{line}} \times C_{\text{line}}$$

详细计算：

$$\tau = (\rho l / wt) \times (\epsilon_{\text{ox}} wl / T_{\text{ox}}) = (\rho \epsilon_{\text{ox}} l^2) / (t \times T_{\text{ox}})$$


影响：

- 互连线电阻和电容使传播延时增加，导致性能下降
- 互连线电阻消耗功率
- 互连线电容耦合引起额外噪声，影响电路可靠性

趋势： 随着器件尺寸缩小至深亚微米，互连线引入的寄生电阻和电容的RC时间常数对器件和电路性能的影响越来越显著。

1.6 多层互连结构

典型结构示意图：



多层互连的必要性：

- 集成度不断提高，布线资源与集成度的矛盾
- 互连线所占面积成为决定芯片面积的主要因素
- 互连线延迟可以与器件门延迟相比较
- 单层金属互连无法满足需求

多层互连的优点：

1. 大大增加VLSI的集成密度，进一步提高集成度
2. 降低互连线导致的延迟时间
3. 在更小的芯片面积上实现相同的电路功能

代价：互连线每增加一层，需要增加两块掩膜版

2. 金属化材料与制备

2.1 金属化材料的应用与要求

综合考虑电学、机械、热力学及化学特性

2.1.1 栅电极 (Gate Electrode)

要求:

- 界面特性和稳定性: 与栅氧化层之间有良好的界面特性和稳定性
- 功函数: 合适的功函数, 满足NMOS和PMOS阈值电压对称的要求

多晶硅的优点:

- 可以通过改变掺杂的类型和浓度来调节功函数
- 与栅氧化层有很好的界面特性
- 多晶硅栅工艺具有源漏自对准的特点

2.1.2 互连材料 (Interconnect Material)

要求:

- 低电阻率
- 易于淀积和刻蚀
- 抗电迁移特性好
- 良好的粘附性, 易于键合
- 互连层绝缘性好
- 层间不发生互相渗透和扩散 (需要扩散阻挡层)

常用材料: Al、Cu

2.1.3 接触材料 (Contact Material)

要求:

- 良好的金属/半导体接触特性
- 好的界面性和稳定性
- 接触电阻小
- 在半导体材料中的扩散系数小
- 后续加工工序中的稳定性
- 保证器件不失效

常用材料:

- Al
- 硅化物 (PtSi、CoSi₂、TiSi₂)

2.2 铝在集成电路中的应用

应用范围：0.18 μm 及以上工艺节点

2.2.1 铝的优点

1. 低电阻率

- 纯铝：2.7 $\mu\Omega\cdot\text{cm}$
- 铝合金：3.5 $\mu\Omega\cdot\text{cm}$

2. 良好的粘附性

- 与硅和BPSG粘附性好

3. 良好的接触特性

- 与硅能形成低阻的欧姆接触

4. 易于加工

- 易于沉积和刻蚀（PVD沉积）

2.2.2 铝的缺点

1. 尖楔现象（Spiking）

- Si在Al中的溶解导致的p-n结穿透

2. 电迁移（Electromigration）

- 电流密度限制： $\sim 2.5 \times 10^5 \text{ A/cm}^2$

2.3 金属化制备方法

2.3.1 物理气相沉积（PVD）

1. 真空蒸发法（电子束蒸发）

原理：

- 利用高压加速并聚焦的电子束加热蒸发源
- 使材料蒸发淀积在硅片表面

特点：

- 方向性强
- 台阶覆盖性较差

2. 溅射法

类型：

- 射频溅射
- 磁控溅射

应用：

- 0.25 μm 以上工艺节点
- 接触窗中TiN、TaN阻挡层

优点：

- 污染小
- 淀积速率快
- 均匀性好
- 台阶覆盖性好

3. 准直溅射 (Collimated Sputtering)

问题： 标准溅射系统的发射角较大，无法满足高纵横比图形的淀积和填充

解决方案：

- 长抛溅射 (Long-throw Sputtering)
- 配备准直器的溅射系统

原理：

- 通过准直器限制溅射粒子的入射角度
- 只有垂直或接近垂直的粒子能通过
- 改善高深宽比结构的填充

4. 电化学电镀 (ECP)

应用：

- 沟槽中先溅射阻挡层和种子层
- 再电镀铜，形成互连

原因： PVD或CVD都无法在高深宽比通孔沟槽中沉积无空洞全填充的铜

2.3.2 化学气相沉积 (CVD)

优点：

- 台阶覆盖的一致性

- 薄膜电阻率低
- 可大批量淀积

主要应用：



- 淀积难熔金属（如W）
- 金属势垒层，防止Cu扩散（如TiN，0.18μm以下节点）
- 介质势垒层，保护低k介质层（如SiN、SiC、SiOCH）

1. CVD钨（W）


应用： 接触孔栓塞和第一层金属布线

反应：

成核层（与Si反应）：






覆盖层（氢还原）：



2. CVD氮化钛（TiN）

应用： 金属扩散阻挡层

反应：



注意： 淀积温度越高，TiN膜质量越好，Cl含量越少（~5%）

3. 互连挑战与解决方案

3.1 Al/Si接触中的物理现象

3.1.1 铝硅互溶

铝硅相图特性：

- Al-Si系具有低共熔特性
- 共熔温度：577°C（Si占11.3%）
- 400°C时，Si在Al中的固溶度为0.25 wt%
- Al在Si中的溶解度低
- Si在Al中的溶解度较高

重要结论：

- 淀积Al时Si衬底的温度不得高于577°C
- 铝硅不能形成硅化物，但可以形成合金
- 退火时，有相当可观的Si原子溶到Al中

3.1.2 Si在Al中的扩散

扩散系数： 硅在铝薄膜中的扩散系数比在晶体铝中约大40倍

原因： 铝膜多为多晶，杂质在晶粒间界的扩散系数大于晶体内的扩散系数

扩散距离：


$$L_{Si} = \sqrt{D \times t_a}$$

其中：

- D：扩散系数
- t_a ：退火时间

3.1.3 Al与SiO₂的反应

反应：



重要性：

- 吃掉Si表面的SiO₂，降低接触电阻
- 改善Al引线下面SiO₂的黏附性

3.2 铝尖楔现象 (Al Spiking)

3.2.1 现象描述

定义： Si在Al中溶解度高，在Al/Si接触中，硅在与Al接触的孔内并不是均匀消耗，往往只是在几个点上消耗Si，因此Al会在某些接触点像尖钉一样楔进Si衬底中。

后果： p-n结失效，器件短路

3.2.2 尖楔深度计算

消耗的硅体积：

$$V_{Si} = 2V(Dt) \times (H \times Z) \times S \times (\rho_{Al}/\rho_{Si})$$

消耗硅的深度：（假定接触孔内均匀消耗）

$$Z_{Si} = [2V(Dt) \times (H \times Z)/A] \times S \times (\rho_{Al}/\rho_{Si})$$

其中：

- D：扩散系数
- t：时间
- H：铝膜厚度
- A：接触面积
- s：Si在Al中的固溶度

3.2.3 影响尖楔的因素

1. Al-Si界面的氧化层厚度

- 薄氧化层：尖楔较浅
- 厚氧化层：尖楔较深，不均匀消耗

2. 衬底晶向

- $\langle 111 \rangle$ ：横向扩展，尖楔多半为平底（双极集成电路）

- $\langle 100 \rangle$ ：垂直扩展，p-n结易短路（MOS集成电路，尖楔现象严重）

3.2.4 降低铝尖楔的方法

方法1：Al-Si合金

原理： 用Al-Si合金代替纯铝作为接触和互连材料

优点： 可削弱尖楔问题

新问题：

- **硅的分凝问题：** 在较高合金退火温度下溶解在Al中的Si，在冷却过程中又从Al中析出
- 未溶解的硅形成硅单晶节瘤，影响器件可靠性
- 可能导致互连线短路
- 欧姆接触电阻变大
- 引线键合困难

方法2：双层金属化（铝-重掺杂多晶硅）

结构： 在淀积铝膜前先淀积一层重P（As）掺杂多晶硅

原理： 提供溶解于铝中所需的硅原子，从而抑制了尖楔现象

应用： 铝-掺杂多晶硅双层金属化结构成功应用于nMOS工艺中

注意：

- 铝与未掺杂多晶硅接触时，会发生多晶硅重组现象
- 掺杂（重磷、砷）的多晶硅，这种重组现象不存在
- 可能与磷在多晶硅晶粒间界中分凝，使晶粒间界中的硅原子的自由能减少，降低了硅原子在铝中的溶解度

方法3：金属阻挡层结构

原理： 在铝、硅之间淀积一层薄金属层（阻挡层），代替重磷掺杂多晶硅

常用材料： 硅化物（因为硅化物可以和硅表面的氧化层发生反应）

- TiN
- TaN
- PtSi_2

要求：

- 与硅形成低阻接触
- 和Al不反应
- 沉积及形成过程与整个工艺相容

3.3 电迁移现象 (Electromigration)

3.3.1 电迁移定义

定义： 在高电流密度 (10^4 A/cm^2) 作用下，互连引线中的金属原子将会沿着电子运动方向进行迁移并影响质量运输。这种自由场和载流子引起的质量输运现象就是电迁移。

本质： 导体原子与通过该导体的电子流互相作用，对于铝，就是铝原子沿着晶粒间界的扩散。

后果：

- 一个方向形成空洞，使互连引线开路或断开
- 另一个方向则由于铝原子的堆积而形成小丘
- 造成光刻困难
- 多层布线之间的短路

重要性： 电迁徙是半导体器件和IC失效的主要机理之一

3.3.2 平均失效时间 (MTF)

定义： MTF (Mean Time to Failure) 是50%互连引线失效的时间，是衡量元器件和电路可靠性的参量。

公式：

$$\text{MTF} = A / (J^2) \times \exp(E_a / kT)$$

其中：

- A：常数
- J：电流密度
- E_a ：激活能 (Al: $E_a = 0.5 \text{ eV}$)
- k：玻尔兹曼常数
- T：温度

结论：

- 低温晶粒间界扩散是迁徙的主要形式

- 电流密度越大，失效时间越短
- 温度越高，失效时间越短

3.3.3 改善电迁移的方法

方法1：采用Al-Cu和Al-Si-Cu合金

典型组成： Al-Si (1%~2%) - Cu (4%)

原理： 杂质在铝晶粒晶界分凝，可以降低铝原子在铝晶界的扩散系数

效果： 使MTF提高一个数量级

缺点：

- 增大了电阻率
- 不易刻蚀
- 易受Cl₂腐蚀

方法2：覆盖介质层

原理： 在铝互连上覆盖介质层，提供机械约束

方法3：Al膜淀积时通入少量氧

原理： 形成细小的Al₂O₃颗粒，阻碍铝原子扩散

方法4：三层夹心结构

结构： Al / 过渡金属层 (Ti, Cr, 约500Å厚) / Al

工艺： 通过400°C退火1小时后，在两层铝之间形成金属间化合物

效果：

- 防止空洞穿越整个金属引线
- 降低铝在晶粒间界的扩散系数
- 使MTF提高2~3个数量级

方法5：寻找新的互连金属材料

解决方案： Cu互连 (0.18μm以下工艺)

3.4 铜互连技术

3.4.1 为什么需要铜互连

铝互连的问题： 在0.13μm工艺节点：

- 电迁移严重
- 电阻率偏高
- 浅结穿透等问题

铜的优势：

- **低电阻率：** Cu电阻率 = $2.0 \mu\Omega \cdot \text{cm}$ (比Al低约35%)
- **抗电迁移能力强：** Cu的电迁移阈值比Al高约10倍
- **更好的可靠性**

RC延迟改善：

$$RC = (\rho l / wt) \times (\epsilon w l / t_{ox}) = (\rho \epsilon l^2) / (t \times t_{ox})$$

- 低电阻率材料 (Cu)
- 低k介质材料
- 显著降低RC时间延迟

应用： 0.18μm以下工艺得到广泛应用

3.4.2 铜互连的工艺挑战

铜的工艺问题：

1. **电镀问题：** 电镀或化学镀的方法，与CMOS工艺的兼容性不很好
2. **PVD问题：** 生成的空洞多，抗电迁移性能差
3. **CVD问题：** 可靠性不好
4. **缺乏刻蚀工艺：** 铜不易刻蚀

解决方案： 双大马士革 (Dual-Damascene) 工艺

3.4.3 双大马士革工艺

原理： 互连+通孔同时淀积，CMP时仅需对互连材料进行

工艺流程：

1. 沉积介质层

- 在下层金属上沉积低k介质材料

2. 刻蚀通孔 (Via)

- 光刻定义通孔位置
- 刻蚀通孔到下层金属

3. 刻蚀沟槽 (Trench)

- 光刻定义互连线位置
- 刻蚀沟槽

4. 沉积阻挡层

- 溅射TaN或TiN阻挡层 (防止Cu扩散)
- 覆盖沟槽和通孔侧壁和底部

5. 沉积种子层

- PVD溅射薄Cu种子层

6. 电镀铜

- ECP电镀填充沟槽和通孔

7. 化学机械抛光 (CMP)

- 去除多余的Cu、阻挡层
- 平坦化表面

8. 重复

- 进行下一层互连

优点:

- 工艺简化, 成本降低
- 仅需一次填充和一次CMP
- 避免通孔对准问题

3.5 低k介质材料

3.5.1 低k介质的必要性

定义: 介电常数比SiO₂低的介质材料, 一般小于3.5

目的: 降低寄生电容C, 提高速度

RC延迟公式:

$$RC = (\rho l / wt) \times (\epsilon w l / t_{ox}) = (\rho \epsilon l^2) / (t \times t_{ox})$$

结论: 低k介质材料与Cu互连配合使用, 可显著降低RC时间延迟

3.5.2 低k介质材料要求

- 低k值 ($k < 3.5$)
- 低残余应力
- 高平整能力
- 高间隙填补能力
- 低淀积温度
- 工艺简单
- 易于集成

3.5.3 常见低k介质材料

类型：

1. 有机低k材料

- SiLK ($k \approx 2.6$)
- Flare ($k \approx 2.5$)

2. 无机低k材料

- FSG (氟掺杂硅玻璃, $k \approx 3.5 \sim 3.7$)
- HSQ (氢倍半硅氧烷, $k \approx 2.9 \sim 3.0$)
- MSQ (甲基倍半硅氧烷, $k \approx 2.6 \sim 2.8$)

3. 多孔低k材料

- 通过引入孔隙降低介电常数
- k可低至2.0~2.5
- 极限值是空气 ($k = 1$)

挑战： 多孔电介质材料极脆，给集成工艺带来很大挑战

3.6 化学机械抛光 (CMP)

3.6.1 CMP原理

应用： 常用于金属层和介质层的平坦化

原理： 化学腐蚀 + 机械研磨的协同作用

组成：

- 抛光垫 (聚酯类)
- 抛光液 (含磨料和化学试剂)
- 旋转台

- 压力控制

3.6.2 Cu的CMP工艺

要求：

- 对小尺寸图形不敏感
- 对铜的腐蚀损伤很小
- 平整度能达到后续工艺要求
- 在金属和介质界面有好的工艺停止特性

参数：

- 抛光垫：聚酯类
- 抛光液：碱性硅溶胶，pH值10.5
- 抛光时间：约30min
- 压力：3~4 PSI
- 转速：150~175 rpm

问题：

- 终点探测（需要使用中止层）
- 研磨产物的清洗

3.7 多层互连技术

3.7.1 多层互连的必要性

背景：

- 集成电路技术按摩尔定律发展
- 器件特征尺寸减小，集成度不断提高
- 布线资源与集成度的矛盾

单层互连的问题：

- 互连线所占面积成为决定芯片面积的主要因素
- 互连线延迟可以与器件门延迟相比较
- 互连系统已经成为限制集成电路技术进一步发展的重要因素

3.7.2 多层互连的优点

1. 增加集成密度

- 可以使VLSI的集成密度大大增加
- 互连是器件之间的互连

2. 降低延迟时间

$$RC = (\rho l^2)/(t \times t_{ox})$$

- 可以在更小的芯片面积上实现相同的电路功能

3. 提高布线灵活性

代价： 互连线每增加一层，需要增加两块掩膜版

3.7.3 全局互连问题

问题： 全局互连线较长，造成电路延迟的主要因素

解决方法：

- 采用宽的尺寸设计以尽可能减小互连延迟
- 选用电阻率低的材料（Cu）
- 低k介质，气隙（air-gap），极限值是k=1
- 设计新型结构

4. 发展趋势

4.1 铜互连的技术瓶颈

4.1.1 摩尔定律的挑战

现状：

- 摩尔定律持续推进，晶体管密度不断提高
- 对互连材料的性能要求也逐步提升
- 互连线密度大（占到芯片总面积的70~80%）
- 连线的宽度窄（电阻增大，电流密度增加）

铜互连的问题： 在纳米尺度下：

- 电迁移效应

- 可靠性下降
- RC延迟增加
- 制约了高性能芯片的发展

物理限制： Cu的电子平均自由程约为39 nm

当互连线宽度接近或小于电子平均自由程时：

- 表面散射增加
- 电阻率显著上升
- 铜互连优势减弱

4.2 先进钴互连技术

4.2.1 为什么需要钴互连

钴互连的优势：

- 电阻率更低（在纳米尺度）
- 导电金属比例增加
- 粘附性好
- 间隙填充性好

电阻率比较： 当沟道尺寸<10nm时，钴的电阻率低于铜

4.2.2 钴互连的应用

应用节点： 7nm以下技术节点

应用位置：

- 芯片底层（沟道接触部分）
- M0层和M1层
- 短距离连接
- 替换铜或钨

TSMC案例：

- 在7nm技术节点的晶体管中使用Co塞结构代替W塞结构
- 作为沟道中的接触部分
- 可以使接触电阻降低50%

Intel案例：

- Intel 10nm工艺后端局部互连集成的栅极接触
- 使用钴作为接触材料

4.2.3 钴互连工艺过程

工艺流程：

1. 刻蚀图案

- 在低k介质上刻蚀需要填充的图案

2. CVD沉积阻挡层

- 沉积TiN阻挡层

3. ALD粘结层

- 沉积WC(N)粘结层

4. CVD钴种子层

- 沉积1~3nm钴种子层

5. CVD沉积钴

- 填充钴

6. 退火

- 对镀层进行退火控制

7. CMP

- 化学机械抛光

4.2.4 钴互连工艺挑战

难点：

- 工艺难度大
- 每个步骤都将对钴互连的可靠性产生较大影响

具体挑战：

- 低k介质上刻蚀控制
- CVD阻挡层的质量控制
- ALD粘结层的均匀性
- 钴的填充过程（无空洞）
- 退火工艺的优化

局限性： 钴仅仅作为芯片底层中替换铜或钨的短距离连接，尚未应用于全部互连层

4.3 其他先进技术

4.3.1 镂空铜互连结构

概念： 在铜互连中引入空气间隙（air gap）

优点：

- 空气的介电常数 $k=1$ （最低）
- 显著降低寄生电容
- 改善RC延迟

挑战：

- 工艺复杂
- 机械强度问题

4.3.2 超级通孔技术

概念： 优化通孔设计和工艺

目标：

- 降低通孔电阻
- 提高可靠性

4.3.3 石墨烯互连

潜力：

- 极高的载流子迁移率
- 优异的导电性
- 原子级厚度

挑战：

- 制备工艺不成熟
- 与CMOS工艺兼容性
- 成本问题

5. 总结与知识点梳理

5.1 互连基础对比

5.1.1 铝互连 vs 铜互连

特性	铝互连	铜互连
电阻率	2.7 $\mu\Omega\cdot\text{cm}$	2.0 $\mu\Omega\cdot\text{cm}$
电迁移阈值	$\sim 2.5\times 10^5\text{ A/cm}^2$	$\sim 2.5\times 10^6\text{ A/cm}^2$
工艺节点	0.18 μm 及以上	0.18 μm 以下
沉积方法	PVD（溅射、蒸发）	ECP电镀
图形化方法	直接刻蚀	大马士革工艺
阻挡层	TiN、TaN	TaN、Ta
主要问题	尖楔、电迁移	扩散、工艺复杂

5.2 核心概念总结

5.2.1 互连分类

按功能和线长：

- 1. **全局互连**：最上层，长距离，主要延迟来源
- 2. **中级互连**：中间层，中等距离
- 3. **局域互连**：底层，短距离，栅和晶体管互连

5.2.2 关键参数

互连线电阻：

$$R_{\text{line}} = R_S \times n = (\rho l)/(wt)$$

互连线电容：

$$C_{\text{line}} = (\epsilon_{\text{ox}} \times w \times l) / T_{\text{ox}}$$

RC延迟:

$$\tau = R_{\text{line}} \times C_{\text{line}} = (\rho \epsilon_{\text{ox}} l^2) / (t \times T_{\text{ox}})$$

降低RC延迟的方法:

- 降低电阻率 ρ (使用Cu)
- 降低介电常数 ϵ (使用低k材料)
- 增加金属厚度 t
- 增加介质厚度 T_{ox} (但会增加芯片厚度)

5.2.3 铝互连关键问题

1. 尖楔现象

原因: Si在Al中的高溶解度和不均匀消耗

影响因素:

- 界面氧化层厚度
- 衬底晶向
- 退火温度和时间

解决方案:

- Al-Si合金 (但有分凝问题)
- 双层金属化 (Al+重掺杂多晶硅)
- 金属阻挡层 (TiN、TaN、PtSi₂)

2. 电迁移现象

平均失效时间:

$$\text{MTF} = A / (J^2) \times \exp(E_a / kT)$$

影响因素:

- 电流密度 J (越大, MTF越短)
- 温度 T (越高, MTF越短)
- 晶粒结构

改善方法:

- Al-Si-Cu合金
- 三层夹心结构
- 覆盖介质层
- 使用Cu替代Al

5.3 铜互连工艺总结

5.3.1 双大马士革工艺流程

关键步骤：

1. 沉积介质层（低k材料）
2. 刻蚀通孔
3. 刻蚀沟槽
4. 沉积阻挡层（TaN）
5. 溅射种子层（Cu）
6. 电镀铜（ECP）
7. 化学机械抛光（CMP）

优点：

- 互连和通孔同时填充
- 仅需一次CMP
- 避免对准问题
- 工艺简化

5.3.2 CMP关键参数

Cu CMP参数：

- 抛光垫：聚酯类
- 抛光液：碱性硅溶胶，pH 10.5
- 压力：3~4 PSI
- 转速：150~175 rpm
- 时间：约30 min

5.4 重要公式和数据

5.4.1 电阻率数据

材料	电阻率 ($\mu\Omega\cdot\text{cm}$)	应用
纯Al	2.7	早期互连
Al合金	3.5	0.18 μm 以上
Cu	2.0	0.18 μm 以下
W	5.3	通孔填充

5.4.2 介电常数数据

材料	介电常数 k	应用
SiO ₂	3.9	传统介质
FSG	3.5~3.7	低k介质
HSQ	2.9~3.0	低k介质
MSQ	2.6~2.8	低k介质
SiLK	2.6	有机低k
多孔低k	2.0~2.5	先进节点
空气	1.0	理论极限

5.4.3 关键温度数据

- Al-Si共熔温度：577°C
- Si在Al中固溶度（400°C）：0.25 wt%
- TiN CVD温度：400~700°C
- CMP退火温度（三层结构）：400°C

5.5 工艺选择指南

5.5.1 金属化方法选择

工艺节点	互连材料	沉积方法	图形化方法	阻挡层
>0.25μm	Al	PVD溅射	干法刻蚀	TiN
0.18~0.25μm	Al-Cu	PVD溅射	干法刻蚀	TiN/TaN
0.13~0.18μm	Cu	ECP电镀	大马士革	TaN/Ta
<0.13μm	Cu	ECP电镀	双大马士革	TaN/Ta
7nm局域	Co	CVD	大马士革	TiN

5.5.2 沉积方法对比

方法	优点	缺点	应用
真空蒸发	简单、快速	台阶覆盖差	早期工艺
溅射	均匀性好	高深宽比差	Al互连
准直溅射	改善填充	速率低	高深宽比
CVD	台阶覆盖好	温度高	W、TiN
ECP	无空洞填充	需种子层	Cu互连

5.6 记忆技巧

5.6.1 互连延迟记忆口诀

RC延迟公式： "ρε长度平方，除以厚度再除介质厚"

$$\tau = (\rho \epsilon \ l^2) / (t \times t_{ox})$$

降低延迟： "低阻低介厚金属"

- 低电阻率 (Cu)
- 低介电常数 (低k)
- 厚金属层

5.6.2 铝问题记忆口诀

尖楔现象： "硅溶铝中不均匀，尖钉楔入结失效"

- Si在Al中高溶解度
- 不均匀消耗形成尖楔
- p-n结穿透失效

电迁移： "高电流密度原子移，空洞小丘线失效"

- 高电流密度驱动
- 晶界扩散
- 形成空洞和小丘

解决铝问题： "合金阻挡三层夹，最终还是改用铜"

5.6.3 双大马士革记忆

工艺步骤： "先通孔后沟槽，阻挡种子镀铜抛"

1. 刻蚀通孔
2. 刻蚀沟槽
3. 沉积阻挡层
4. 溅射种子层
5. 电镀铜
6. CMP抛光

5.7 与其他章节的联系

与刻蚀工艺 (Chapter 8)：

- 金属图形化需要刻蚀工艺
- Al采用干法刻蚀 (Cl_2/BCl_3)
- Cu采用大马士革工艺 (刻蚀介质)
- CMP相当于"反向刻蚀"

与薄膜沉积：

- PVD沉积Al
- CVD沉积W、TiN
- ECP电镀Cu
- 台阶覆盖性要求

与扩散：

- Si在Al中的扩散导致尖楔
- Cu在介质中的扩散需要阻挡层
- 退火温度控制

与氧化：

- 接触孔前需去除氧化层
- Al与SiO₂反应改善粘附
- 低k介质替代SiO₂

5.8 复习重点

5.8.1 必须掌握的概念

1. ☒ 互连的分类和作用
2. ☒ 互连线电阻和电容的计算
3. ☒ RC延迟及其影响因素
4. ☒ 铝尖楔现象的原因和解决方法
5. ☒ 电迁移现象和MTF公式
6. ☒ 铜互连的优势和工艺挑战
7. ☒ 双大马士革工艺流程
8. ☒ 低k介质材料的作用
9. ☒ CMP的原理和参数
10. ☒ 多层互连的必要性

5.8.2 需要理解的问题

1. 为什么深亚微米工艺需要铜互连和低k介质？
2. 铝尖楔现象为什么在<100>晶向更严重？
3. 为什么铜不能用传统的刻蚀方法图形化？
4. 双大马士革工艺相比传统工艺有什么优势？
5. 为什么7nm以下节点考虑使用钴互连？

5.8.3 可能的计算题

1. 给定互连线尺寸和材料参数，计算电阻
2. 给定电容参数，计算RC延迟
3. 比较Al和Cu互连的RC延迟差异
4. 给定电流密度和温度，估算MTF

5. 计算不同介质材料对RC延迟的影响

5.9 实际应用案例

5.9.1 铝互连工艺流程

典型工艺：

1. 清洗接触孔
2. PVD溅射TiN阻挡层
3. PVD溅射Al-Cu合金
4. 光刻定义互连图形
5. 干法刻蚀Al-Cu
6. 去除光刻胶
7. 沉积介质层
8. 平坦化

5.9.2 铜互连工艺流程

双大马士革工艺：

1. 沉积低k介质（如MSQ）
2. 光刻定义通孔
3. 刻蚀通孔
4. 光刻定义沟槽
5. 刻蚀沟槽
6. 去除光刻胶和清洗
7. PVD溅射TaN阻挡层
8. PVD溅射Cu种子层
9. ECP电镀Cu填充
10. 退火处理
11. CMP去除多余Cu和阻挡层
12. 重复进行下一层

5.9.3 先进节点互连

7nm节点技术：

- M0和M1层使用Co互连
- 中间层使用Cu互连
- 全局互连使用加厚Cu

- 超低k介质 ($k < 2.5$)
- 气隙技术

5.10 前沿技术与发展趋势

5.10.1 材料创新

1. 钴互连

- 应用于7nm及以下节点
- 底层局域互连
- 降低接触电阻

2. 钌 (Ru) 互连

- 更低的电阻率 (纳米尺度)
- 更好的抗电迁移性能
- 研究阶段

3. 石墨烯和碳纳米管

- 极高的载流子迁移率
- 原子级厚度
- 工艺挑战大

5.10.2 结构创新

1. 气隙技术

- 最低介电常数 ($k=1$)
- 镂空结构
- 工艺复杂度高

2. 3D互连

- TSV (硅通孔)
- 混合键合
- 缩短互连距离

3. 单片3D集成

- 顺序堆叠
- 极短互连
- 低温工艺要求

5.10.3 工艺创新

1. 选择性沉积

- 仅在金属表面沉积
- 无需图形化

- 自对准

2. 原子层沉积 (ALD)

- 逐层控制
- 优异的台阶覆盖
- 超薄阻挡层

3. 超临界流体清洗

- 避免图形坍塌
- 低k介质保护
- 环保工艺

5.11 常见问题与解决方案

问题	可能原因	解决方案
空洞	填充不完全	优化电镀工艺、使用准直溅射
开路	电迁移	使用Cu、添加阻挡层
短路	CMP过度、小丘	优化CMP、改善电迁移
高电阻	空洞、界面问题	改善填充、优化阻挡层
电容过大	介质k值高	使用低k材料、气隙
可靠性差	电迁移、应力	合金化、优化热处理

总结

本章详细介绍了金属化与互连工艺，这是集成电路制造中连接各个器件的关键技术。主要内容包括：

- ✅ **互连基础**：理解互连的分类、电阻电容计算、RC延迟的重要性
- ✅ **铝互连**：掌握铝的优缺点、尖楔现象、电迁移及其解决方案
- ✅ **铜互连**：深入理解双大马士革工艺、低k介质、CMP技术
- ✅ **多层互连**：了解多层互连的必要性和实现方法
- ✅ **先进技术**：掌握钴互连等前沿发展趋势

随着技术节点不断缩小，互连已成为限制芯片性能的关键因素。从铝到铜，再到钴，材料和工艺的创新持续推动集成电路技术的发展。理解互连技术对于掌握现代集成电路制造至关重要。

学习建议：

1. 深入理解RC延迟的物理意义和计算方法
2. 掌握铝互连的两大问题及解决方案
3. 重点掌握双大马士革工艺流程
4. 理解低k介质的作用和挑战
5. 了解先进节点的技术趋势
6. 能够根据要求选择合适的互连方案

本笔记基于Chapter 9课件整理，适用于集成电路工艺技术基础课程复习使用。