

DIC Lab3 Report

姓名：冯峻 学号：523031910148

2025 年 12 月 3 日

目录

1	Introduction and background	3
1.1	实验全局配置	3
1.2	逻辑门的 HSPICE 定义	3
1.3	仿真配置说明	4
2	Task 1: Use Logical Effort to Size Gates	6
2.1	实验电路	6
2.2	理论优化阶段	6
2.2.1	critical path 延迟函数的极值求解	6
2.2.2	critical path 的理论最优尺寸参数组合	7
2.3	HSPICE 仿真阶段	7
2.3.1	仿真结果与分析	8
3	Task 2: Use Logical Effort to Optimize 4×16 Decoder	9
3.1	实验电路	9
3.2	critical path	9
3.3	理论优化阶段	10
3.3.1	critical path 延迟函数的极值求解	10
3.3.2	critical path 的理论最优尺寸参数组合	11
3.4	HSPICE 仿真阶段	12
3.4.1	插入反相器级数的进一步确定	12
3.4.2	尺寸参数的精细扫描	12
3.4.3	仿真结果与分析	13
4	Task 3: Use Logical Effort to Optimize 5×32 Decoder	14
4.1	实验电路	14
4.2	理论优化阶段	15

4.2.1	critical path 的延迟函数极值求解	15
4.2.2	critical path 的理论最优尺寸参数组合	19
4.3	HSPICE 仿真阶段	19
4.3.1	插入反相器级数的进一步确定	19
4.3.2	尺寸参数的精细扫描	21
4.3.3	仿真结果与分析	22
5	Observations and conclusions	24
	附录	26
A	逻辑门的子电路定义	26
B	实验代码的相关说明	27

1 Introduction and background

本项目基于逻辑努力（Logical Effort）方法对数字电路进行优化，旨在通过合理选择电路中各个逻辑门的尺寸，以最小化信号传播延迟。逻辑努力是一种通过分析电路中每个逻辑门的延迟和负载来指导电路设计的方法。

然而，理论与实际有不可避免的偏差，但是基于逻辑努力的分析方法依旧可以为们指明一个方向。我们可以根据这一方法分析电路中各个逻辑门、晶体管的尺寸参数范围，在此基础上，借助仿真工具，通过对电路进行建模和仿真，我们可以找到最佳的门尺寸组合，从而提高电路性能。

1.1 实验全局配置

本实验采用 HSPICE 进行电路仿真，仿真环境配置如下：

1. 工艺库：PTM 16HP FinFETs
2. 仿真等级：RUNLVL = 6
3. 栅极长度： $L_g = 20\text{nm}$
4. 供电电压： $V_{DD} = 0.75\text{V}$
5. 仿真温度： $T = 25^\circ\text{C}$

1.2 逻辑门的 HSPICE 定义

为了节省篇幅，这里仅给出 2-NAND 门的子电路定义作为示例，其余 Inverter, 2-NOR, 3-NAND, 3-NOR 们的子电路定义见附录。

这些逻辑门的子电路定义均采用了 FinFET 晶体管模型，并通过调整 FinFET 的 fin number (NFIN 参数) 来改变晶体管的尺寸，从而实现对逻辑门驱动能力的调节。但是这里有一个关键问题：晶体管的 NFIN 参数并不直接等于输入栅电容相对于参考反相器 (NMOS, PMOS NFIN = 1) 的倍数。

以一个 n-NAND 为例，NFIN 参数的定义与逻辑门输入栅电容的关系为：

$$S_P = CM/g$$

$$S_N = CM/g \times n$$

其中 CM 是输入栅电容相对于参考反相器的放大倍数， g 是逻辑门的逻辑努力， n 是逻辑门的输入数目， S_N 和 S_P 分别是 NMOS 和 PMOS 晶体管的尺寸（即 NFIN 参数）。

例如，2-NAND 在 HSPICE 中的定义代码如下：**2-NAND**

```

1 * Sub circuit: 2-NAND
2 * g = 1.5
3 * CM到SN/SP转换: SN = (CM/1.5)*2, SP = CM/1.5
4 .subckt NAND2 in1 in2 out vdd gnd SN=1 SP=1 Lg=20n
5 * PUN
6 Mp1 out in1 vdd vdd pfet L='Lg' NFIN='SP'
7 Mp2 out in2 vdd vdd pfet L='Lg' NFIN='SP'
8 * PDN
9 Mn1 out in1 source1 gnd nfet L='Lg' NFIN='SN'
10 Mn2 source1 in2 gnd gnd nfet L='Lg' NFIN='SN'
11 .ends NAND2

```

Inverter, 2-NAND, 2-NOR 的电路示意图分别见图1a、1b、1c。




图 1: Inverter, 2-NAND, 2-NOR 示意图

3-NAND, 3-NOR 门的示意图分别见图2a、2b。

1.3 仿真配置说明

本次 SPICE 仿真过程中，有几点注意事项：

1. 由于工艺库采用的是 16hp FinFET，可以近似认为相同尺寸 (W, L) 的 NMOS 和 PMOS 具有相同的电流驱动能力（即具有相同的导通电阻），因此，在构建驱动能力相同的 PUN 和 PDN 时，确保 PUN 和 PDN 在最坏情况下拥有相同的导通电阻，就是要确保在最坏情况下，PUN 和 PDN 具有相同的等效尺寸。




图 2: 3-NAND, 3-NOR 示意图

2. 在 1. 的前提下，我们利用”NFIN” 参数来评判 FinFET 的尺寸。但是”NFIN” 只能是整数，因此，在后续组合逻辑门链优化过程中，计算出来的理论尺寸，实验中采取四舍五入的方式得到实际仿真使用尺寸。

3. 延时的测量方法：测量出在两种输入翻转（从高到低和从低到高）情况下的，输出的 t_{pHL} 和 t_{pLH} ，然后用平均延时：

$$t_p = \frac{t_{pHL} + t_{pLH}}{2}$$

衡量该 **critical path** 的性能。

4. 在后续所有任务中，我们用符号： CM (cap multiply) 代表逻辑门输入栅电容相对于参考反相器输入栅电容的倍数。用 S_N 和 S_P 代表一个逻辑门中 N 管和 P 管的尺寸（因为 Static CMOS 无偏斜逻辑门中的同一类型晶体管尺寸都相同，所以我们用一个变量来表示）。相应的， S_N^{Gate} 和 S_P^{Gate} 表示逻辑门 Gate 的 N 管尺寸和 P 管尺寸。

5. 在 Task2 和 Task3 中，我们用 $z_1 \sim z_m$ 代表插入的 m 级反相器及其尺寸。

2 Task 1: Use Logical Effort to Size Gates

2.1 实验电路

本 Task 研究的组合逻辑门链见图3




图 3: Task1 电路

从图3可知，电路信号链为：

$a \rightarrow \text{inv}(\text{minimum size}) \rightarrow b \rightarrow 3\text{-NAND} \rightarrow c \rightarrow 2\text{-NOR} \rightarrow d \rightarrow \text{inv2} \rightarrow e \rightarrow \text{load}(64 \times \text{inv})$

。其中 a 作为 input, e 作为 output。

我们需要选择合适的 3-NAND、2-NOR、inv2 尺寸，以使得从 a 到 e 的延迟最小。
衡量延时的方法为： $t_p = (t_{pHL} + t_{pLH})/2$ 。

2.2 理论优化阶段

2.2.1 critical path 延迟函数的极值求解

我们从已知组合逻辑门能够获取的指标（本征延迟 p 、逻辑努力 g 、电容倍数 CM 、等效扇出 f 、分支努力 b ）参见表1（设第一个 $\text{inv}(\text{minimum size})$ ，3-NAND，2-NOR，inv2 的参数下标分别为 1, 2, 3, 4）

表 1: Task1 组合逻辑门链的逻辑门关键指标

stage	inv(minimum size)	3-NAND	2-NOR	inv2
p	$p_1 = 1$	$p_2 = 3$	$p_3 = 2$	$p_4 = 1$
g	$g_1 = 1$	$g_2 = 2$	$g_3 = \frac{3}{2}$	$g_4 = 1$
CM	$CM_1 = 1$	$CM_2 = x$	$CM_3 = y$	$CM_4 = z$
f	$f_1 = x$	$f_2 = y/x$	$f_3 = z/y$	$f_4 = 64/z$
b	$b_1 = 1$	$b_2 = 1$	$b_3 = 1$	$b_4 = 1$

因此，通过计算，得到该链的 G, B, F, H 值/变量表示参见表2。

表 2: Task1 组合逻辑门链的路径关键指标

Path logical effort(G)	Branching effort(B)	Path electri- cal effort(F)	Path effort(H)	Total parasitic delay(P)	$H_{\min}$
3	1	64	$\sum_{i=1}^4 g_i f_i b_i$	7	192

2.2.2 critical path 的理论最优尺寸参数组合

通过 AM-GM 不等式, 得到 best stage effort:

$$h_{\text{opt}} = H^{1/N} = 192^{1/4} \approx 3.72$$

因此, 我们从前往后, 以此计算出这条链上的所有逻辑门的等效扇出以及尺寸:

1. inv(minimum size): $CM_1 = 1, f_1 = h_{\text{opt}}/(g_1 b_1) = 3.722/(1 \cdot 1) = 3.722$
2. 3-NAND: $CM_2 = f_1 CM_1 = 3.722, f_2 = h_{\text{opt}}/(g_2 b_2) = 3.722/(2 \cdot 1) = 1.861$
3. 2-NOR: $CM_3 = f_2 CM_2 = 6.928, f_3 = h_{\text{opt}}/(g_3 b_3) = 3.722/(3/2 \cdot 1) = 2.482$
4. inv2: $CM_4 = f_3 CM_3 = 17.193, f_4 = h_{\text{opt}}/(g_4 b_4) = 3.722/(1 \cdot 1) = 3.722$
5. Cload: $CM_5 = f_4 CM_4 = 17.193 \times 3.722 \approx 63.992 \approx 64 \rightarrow$ 与实际值几乎一致 I,

代表计算结果正确。

通过该值计算得到的四个逻辑门的等效扇出以及尺寸的理论最优值见表3

表 3: Task1 通过理论计算得到的 f, CM, S_N, S_P 最优值

stage	inv(minimum size)	3-NAND	2-NOR	inv2
CM	$CM_1 = 1$	$CM_2 = 3.722$	$CM_3 = 6.928$	$CM_4 = 17.193$
f	$f_1 = 3.722$	$f_2 = 1.861$	$f_3 = 2.482$	$f_4 = 3.722$
(S_N, S_P)	$(1, 1)$	$(5.58, 1.86)$	$(4.62, 9.24)$	$(17.19, 17.19)$

但是在实际 HSPICE 仿真阶段, 我们使用 FinFET 的 NFIN 参数来改变晶体管尺寸, 但是由于 FinFET 的 fin number 必须为整数, 所以我们需要将表3中的尺寸参数四舍五入后得到仿真时所有的实际尺寸, 见表4

2.3 HSPICE 仿真阶段

在仿真时, 为了能够在相对比较大的范围内扫描, 得到最优解, 我们不仅选择理论最优 (NAND3: $(S_N, S_P) = (6, 2)$, NOR2: $(S_N, S_P) = (5, 9)$, INV2: $(S_N, S_P) = (17, 17)$), 还在其附近进行参数扫描, 以获得更精确的最优延迟。

具体扫描范围为:

表 4: Task1 通过理论计算得到的用于 HSPICE 仿真的逻辑门实际尺寸

stage	inv(minimum size)	3-NAND	2-NOR	inv2
CM	$CM_1 = 1$	$CM_2 = 4$	$CM_3 = 7$	$CM_4 = 17$
(S_N, S_P)	(1, 1)	(6, 2)	(5, 9)	(17, 17)

- NAND3: $S_N \in [5, 6, 7]$ (对应 $S_P = S_N/3$ 取整后)
- NOR2: $S_N \in [3, 5, 7]$ (对应 $S_P = S_N \times 2$)
- INV2: $S_N \in [14, 17, 20]$ (对应 $S_P = S_N$)

值得注意的是，我们在 HSPICE 实际仿真时，只会扫描尺寸 S_N ，**因为我们默认确保 critical path 中的组合逻辑门链的 PUN 和 PDN 导通电阻相同。**

2.3.1 仿真结果与分析

上述参数组合一共有 $3 \times 3 \times 3 = 27$ 个点，我们将一部分结果（尺寸， t_{pLH}, t_{pHL}, t_p ）展示在表格5中。

值得注意的是，理论得出的最优尺寸组合为：NAND3 $(S_N, S_P) = (6, 2)$ ，NOR2 $(S_N, S_P) = (5, 9)$ ，INV2 $(S_N, S_P) = (17, 17)$ ，对应的延迟为： $t_{pLH} = 32.37ps$ ， $t_{pHL} = 29.29ps$ ， $t_p = 30.83ps$ 。

但是仿真结果表明，**仿真得出的最优尺寸组合为：NAND3 $(S_N, S_P) = (5, 2)$ ，NOR2 $(S_N, S_P) = (5, 10)$ ，INV2 $(S_N, S_P) = (14, 14)$ ，对应的延迟参数为 $t_{pLH} = 30.71ps$ ， $t_{pHL} = 28.33ps$ ， $t_p = 29.52ps < 30.83ps$ 。**

表 5: Task1 部分仿真结果

NAND3		NOR2		INV2	延迟结果		
S_N	S_P	S_N^{NOR2}	S_P^{NOR2}	$(S_N, S_P)^{INV2}$	$t_{pLH}(ps)$	$t_{pHL}(ps)$	$t_p(ps)$
5	2	5	10	(14,14)	30.71	28.33	29.52
5	2	3	6	(14,14)	30.67	28.85	29.76
5	2	3	6	(17,17)	31.78	29.93	30.85
5	2	5	10	(17,17)	31.40	29.01	30.20
5	2	7	14	(14,14)	31.84	28.78	30.31
6	2	5	10	(17,17)	32.37	29.29	30.83

3 Task 2: Use Logical Effort to Optimize 4×16 Decoder

3.1 实验电路

本任务利用互补逻辑门搭建一个完整的 4 to 16 解码器。电路结构包含四层：

第一层是 4 个反相器，输入 A_3, A_2, A_1, A_0 ，输出 $\overline{A_3}, \overline{A_2}, \overline{A_1}, \overline{A_0}$ （我们分别记为： NA_3, NA_2, NA_1, NA_0 ）；

第二层是 4 个反相器，输出 $\overline{\overline{A_3}}, \overline{\overline{A_2}}, \overline{\overline{A_1}}, \overline{\overline{A_0}}$ （我们分别记为： PA_3, PA_2, PA_1, PA_0 ）；

第三层是 8 个 NAND2 门，实现 $\{PA_3, NA_3\}$ 和 $\{PA_2, NA_2\}$ 的笛卡尔积、以及 $\{PA_1, NA_1\}$ 和 $\{PA_0, NA_0\}$ 的笛卡尔积；这两组笛卡尔积会分别预编码： $\bar{A}_3\bar{A}_2 \rightarrow A_3A_2$ 以及 $\bar{A}_1\bar{A}_0 \rightarrow A_1A_0$ 。

最后一层是 16 个 NOR2 门，输出 word0 到 word15。负载电容等效于 128 倍最小反相器尺寸的反相器。

详细电路以及待研究的 critical path 见图4a以及图4b。




图 4: 4 to 16 decoder 实验电路图

3.2 critical path

由图4不难发现，电路中的所有关键路径种类相同，即都经过了两级反相器、一级 2-NAND 以及以及 2-NOR 门，共 8 条。因此我们选择其中任意一条 critical path 讨论即可。这里选择了：

$A_3 \rightarrow \text{Xinv31} \rightarrow NA_3 \rightarrow \text{Xinv32} \rightarrow PA_3 \rightarrow \text{XNAND2_7} \rightarrow PA3_PA2 \rightarrow \text{XNOR2_15} \rightarrow \text{word15} \rightarrow \text{Cload}(128 \times \text{inv})$ 。

其中 Xinv31、Xinv32 是 A_3 经过的第一、二级反相器，在本实验中均为最小反相器。XNAND2_7 是 PA_3 经过的其中一个 2-NAND 门，XNOR2_15 是信号 $PA3_PA2$ （即信号 A_3A_2 ）经过的 2-NOR 门。

优化目标是考察从电路中第一级反相器 Xinv31 的输出结点（即案例中的 NA_3 ）到负载电容输入结点的最小延迟，优化方法是在 word15 和负载电容间插入多级反相器作为缓冲。

3.3 理论优化阶段

3.3.1 critical path 延迟函数的极值求解

我们从已知组合逻辑门能够获取的指标（本征延迟 p 、逻辑努力 g 、电容倍数 CM 、等效扇出 f 、分支努力 b ）参见表6（设 Xinv32, XNAND2_7, XNOR2_15 的参数下标分别为 1, 2, 3, 4, $z_1 \sim z_m$ 分别代表插入的 m 级反相器）

表 6: Task2 组合逻辑门链的逻辑门关键指标

stage	Xinv32	XNAND2_7	XNOR2_15	$z_1 \sim z_m$
p	$p_1 = 1$	$p_2 = 2$	$p_3 = 2$	$[1, 1, \dots, 1]$
g	$g_1 = 1$	$g_2 = 3/2$	$g_3 = 3/2$	$[1, 1, \dots, 1]$
CM	$CM_1 = 1$	$CM_2 = x$	$CM_3 = y$	$[z_1, z_2, \dots, z_m]$
f	$f_1 = x$	$f_2 = y/x$	$f_3 = z_1/y$	$[z_2/z_1, z_3/z_2, \dots, 128/z_m]$
b	$b_1 = 2$	$b_2 = 4$	$b_3 = 1$	$[1, 1, \dots, 1]$

因此，通过计算，得到该链的 G, B, F, H 值/变量表示参见表7。

表 7: Task2 组合逻辑门链的路径关键指标

Path logical effort(G)	Branching effort(B)	Path electrical effort(F)	Path effort(H)	Total parasitic delay(P)	$H_{\min}$
$\frac{9}{4}$	8	128	$\sum_{i=1}^{m+3} g_i f_i b_i$	$m + 5$	2304

因此我们有路径延迟：

$$D = (m + 3) \cdot 2304^{1/(m+3)} + m + 5$$

3.3.2 critical path 的理论最优尺寸参数组合

理论上通过求导和数值计算，在：

$$h_{\text{opt}} \approx 3.59, m \approx 3.05$$

时 D 有最小值：28.8039。为了更精确的分析，我们使用 `Task2/opt.py` 脚本（求解最优 m 附近的最小 D 以及对应 h_{opt} ），获得了在 $m = 3$ 附近的几个 m 值对应的 h_{opt} 以及 $D_{\min}$ ，见表8。

表 8: Task2 m 值的理论优化选择

m	h_{opt}	$D_{\min}$	m	h_{opt}	$D_{\min}$	m	h_{opt}	$D_{\min}$
0	13.21	44.62	7	2.17	33.69	14	1.58	45.81
1	6.93	33.71	8	2.02	35.24	15	1.54	47.67
2	4.70	30.52	9	1.91	36.88	16	1.50	49.56
3	3.63	29.81	10	1.81	38.58	17	1.47	51.45
4	3.02	30.16	11	1.74	40.34	18	1.45	53.36
5	2.63	31.06	12	1.68	42.13	19	1.42	55.28
6	2.36	32.27	13	1.62	43.96			

其中，等效扇出 f ，逻辑门电容倍数 CM ，以及对应的 S_N, S_P 尺寸的计算方法与 Task1 中完全相同，取整方法依旧采用四舍五入，因此这里不再展示详细细节，而是直接给出计算结果以及取整结果，见表9。

表 9: Task2 通过理论计算得到的 CM, S_N, S_P 最优值以及取整近似值

m	Xinv31	XNAND2_7		XNOR2_15		$z_1 \sim z_m$
	CM	CM	(S_N, S_P)	CM	(S_N, S_P)	$CM/(S_N, S_P)$
$m = 2$	1	2.35	(3, 2)	1.84	(1, 2)	[6, 27]
$m = 3$	1	1.82	(2, 1)	1.10	(1, 1)	[3, 10, 35]
$m = 4$	1	1.51	(2, 1)	0.76	(1, 1)	[2, 5, 14, 42]
$m = 5$	1	1.32	(2, 1)	0.58	(1, 1)	[1, 3, 7, 18, 49]

在实际仿真过程中，我们选择了表8中较为不错的 $D_{\min}$ 结果对应的 m ，进行进一步查看，判断在 $m = 3$ 、最优尺寸参数组合下，电路 critical path 是否真的具有最低延迟 t_p 。

3.4 HSPICE 仿真阶段

3.4.1 插入反相器级数的进一步确定

虽然理论上在 $m = 3$ 时达到最优延迟，但实际情况可能有出入。因此对 $m = 0$ 到 $m = 5$ 的情况进行了仿真，每种情况采用对应的最优尺寸参数。仿真结果如表10所示。

表 10: 不同反相器级数 m 的延迟结果

m	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$
0	48.78	53.81	51.30
1	43.43	38.64	41.04
2	39.08	38.69	38.89
3	35.90	38.93	37.41
4	39.04	36.58	37.81
5	39.06	40.06	39.56

可以发现，实际上在 $m = 3$ 时有最优延迟 ($t_p = 37.41\text{ps}$)，与理论预测的 $m = 3$ 相同。此外，我们还可以注意到在 $m=4$ ，理论最优尺寸组合下的延迟为： $t_p = 37.81\text{ps}$ ，这非常接近最有延迟 37.81ps 。因此，我们更加需要精细的尺寸扫描来弥补理论无法计算得出的实际细节，这一点就是我们下面要做的事——扫描参数，求得大量可选参数组合下的统计意义的最优值。

3.4.2 尺寸参数的精细扫描

根据以上结果，我们不仅在 $m = 3$ 时扫描参数，还在临近的 $m = 2$ 和 $m = 4$ 时同时扫描，尽可能扩大范围得到最优延迟。三种情况的参数扫描范围如下：

对于 $m = 2$ ： $S_N^{\text{NAND}2}$ 扫描范围为 $[2, 3, 4]$ ， $S_P^{\text{NAND}2}$ 扫描范围为 $[1, 2]$ ， $S_N^{\text{NOR}2}$ 扫描范围为 $[1, 2]$ ， $S_P^{\text{NOR}2}$ 扫描范围为 $[2, 4]$ ， buffer_0_size 扫描范围为 $[4, 6, 8]$ ， buffer_1_size 扫描范围为 $[21, 23, 25, 27, 29, 31, 33]$ 。

对于 $m = 3$ ： $S_N^{\text{NAND}2}$ 扫描范围为 $[1, 2, 3]$ ， $S_P^{\text{NAND}2}$ 扫描范围为 $[1, 2]$ ， $S_N^{\text{NOR}2}$ 扫描范围为 $[1, 2]$ ， $S_P^{\text{NOR}2}$ 扫描范围为 $[2, 4]$ ， buffer_0_size 扫描范围为 $[2, 3, 4]$ ， buffer_1_size 扫描范围为 $[8, 10, 12]$ ， buffer_2_size 扫描范围为 $[33, 35, 37]$ 。

对于 $m = 4$ ： $S_N^{\text{NAND}2}$ 扫描范围为 $[1, 2, 3]$ ， $S_P^{\text{NAND}2}$ 扫描范围为 $[1, 2]$ ， $S_N^{\text{NOR}2}$ 扫描范围为 $[1, 2]$ ， $S_P^{\text{NOR}2}$ 扫描范围为 $[2, 4]$ ， buffer_0_size 扫描范围为 $[1, 2, 3]$ ， buffer_1_size 扫描范围为 $[4, 5, 6]$ ， buffer_2_size 扫描范围为 $[12, 14, 16]$ ， buffer_3_size 扫描范围为 $[40, 12, 44]$ 。

注意：上面我们虽然显示指明了两种类型晶体管的尺寸范围，但是实际上 S_P 的值是完全由 S_N 确定的。因为我们在程序实现（自动生成含有大量扫描参数的脚本为

Task2/generate_sp_m2,3,4.py) 给出参数组合时, 只会指定 S_N 的范围, S_N 的值一旦固定, 那么 S_P 的值也会随之固定 (其中可能会涉及到四舍五入取整)。

3.4.3 仿真结果与分析

三种情况的最优尺寸参数及对应延迟如下 (或者参见表11):

$m = 2$ 时: $S_N^{\text{NAND2}} = 3$, $S_P^{\text{NAND2}} = 2$, $S_N^{\text{NOR2}} = 2$, $S_P^{\text{NOR2}} = 4$, $z1_size = 8$, $z2_size = 25$, 得到 $t_{pLH} = 37.62\text{ps}$, $t_{pHL} = 37.09\text{ps}$, $t_p = 37.35\text{ps}$ 。这一组数据由于理论最优尺寸参数组合得到的 $t_p = 38.89\text{ps}$ (见表10)。

$m = 3$ 时: $S_N^{\text{NAND2}} = 2$, $S_P^{\text{NAND2}} = 1$, $S_N^{\text{NOR2}} = 1$, $S_P^{\text{NOR2}} = 2$, $z1_size = 3$, $z2_size = 10$, $z3_size = 33$, 得到 $t_{pLH} = 38.02\text{ps}$, $t_{pHL} = 35.46\text{ps}$, $t_p = 36.74\text{ps}$ 。这一组数据由于理论最优尺寸参数组合得到的 $t_p = 37.41\text{ps}$ (见表10)。

$m = 4$ 时: $S_N^{\text{NAND2}} = 2$, $S_P^{\text{NAND2}} = 1$, $S_N^{\text{NOR2}} = 1$, $S_P^{\text{NOR2}} = 2$, $z1_size = 3$, $z2_size = 6$, $z3_size = 16$, $z4_size = 40$, 得到 $t_{pLH} = 36.77\text{ps}$, $t_{pHL} = 38.63\text{ps}$, $t_p = 37.70\text{ps}$ 。这一组数据由于理论最优尺寸参数组合得到的 $t_p = 37.81\text{ps}$ (见表10)。

表 11: Task2 各 m 对应的最优延迟以及尺寸参数组合

m	S_N^{NAND2}	S_P^{NAND2}	S_N^{NOR2}	S_P^{NOR2}	$z_1 \sim z_m$	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$
2	3	2	2	4	[8, 25]	37.62	37.09	37.35
3	2	1	1	2	[3, 10, 33]	38.02	35.46	36.74
4	2	1	1	2	[3, 6, 16, 40]	36.77	38.63	37.70

综合以上结果, 在 $m = 3$ 时获得了最优延迟 $t_p = 36.74\text{ps}$ 。

在最优解情况下, 电路详细尺寸参数组合

1. 关键路径为:

$A_3 \rightarrow \text{Xinv31} \rightarrow \text{NA}_3 \rightarrow \text{Xinv32} \rightarrow \text{PA}_3 \rightarrow \text{XNAND2_7} \rightarrow \text{PA3_PA2} \rightarrow \text{XNOR2_15} \rightarrow \text{word15} \rightarrow z_1 \rightarrow z_2 \rightarrow z_3 \rightarrow \text{Cload}(128 \times \text{ref inv})$ 。

2. 各门的逻辑努力、尺寸等参数如表12所示。注意: 对于 NAND2 和 NOR2, 需要分别列出 S_N 和 S_P 。

3. critical path 路径参数见13 $G = 1 \times 3/2 \times 3/2 \times 1 \times 1 \times 1 = 9/4$, $B = 8$, $F = 1.5 \times 1 \times 2 \times 3.33 \times 3.3 \times 3.88 \approx 128$, $H = GBF = 9/4 \times 8 \times 128 \approx 2304$ 。

表 12: Task2 critical path 各逻辑门最优尺寸参数组合

逻辑门	S_N	S_P	逻辑努力 g	电容倍数 CM	分支努力 b	等效扇出 f
Xinv32	1	1	1	1	2	1.5
XNAND2_7	2	1	$3/2$	$3/2$	4	1
XNOR2_15	1	2	$3/2$	$3/2$	1	2
z_1	3	3	1	3	1	3.33
z_2	10	10	1	10	1	3.3
z_3	33	33	1	33	1	3.88

表 13: Task2 critical path 最优路径参数

Path logical effort(G)	Branching effort(B)	Path electrical effort(F)	Path effort(H)	Total parasitic delay(P)	$D_{\min}$
$\frac{9}{4}$	8	128	2304	8	29.81

4 Task 3: Use Logical Effort to Optimize 5×32 Decoder

4.1 实验电路

第一层是 5 个反相器，输入 A_4, A_3, A_2, A_1, A_0 ，输出 $\overline{A_4}, \overline{A_3}, \overline{A_2}, \overline{A_1}, \overline{A_0}$ （我们分别记为： $NA_4, NA_3, NA_2, NA_1, NA_0$ ）；

第二层是 5 个反相器，输出 $\overline{\overline{A_4}}, \overline{\overline{A_3}}, \overline{\overline{A_2}}, \overline{\overline{A_1}}, \overline{\overline{A_0}}$ （我们分别记为： $PA_4, PA_3, PA_2, PA_1, PA_0$ ）；

第三层是 8 个 NAND2 门（对于 $A_1 \sim A_4$ ）以及一个反相器（生成 $\bar{A}_0$ ，我们在之后称为 NPA_0 ）。实现 $\{PA_4, NA_4\}$ 和 $\{PA_3, NA_3\}$ 的笛卡尔积、以及 $\{PA_2, NA_2\}$ 和 $\{PA_1, NA_1\}$ 的笛卡尔积；这两组笛卡尔积会分别预编码： $\bar{A}_4 \bar{A}_3 \rightarrow A_4 A_3$ 以及 $\bar{A}_2 \bar{A}_1 \rightarrow A_2 A_1$ 。 PA_0 以及 NPA_0 单独编码 A_0 和 $\bar{A}_0$

最后一层是 32 个 NOR2 门，利用第三层的 8 个 NAND2 门（对应 $A_1 \sim A_4$ ）以及一个反相器（对应 A_0 ）输出 word0 到 word31。负载电容等效于 256 倍最小反相器尺寸的反相器。

部分电路示意图见图5

与 Task 2 不同的是，本任务存在两条不同的关键路径：

critical path1（图5中蓝色线）：

$A_0 \rightarrow \text{Xinv01} \rightarrow NA_0 \rightarrow \text{Xinv02} \rightarrow PA_0 \rightarrow \text{XinvPA0} \rightarrow NPA_0 \rightarrow \text{XNOR3_1} \rightarrow$




图 5: Task3 电路

word1 $\rightarrow$ Cload($256 \times \text{inv}$)

critical path2 (同图5中红色线):

$A_1 \rightarrow \text{Xinv11} \rightarrow \text{NA}_1 \rightarrow \text{Xinv12} \rightarrow \text{PA}_1 \rightarrow \text{XNAND2_1} \rightarrow \text{NA2_PA1} \rightarrow \text{XNOR3_2} \rightarrow \text{word2} \rightarrow \text{Cload}(256 \times \text{inv})$

其中:

1. Xinv01, Xinv02, XinvPA0, XNOR3_1 分别代表 $A_0 \rightarrow \text{word0}$ 路径上经过的第一、二、三级反相器以及 3-NOR 门;
2. Xinv11, Xinv12, XNAND2_1, XNOR3_2 分别代表 $A_1 \rightarrow \text{word2}$ 路径上经过的第一、二级反相器、2-NAND 门以及 3-NOR 门

这两条关键路径独立考虑, 给出对应两组最优参数 (依旧考虑从第一季反相器输出节点到负载电容前节点的最优延迟)。

4.2 理论优化阶段

4.2.1 critical path 的延迟函数极值求解

1. 对于 critical path1

我们从已知组合逻辑门能够获取的指标 (本征延迟 p 、逻辑努力 g 、电容倍数 CM 、等效扇出 f 、分支努力 b) 参见表14 (设 Xinv02, XinvPA0, XNOR3_1 的参数下标分别为 1, 2, 3, $z_1 \sim z_m$ 分别代表插入的 m 级反相器)

因此, 通过计算, 得到该链的 G, B, F, H 值/变量表示参见表15。

因此我们有路径努力:

$$H_1 = x_1 + 16y + 16 \frac{y}{x_1} + \frac{2z_1}{y} + \frac{z_2}{z_1} + \frac{z_3}{z_2} \cdots + \frac{z_m}{z_{m-1}} + \frac{256}{z_m}$$

表 14: Task3 critical path1 的逻辑门关键指标

stage	Xinv02	XinvPA0	XNOR3_1	$z_1 \sim z_m$
p	$p_1 = 1$	$p_2 = 1$	$p_3 = 3$	$[1, 1, \dots, 1]$
g	$g_1 = 1$	$g_2 = 1$	$g_3 = 2$	$[1, 1, \dots, 1]$
CM	$CM_1 = 1$	$CM_2 = x_1$	$CM_3 = y$	$[z_1, z_2, \dots, z_m]$
f	$f_1 = x_1$	$f_2 = y/x_1$	$f_3 = z_1/y$	$[z_2/z_1, z_3/z_2, \dots, 256/z_m]$
b	$b_1 = (16y + x_1)/x_1$	$b_2 = 16$	$b_3 = 1$	$[1, 1, \dots, 1]$

表 15: Task3 critical path1 的路径关键指标

Path	logical effort(G)	Branching effort(B)	Path electrical effort(F)	Path effort(H)	Total parasitic delay(P)
2		$16(16y + x_1)/x_1$	256	$\sum_{i=1}^{m+3} g_i f_i b_i$	$m + 5$

这是一个连续-离散混合多元函数求极值问题，我们先不考虑晶体管实际尺寸必须为整数，即我们在优化时先认为除了 m 必须为整数外，其余变量 $x_1, y, z_1, z_2, \dots, z_m$ 可以为正实数。在这种情况下，我们求该函数的极值点，具体数学分析如下：

1. 对于反相器链 $z_1 \sim z_m$ 中的变量求偏导：

$$\frac{\partial H_1}{\partial z_k} = 0 \quad (2 \leq k \leq m-1)$$

可得递推关系：

$$z_{k+1} = \frac{z_k^2}{z_{k-1}}$$

本质上，这是 **AM-GM** 不等式的偏导解法，有：

$$z_{k+1} = z_k q, \quad k \geq 1, q > 0$$

由末端反相器条件 $\partial H_1 / \partial z_m = 0$ ：

$$z_m^2 = 256, z_{m-1} \Rightarrow z_1 q^m = 256 \Rightarrow z_1 = \frac{256}{q^m}$$

由起始反相器条件 $\partial H_1 / \partial z_1 = 0$ ：

$$q = \frac{2z_1}{y}.$$

联立可得

$$y = \frac{512}{q^{m+1}}.$$

2. 对 x_1 求偏导: $\partial H_1/\partial x_1 = 0$ 给出:

$$x_1 = 4\sqrt{y},$$

将以上代回 H_1 , 可以把原问题化简为在**固定整数**下关于单一正变量 q 最小值问题:

$$H(q; m) = \frac{8192}{q^{m+1}} + \frac{128\sqrt{2}}{q^{(m+1)/2}} + (m+1)q$$

3. 直到这里, 我们还没有利用极值点条件: $\partial H_1/\partial y = 0$, 而是选择了直接将变量 y 代换掉, 将原函数 H_1 化简为单变量 q_1 的函数, 好处就是接下来我们会在不同整数 m 值下对这个单变量函数直接求导 (数学上可以证明, 此时求导的效果等价于 $\partial H_1/\partial y = 0$, 证明从略):

$$\left. \frac{\partial H(q; m)}{\partial q} \right|_{m=m_0} = 0$$

$\Rightarrow$

$$\frac{-8192(m+1)}{q^{m+2}} - \frac{64(m+1)\sqrt{2}}{q^{(m+3)/2}} + (m+1)q = 0$$

此时, 我们借助数值方法求出不同整数 m 下的最优 q 值以及对应的最小 H_1 , 当:

$$m = 7, q \approx 2.90$$

时, H_1 有最小值 27.40。

2. 考虑更准确的 critical path1

在表14中我们认为反相器 Xinv01 的分支努力:

$$b = \frac{(16y + x_1)}{x_1}$$

但是事实上, 当我们考虑从 $A_0 \rightarrow word1$ 的关键路径时, A_1 至 A_4 始终保持**低电平**, 这也就意味着, 所有连接到节点 Xinv12 但不在关键路径 1 上的 15 个 NOR3 门, 其至少有一个输入端会处于高电平。这意味着无论 A_0 电平如何切换, 这些 NOR3 门的下拉网络必定导通, 而上拉网络则保持关闭。因此, 即使 Xinv12 的输出电平发生变化, 与其输出端相连的所有 NOR3 门 (路径上的那个除外) 都将维持低电平输出。当 Xinv12 的输出电平切换时, 这些 NOR3 门的输入门电容不会对延迟产生影响。换言之, 在此条件下, 我们可以认为 Xinv12 的分支努力等于 1。

此时, 我们可以将上述分析中的路径努力函数 H_1 进行进一步约简, 记为 H_{1pro} 。但是在此前, 我们需要更新一下表14中的逻辑门参数, 见表16和表17

表 16: Task3 critical path1 的逻辑门关键指标 (pro)

stage	Xinv02	XinvPA0	XNOR3_1	$z_1 \sim z_m$
p	$p_1 = 1$	$p_2 = 1$	$p_3 = 3$	$[1, 1, \dots, 1]$
g	$g_1 = 1$	$g_2 = 1$	$g_3 = 2$	$[1, 1, \dots, 1]$
CM	$CM_1 = 1$	$CM_2 = x_1$	$CM_3 = y$	$[z_1, z_2, \dots, z_m]$
f	$f_1 = x_1$	$f_2 = y/x_1$	$f_3 = z_1/y$	$[z_2/z_1, z_3/z_2, \dots, 256/z_m]$
b	$b_1 = 1$	$b_2 = 16$	$b_3 = 1$	$[1, 1, \dots, 1]$

表 17: Task3 critical path1 的路径关键指标 (pro)

Path logical effort(G)	Branching effort(B)	Path electri- cal effort(F)	Path effort(H)	Total parasitic delay(P)	$H_{\min}$
2	16	256	$\sum_{i=1}^{m+3} g_i f_i b_i$	$m + 5$	8192

此时我们有路径努力:

$$H_{1\text{pro}} = 16 \times 2 \times 256 = 8192$$

进而有延迟函数:

$$D_{1\text{pro}} = (m + 3) \cdot 8192^{1/(m+3)} + m + 5$$

进而: $h_{\text{opt}} \approx 3.59, m \approx 4.04, D_{\min} \approx 35.36$

3. 对于 critical path2

我们从已知组合逻辑门能够获取的指标 (本征延迟 p 、逻辑努力 g 、电容倍数 CM 、等效扇出 f 、分支努力 b) 参见表18 (设 Xinv12, XNAND2_1, XNOR3_2 的参数下标分别为 1, 2, 3, $z_1 \sim z_m$ 分别代表插入的 m 级反相器)

表 18: Task3 critical path2 的逻辑门关键指标

stage	Xinv12	XNAND2_1	XNOR3_2	$z_1 \sim z_m$
p	$p_1 = 1$	$p_2 = 1$	$p_3 = 3$	$[1, 1, \dots, 1]$
g	$g_1 = 1$	$g_2 = 3/2$	$g_3 = 2$	$[1, 1, \dots, 1]$
CM	$CM_1 = 1$	$CM_2 = x_2$	$CM_3 = y$	$[z_1, z_2, \dots, z_m]$
f	$f_1 = x_2$	$f_2 = y/x_2$	$f_3 = z_1/y$	$[z_2/z_1, z_3/z_2, \dots, 256/z_m]$
b	$b_1 = 2$	$b_2 = 8$	$b_3 = 1$	$[1, 1, \dots, 1]$

因此，通过计算，得到该链的 G, B, F, H 值/变量表示参见表19。

表 19: Task3 critical path2 的路径关键指标

Path logical effort(G)	Branching effort(B)	Path electri- cal effort(F)	Path effort(H)	Total parasitic delay(P)	$H_{\min}$
3	16	256	$\sum_{i=1}^{m+3} g_i f_i b_i$	$m + 5$	12288

此时我们有路径努力：

$$H_{1\text{pro}} = 3 \times 16 \times 256 = 12288$$

进而有延迟函数：

$$D_{1\text{pro}} = (m + 3) \cdot 12288^{1/(m+3)} + m + 5$$

进而： $h_{\text{opt}} \approx 3.59, m \approx 4.37, D_{\min} \approx 36.81$

4.2.2 critical path 的理论最优尺寸参数组合

1. critical path1

为了更精确的分析，我们使用 Task3/opt_H1.py 脚本，获得了在 $m = 7$ 附近的几个 m 值 ($m=1$ to 9) 对应的 q 以及 $H_1(\min)$ 。

2. critical path1 pro

为了更精确的分析，我们使用 Task3/opt_H1_pro.py 脚本，获得了在 $m = 4$ 附近的几个 m 值 ($m=1$ to 8) 对应的 h_{opt} 以及 $D_{\min}$ 。

3. critical path2

为了更精确的分析，我们使用 Task3/opt_H2.py 脚本，获得了在 $m = 4$ 附近的几个 m 值 ($m=2$ to 8) 对应的 h_{opt} 以及 $D_{\min}$ 。

这三组路径的理论优化数据汇总见表20。表中红色行代表当前路径计算方法下的最优值。

4.3 HSPICE 仿真阶段

4.3.1 插入反相器级数的进一步确定

对两条关键路径分别进行了不同 m 值的仿真。H1 路径扫描 $m = 1$ 到 $m = 9$ ，H1_pro 路径扫描 $m = 1$ 到 $m = 8$ ，H2 路径扫描 $m = 2$ 到 $m = 8$ 。

此外，需要注意的是，我们在搭建 sp 脚本时，搭建了全部的 5×32 decoder，也就是说在仿真时需要为每一个逻辑门分配合适尺寸。在仿真 critical path1 的最优级数 m

表 20: Task3 三条关键路径的理论优化数据汇总

Critical Path 1			Critical Path 1 (Pro)			Critical Path 2		
m	q	$H_1(\text{min})$	m	h_{opt}	D_{min}	m	h_{opt}	D_{min}
1	21.65	69.14	1	9.51	45.05	1	10.53	49.11
2	10.28	43.87	2	6.06	38.31	2	6.58	40.88
3	6.55	34.87	3	4.49	35.94	3	4.80	37.82
4	4.84	30.80	4	3.62	35.36	4	3.84	36.87
5	3.89	28.78	5	3.08	35.68	5	3.24	36.96
6	3.30	27.80	6	2.72	36.49	6	2.85	37.62
7	2.90	27.40	7	2.46	37.62	7	2.56	38.64
8	2.62	27.36	8	2.27	38.95	8	2.35	39.89
9	2.40	27.57	9	2.12	40.43	9	2.19	41.30
10	3.00	33.48	10	2.00	42.00	10	2.06	42.82

时，我们认为所有的 2-NAND 门尺寸与 XinvPA0 尺寸一致；在仿真 critical path2 的最优级数 m 时，我们认为 XinvPA0 门尺寸与所有 2-NAND 门尺寸一致；

每一次仿真时，选取的逻辑门尺寸参数组合都是当前 m 值下理论分析计算出来的最优尺寸参数组合。

仿真结果如表21所示。其中红色部分数据为当前路径不同 m 值下的最优延迟数据。

表 21: Task3 不同反相器级数 m 的仿真延迟结果汇总（单位：ps）

Critical Path 1				Critical Path 1 (Pro)				Critical Path 2			
m	t_{pLH}	t_{pHL}	t_p	m	t_{pLH}	t_{pHL}	t_p	m	t_{pLH}	t_{pHL}	t_p
1	92.59	94.45	93.52	1	147.30	156.90	152.10	-	-	-	-
2	78.29	69.23	73.76	2	86.73	84.56	85.64	2	49.11	55.92	52.52
3	68.50	72.34	70.42	3	73.05	75.44	74.25	3	46.96	52.30	49.63
4	71.61	66.32	68.97	4	67.98	62.36	65.17	4	49.21	51.32	50.27
5	67.94	72.01	69.98	5	63.28	68.01	65.65	5	48.66	49.50	49.08
6	80.26	76.74	78.50	6	69.22	64.16	66.69	6	51.80	50.53	51.17
7	79.44	82.14	80.79	7	69.22	73.37	71.29	7	51.97	52.42	52.20
8	83.51	80.03	81.77	8	75.07	70.62	72.84	8	54.09	53.19	53.64
9	82.54	85.89	84.21								

可以发现，H1 在 $m = 4$ 时获得最优延迟（ $t_p = 68.97\text{ps}$ ），H1_pro 在 $m = 4$ 时获得最优延迟（ $t_p = 65.17\text{ps}$ ），H2 在 $m = 5$ 时获得最优延迟（ $t_p = 49.08\text{ps}$ ）。

三种情况的最优尺寸参数及对应延迟参见表22：


表 22: Task3 各路径对应的最优延迟以及尺寸参数组合

Path	m	$(S_N, S_P)^{\text{XinvPA0}}$	$(S_N, S_P)^{\text{NAND2}}$	$(S_N, S_P)^{\text{NOR3}}$	$z_1 \sim z_m$	$t_p(\text{ps})$
H1	4	(2, 2)	(2, 1)	(1, 1)	[1, 2, 11, 53]	68.97
H1_pro	4	(4, 4)	(5, 2)	(1, 1)	[1, 5, 20, 71]	65.17
H2	5	(2, 2)	(2, 1)	(1, 1)	[1, 2, 7, 24, 79]	49.08

4.3.2 尺寸参数的精细扫描

由于计算资源有限，下面我们仅考虑 H1_pro（因为在之研究 critical path1，而不是全部输入动态变化时，H1_pro 比 H1 更合理）以及 H2，并且仅在最优 m 值时进行精细参数扫描。

此外，我们发现，对于 critical path2，表21中，当 m 从 3 增加到 5 时，最优 t_p 分别为：49.63ps, 50.27ps, 49.08ps，出现了一个局部的由低到高再到低的“小波峰”，这种情况在 Task1 Task2 中从未出现。在图6中，这一现象更加直观。

图 6: Task3: critical path1,2 $t_p - m$ plot

此外，需要注意的是，我们在搭建 sp 脚本时，搭建了全部的 5×32 decoder，也就是说在仿真时需要为每一个逻辑门分配合适尺寸。方便起见，我们认为所有的 2-NAND 门尺寸一致，所有的 3-NOR 门尺寸一致。

以每种情况的通过上述仿真得出的“最优尺寸组合”为中心参数组合，设置一定步长和半径，得到的待扫描参数范围如下：

1. 对于 H1_pro ($m = 3$)，一共有多种参数组合需要仿真

1. $S_N^{\text{XinvPA0}}, S_P^{\text{XinvPA0}}$ 扫描范围为 $[3, 4, 5]$ （同值）
2. $(S_N^{\text{NAND2}}, S_P^{\text{NAND2}})$ 扫描范围为 $[(4, 2), (5, 3), (6, 3)]$ ，对应 CM 为 $[3, 4, 5]$
3. $(S_N^{\text{NOR3}}, S_P^{\text{NOR3}})$ 扫描范围为 $[(1, 3)]$ ，对应 CM 为 $[2]$

4. z_1 尺寸扫描范围为 $[1, 2, 3]$
5. z_2 尺寸扫描范围为 $[4, 6, 8]$
6. z_3 尺寸扫描范围为 $[18, 20, 22]$
7. z_4 尺寸扫描范围为 $[63, 67, 71, 75, 79, 83, 87]$ 。

2. 对于 H2 ($m = 3$), 一共有多种参数组合需要仿真

1. $S_N^{\text{XinvPA0}}, S_P^{\text{XinvPA0}}$ 扫描范围为 $[1, 2, 3]$ (同值)
2. $(S_N^{\text{NAND2}}, S_P^{\text{NAND2}})$ 扫描范围为 $[(2, 1), (3, 2)]$, 对应 CM 为 $[1.5, 3]$
3. $(S_N^{\text{NOR3}}, S_P^{\text{NOR3}})$ 扫描范围为 $[(1, 3)]$, 对应 CM 为 $[2]$
4. z_1 尺寸扫描范围为 $[2, 3, 4]$
5. z_2 尺寸扫描范围为 $[9, 11, 13]$
6. z_3 尺寸扫描范围为 $[43, 49, 55, 61, 67, 73]$ 。

注意: 由于服务器内存限制, 除了 DIC/Lab3/Task3_opt/Lab3_Task3_H2_m3_task3_opt_H2_n 外, 其余 Task3_opt/ 中的.csv 文件均只包含大部分参数组合的仿真结果, 而非全部。

4.3.3 仿真结果与分析

精细扫描后的最优结果如下:

H1_pro 路径 ($m = 4$): $(S_N^{\text{XinvPA0}}, S_P^{\text{XinvPA0}}) = (4, 4)$, $(S_N^{\text{NAND2}}, S_P^{\text{NAND2}}) = (4, 2)$, $(S_N^{\text{NOR3}}, S_P^{\text{NOR3}}) = (1, 3)$, $z1_size = 2$, $z2_size = 6$, $z3_size = 20$, $z4_size = 67$, 得到 $t_{pLH} = 86.45\text{ps}$, $t_{pHL} = 85.83\text{ps}$, $t_p = 86.14\text{ps}$ 。

H2 路径 ($m = 3$): $(S_N^{\text{XinvPA0}}, S_P^{\text{XinvPA0}}) = (1, 1)$, $(S_N^{\text{NAND2}}, S_P^{\text{NAND2}}) = (3, 2)$, $(S_N^{\text{NOR3}}, S_P^{\text{NOR3}}) = (1, 3)$, $z1_size = 3$, $z2_size = 11$, $z3_size = 49$, 得到 $t_{pLH} = 51.48\text{ps}$, $t_{pHL} = 46.71\text{ps}$, $t_p = 49.09\text{ps}$ 。

H2 路径 ($m = 4$): $(S_N^{\text{XinvPA0}}, S_P^{\text{XinvPA0}}) = (1, 1)$, $(S_N^{\text{NAND2}}, S_P^{\text{NAND2}}) = (3, 2)$, $(S_N^{\text{NOR3}}, S_P^{\text{NOR3}}) = (1, 3)$, $z1_size = 2$, $z2_size = 6$, $z3_size = 19$, $z4_size = 63$, 得到 $t_{pLH} = 47.56\text{ps}$, $t_{pHL} = 51.28\text{ps}$, $t_p = 49.42\text{ps}$ 。

H2 路径 ($m = 5$): $(S_N^{\text{XinvPA0}}, S_P^{\text{XinvPA0}}) = (1, 1)$, $(S_N^{\text{NAND2}}, S_P^{\text{NAND2}}) = (3, 2)$, $(S_N^{\text{NOR3}}, S_P^{\text{NOR3}}) = (1, 3)$, $z1_size = 2$, $z2_size = 3$, $z3_size = 8$, $z4_size = 24$, $z5_size = 71$, 得到 $t_{pLH} = 52.89\text{ps}$, $t_{pHL} = 48.44\text{ps}$, $t_p = 50.67\text{ps}$ 。

注意: H2 路径在 $m = 5$ 的理论最优尺寸配置下取得了在所有 m 中的最小延迟 (约 48.66ps), 但 Task3_opt/ 中精细扫描参数范围里未包含该配置, 因为精细扫描时 PUN 和 PDN 采用导通电阻相等的设计方法, 导致参数范围有所差异。

表 23: Task3 精细扫描后各路径对应的最优延迟以及尺寸参数组合

Path	m	$(S_N, S_P)^{\text{XinvPA0}}$	$(S_N, S_P)^{\text{NAND2}}$	$(S_N, S_P)^{\text{NOR3}}$	$z_1 \sim z_m$	$t_p(\text{ps})$
critical path1	4	(4, 4)	(4, 2)	(1, 3)	[2, 6, 20, 67]	86.14
critical path2	3	(1, 1)	(3, 2)	(1, 3)	[3, 11, 49]	49.09

更加详细的数据请参见附录代码中的相关 csv 文件。

汇总表格如表23所示。

在最优解情况下，电路详细尺寸参数分析如下：

1. 对于 Critical Path 1 (H1_pro)

路径为： $A_0 \rightarrow \text{Xinv01} \rightarrow NA_0 \rightarrow \text{Xinv02} \rightarrow PA_0 \rightarrow \text{XinvPA0} \rightarrow NPA_0 \rightarrow \text{XNOR3_1} \rightarrow \text{word1} \rightarrow z_1 \rightarrow z_2 \rightarrow z_3 \rightarrow z_4 \rightarrow \text{Cload}$ 。

各门的逻辑努力、尺寸等参数如表24所示。

表 24: Task3 Critical Path 1 (H1_pro) 各逻辑门最优尺寸参数组合

逻辑门	S_N	S_P	CM	逻辑努力 g	分支努力 b	等效扇出 f
Xinv02	1	1	1	1	1	4
XinvPA0	4	4	4	1	16	0.5
XNOR3_1	1	3	2	2	1	1
z_1	2	2	2	1	1	3
z_2	6	6	6	1	1	3.33
z_3	20	20	20	1	1	3.35
z_4	67	67	67	1	1	3.82

Critical Path 1 (H1_pro) 路径参数见表25。其中 $G = 1 \times 1 \times 2 \times 1 \times 1 \times 1 \times 1 = 2$, $B = 1 \times 16 \times 1 \cdots = 16$, $F = 4 \times 0.5 \times 1 \times 3 \times 3.33 \times 3.35 \times 3.82 \approx 256$, $H = GBF = 2 \times 16 \times 256 = 8192$ 。

表 25: Task3 Critical Path 1 (H1_pro) 最优路径参数

Path logical effort(G)	Branching effort(B)	Path electrical effort(F)	Path effort(H)	Total parasitic delay(P)	$D_{\min}(\text{Theory})$
2	16	256	8192	9	35.36

2. 对于 Critical Path 2 (H2)

路径为: $A_1 \rightarrow \text{Xinv11} \rightarrow NA_1 \rightarrow \text{Xinv12} \rightarrow PA_1 \rightarrow \text{XNAND2_1} \rightarrow NA2_PA1 \rightarrow \text{XNOR3_2} \rightarrow \text{word2} \rightarrow z_1 \rightarrow z_2 \rightarrow z_3 \rightarrow \text{Cload}$ 。

各门的逻辑努力、尺寸等参数如表26所示。

表 26: Task3 Critical Path 2 (H2) 各逻辑门最优尺寸参数组合

逻辑门	S_N	S_P	CM	逻辑努力 g	分支努力 b	等效扇出 f
Xinv12	1	1	1	1	2	3
XNAND2_1	3	2	3	3/2	8	0.67
XNOR3_2	1	3	2	2	1	1.5
z_1	3	3	3	1	1	3.67
z_2	11	11	11	1	1	4.45
z_3	49	49	49	1	1	5.22

Critical Path 2 (H2) 路径参数见表27。其中 $G = 1 \times 1.5 \times 2 \times 1 \times 1 \times 1 = 3$, $B = 2 \times 8 \times 1 \cdots = 16$, $F = 3 \times 0.67 \times 1.5 \times 3.67 \times 4.45 \times 5.22 \approx 256$, $H = GBF = 3 \times 16 \times 256 = 12288$ 。

表 27: Task3 Critical Path 2 (H2) 最优路径参数

Path logical effort(G)	Branching effort(B)	Path electrical effort(F)	Path effort(H)	Total parasitic delay(P)	$D_{\min}(\text{Theory})$
3	16	256	12288	8	36.87

5 Observations and conclusions

对于本次实验任务的三个 critical path 的研究,我们能够得出的最重要的结论是:

最小化 critical path 延迟时,必须先经过手工模型的分析,得到一个粗略的最小延迟参数组合。然后在借助于仿真工具,在这个点附近进行扫描,可以快速收敛到仿真意义下的最优延迟。

这里有两个重要的结论需要注意:

1. 理论模型分析的重要性

虽然我们能够借助仿真工具,让仿真工具在一系列参数下计算,最终返回给我们一个最优解。但是在没有至少一个粗略的参数范围的前提下,盲目的让仿真工具取遍历穷举所有解非常耗时,尤其是电路结果比较复杂的情况下。比如 Task3 中,

一个 5 to 32 decoder，在通过理论分析确定大致范围的前提下，依然有上千组点需要计算和仿真，这相当耗时。因此，通过理论分析，虽然往往不能直接给我们一个精确解，但是能够缩小我们扫描参数的范围，进而大幅缩短仿真工具求解的时间。

2. 理论模型和实际的不一致性

理论模型往往不能完全反映实际电路的行为，其给出的“最优解”在实际情况下往往也不是最优解，例如在 Task1 to Task3 中，所有逻辑努力分析法得出的最优解结果，都与仿真最优解有一定出入。因为我们在做理论分析时，对实际的电路元件进行了大幅简化，例如忽略部分小电容 (C_{sb}, C_{db})，认为 $\gamma = 1$ 等。一方面，这提示我们需要借助更加精确和繁琐的方法求解，这一点就是仿真工具所要帮助我们做的。另一方面，我们可以在可接受范围内不断精确我们的数学模型，从而提高其与实际电路行为的吻合度。

附录

A 逻辑门的子电路定义

1. Inverter

```

1 * Sub circuit: INverter definition
2 * CM到SN/SP转换: SN = CM, SP = CM
3 .subckt INV in out vdd gnd SN=1 SP=1 Lg=20n
4 Mn out in gnd gnd nfet L='Lg' NFIN='SN'
5 Mp out in vdd vdd pfet L='Lg' NFIN='SP'
6 .ends INV

```

2. 2-NOR

```

1 * Sub circuit: 2-NOR
2 * g = 1.5
3 * CM到SN/SP转换: SN = CM/1.5, SP = (CM/1.5)*2
4 .subckt NOR2 in1 in2 out vdd gnd SN=1 SP=1 Lg=20n
5 *PUN
6 Mp1 out in1 source_p1 vdd pfet L='Lg' NFIN='SP'
7 Mp2 source_p1 in2 vdd vdd pfet L='Lg' NFIN='SP'
8 *PDN
9 Mn1 out in1 gnd gnd nfet L='Lg' NFIN='SN'
10 Mn2 out in2 gnd gnd nfet L='Lg' NFIN='SN'
11 .ends NOR2

```

3. 3-NAND

```

1 * Sub circuit: 3-NAND
2 * g = 5/3
3 * CM到SN/SP转换: SN = (CM*3)/(5/3) = CM*9/5, SP = CM/(5/3) = CM*3/5
4 .subckt NAND3 in1 in2 in3 out vdd gnd SN=1 SP=1 Lg=20n
5 * PUN
6 Mp1 out in1 vdd vdd pfet L='Lg' NFIN='SP'
7 Mp2 out in2 vdd vdd pfet L='Lg' NFIN='SP'
8 Mp3 out in3 vdd vdd pfet L='Lg' NFIN='SP'
9 * PDN
10 Mn1 out in1 source1 gnd nfet L='Lg' NFIN='SN'
11 Mn2 source1 in2 source2 gnd nfet L='Lg' NFIN='SN'
12 Mn3 source2 in3 gnd gnd nfet L='Lg' NFIN='SN'
13 .ends NAND3

```

4. 3-NOR

```

1 * Sub circuit: 3-NOR
2 * g = 2
3 * CM到SN/SP转换: SN = CM/2, SP = (CM/2)*3
4 .subckt NOR3 in1 in2 in3 out vdd gnd SN=1 SP=1 Lg=20n
5 *PUN
6 Mp1 out in1 source_p1 vdd pfet L='Lg' NFIN='SP'
7 Mp2 source_p1 in2 source_p2 vdd pfet L='Lg' NFIN='SP'
8 Mp3 source_p2 in3 vdd vdd pfet L='Lg' NFIN='SP'
9 *PDN
10 Mn1 out in1 gnd gnd nfet L='Lg' NFIN='SN'
11 Mn2 out in2 gnd gnd nfet L='Lg' NFIN='SN'
12 Mn3 out in3 gnd gnd nfet L='Lg' NFIN='SN'
13 .ends NOR3

```

B 实验代码的相关说明

本实验借助 HSPICE 和大量 Python 脚本完成自动化 sp 脚本编写、数值求解以及 hspice 仿真完成，实验中用到的 py 脚本以及 sp 脚本的文件目录树见下方：

Code/

- └─ Task1/ : sp and py of Task1
 - └─ opt.py : 求解各逻辑门的等效扇出、尺寸的理论最优解
 - └─ task1.sp : 仿真脚本
 - └─ task1.csv : HSPICE 多参数扫描给出的不同参数组合的解
- └─ Task2/ : sp and py of Task2 (级数优化)
 - └─ m=0~m=5/
 - └─ task2_m0~5.sp : 仿真脚本
 - └─ task2_m0~5.log : 该种参数组合的参数配置
 - └─ task2_m0~5.csv : HSPICE 的仿真结果
 - └─ generate_sp.py : 自动生成对应不同 m 值 sp 脚本的 python 脚本
 - └─ merge_csv.py : 合并不同 m 值的 csv 文件
 - └─ opt.py : 求解各逻辑门的等效扇出、尺寸的理论最优解
 - └─ run_sp : 批量运行 sp 脚本
 - └─ task2_s_opt_m_optimal.log : 仿真得到的具有最优延迟的 m 值即延迟
- └─ Task2_opt/ : sp and py of Task2 (精细扫描)
 - └─ generate_sp_m1~3.py : 自动生成对应不同 m 值 sp 脚本、并且包含 sweep data 的 python 脚本

- task2_s_opt_m1~3.sp : 仿真脚本
- task2_s_opt_m1~3.csv : HSPICE 的仿真结果
- task2_s_opt_m1~3_optimal.log : 不同 m 值下的最优延迟参数组合

Task3/ : sp and py of Task2 (级数优化)

- H1_m1~9/
 - task3_H1_m1~9.sp : 仿真脚本
 - task3_H1_m1~9.log : 该种参数组合的参数配置
 - task3_H1_m1~9.csv : HSPICE 的仿真结果
- H1_pro_m1~8/
 - task3_H1_pro_m1~8.sp : 仿真脚本
 - task3_H1_pro_m1~8.log : 该种参数组合的参数配置
 - task3_H1_pro_m1~8.csv : HSPICE 的仿真结果
- H2_m2~8/
 - task3_H2_m2~8.sp : 仿真脚本
 - task3_H2_m2~8.log : 该种参数组合的参数配置
 - task3_H2_m2~8.csv : HSPICE 的仿真结果
- generate_sp_H1_simplification.py : 自动化生成不同 m 值的理论最优尺寸组合的 H1_pro 脚本
- generate_sp_H1.py : 自动化生成 path1 不同 m 值的理论最优尺寸组合的 python 脚本
- generate_sp_H2.py : 自动化生成 path2 不同 m 值的理论最优尺寸组合的 python 脚本
- opt_H1_pro.py : 求解 H1_pro 的最优尺寸组合
- opt_H1.py : 求解 H1 的最优尺寸组合
- opt_H2.py : 求解 H2 的最优尺寸组合
- run_sp : 批量运行 sp 脚本

Task3_opt/ : sp and py of Task2 (精细扫描)

- generate_sp_H1_pro.py : 自动生成 path1 不同 m 值、并且包含 sweep data 的 python 脚本
- generate_sp_H2.py : 自动生成 path2 不同 m 值、并且包含 sweep data 的 python 脚本
- task3_opt_H1_pro.sp : path1 仿真脚本
- task3_opt_H1_pro.csv : path1HSPICE 的仿真结果
- task3_opt_H1_pro_optimal.log : 仿真得到的 path1 的尺寸最优配置
- task3_opt_H2.sp : path2 仿真脚本
- task3_opt_H2.csv : path2HSPICE 的仿真结果
- task3_opt_H2_optimal.log : 仿真得到的 path2 的尺寸最优配置

- parser_mt.py : 将 hspice 仿真输出 .mt 文件解析为 .csv 文件
- stat_optimal.py : 统计 .csv 文件中的最优延迟对应的参数组合