

DIC Lab3 Report

姓名：冯峻 学号：523031910148

2025 年 11 月 30 日

1 Introduction and background

本项目基于逻辑努力（Logical Effort）方法对数字电路进行优化，旨在通过合理选择电路中各个逻辑门的尺寸，以最小化信号传播延迟。逻辑努力是一种通过分析电路中每个逻辑门的延迟和负载来指导电路设计的方法。

然而，理论与实际有不可避免的偏差，但是基于逻辑努力的分析方法依旧可以为我们指明一个方向。我们可以根据这一方法分析电路中各个逻辑门、晶体管的尺寸参数范围，在此基础上，借助仿真工具，通过对电路进行建模和仿真，我们可以找到最佳的门尺寸组合，从而提高电路性能。

1.1 实验全局配置

本实验采用 HSPICE 进行电路仿真，仿真环境配置如下：

1. 工艺库：PTM 16HP FinFETs
2. 仿真等级：RUNLVL = 6
3. 栅极长度： $L_g = 20\text{nm}$
4. 供电电压： $V_{DD} = 0.75\text{V}$
5. 仿真温度： $T = 25^\circ\text{C}$

1.2 逻辑门的 HSPICE 定义

1. Inverter

```
1 * Sub circuit: Inverter definition
2 .subckt INV in out vdd gnd size=1
3 Mn out in gnd gnd nfet L='Lg' NFIN ='size'
4 Mp out in vdd vdd pfet L='Lg' NFIN ='size'
```

```
5 .ends INV
```

2. 2-NAND

```
1 * Sub circuit: 2-NAND
2 .subckt NAND2 in1 in2 out vdd gnd size=1 Lg=20n
3 * PUN
4 Mp1 out in1 vdd vdd pfet L='Lg' NFIN='size'
5 Mp2 out in2 vdd vdd pfet L='Lg' NFIN='size'
6 * PDN
7 Mn1 out in1 source1 gnd nfet L='Lg' NFIN='size'
8 Mn2 source1 in2 gnd gnd nfet L='Lg' NFIN='size'
9 .ends NAND2
```

3. 2-NOR

```
1 * Sub circuit: 2-NOR
2 .subckt NOR2 in1 in2 out vdd gnd size=1 Lg=20n
3 *PUN
4 Mp1 out in1 source_p1 vdd pfet L='Lg' NFIN='size'
5 Mp2 source_p1 in2 vdd vdd pfet L='Lg' NFIN='size'
6 *PDN
7 Mn1 out in1 gnd gnd nfet L='Lg' NFIN='size'
8 Mn2 out in2 gnd gnd nfet L='Lg' NFIN='size'
9 .ends NOR2
```

4. 3-NAND

```
1 * Sub circuit: 3-NAND
2 .subckt NAND3 in1 in2 in3 out vdd gnd size=1 Lg=20n
3 * PUN
4 Mp1 out in1 vdd vdd pfet L='Lg' NFIN='size'
5 Mp2 out in2 vdd vdd pfet L='Lg' NFIN='size'
6 Mp3 out in3 vdd vdd pfet L='Lg' NFIN='size'
7 * PDN
8 Mn1 out in1 source1 gnd nfet L='Lg' NFIN='size'
9 Mn2 source1 in2 source2 gnd nfet L='Lg' NFIN='size'
10 Mn3 source2 in3 gnd gnd nfet L='Lg' NFIN='size'
11 .ends NAND3
```

5. 3-NOR

```
1 * Sub circuit: 3-NOR
2 .subckt NOR3 in1 in2 in3 out vdd gnd size=1 Lg=20n
```

```

3 *PUN
4 Mp1 out in1 source_p1 vdd pfet L='Lg' NFIN='size'
5 Mp2 source_p1 in2 source_p2 vdd pfet L='Lg' NFIN='size'
6 Mp3 source_p2 in3 vdd vdd pfet L='Lg' NFIN='size'
7 *PDN
8 Mn1 out in1 gnd gnd nfet L='Lg' NFIN='size'
9 Mn2 out in2 gnd gnd nfet L='Lg' NFIN='size'
10 Mn3 out in3 gnd gnd nfet L='Lg' NFIN='size'
11 .ends NOR3

```

Inverter, 2-NAND, 2-NOR 的示意图分别见图1a、1b、1c。





图 1: Inverter, 2-NAND, 2-NOR 示意图

3-NAND, 3-NOR 门的示意图分别见图2a、2b。


1.3 仿真说明

本次 SPICE 仿真过程中，有几点注意事项：

1. 由于工艺库采用的是 16hp FinFET，可以近似认为相同尺寸 (W, L) 的 NMOS 和 PMOS 具有相同的电流驱动能力（即具有相同的导通电阻），因此，在构建驱动能力相同的 PUN 和 PDN 时，确保 PUN 和 PDN 在最坏情况下拥有相同的导通电阻，就是要确保在最坏情况下，PUN 和 PDN 具有相同的等效尺寸。



(a) 3-NAND 示意图



(b) 3-NOR 示意图

图 2: 3-NAND, 3-NOR 示意图

2. 在 1. 的前提下，我们利用”NFIN” 参数来评判 FinFET 的尺寸。但是”NFIN” 只能是整数，因此，在后续组合逻辑门链优化过程中，计算出来的理论尺寸，实验中采取四舍五入的方式得到实际仿真使用尺寸。

3. 延时的测量方法：测量出在两种输入翻转（从高到低和从低到高）情况下的输出 t_{pHL} 和 t_{pLH} ，然后用平均延时：

$$t_p = \frac{t_{pHL} + t_{pLH}}{2}$$

衡量该 **critical path** 的性能

2 Task 1: Use Logical Effort to Size Gates

2.1 实验电路

本 Task 研究的组合逻辑门链见图3




图 3: Task1 电路

从图3可知，电路信号链为：

$a \rightarrow \text{inv}(\text{minimum size}) \rightarrow b \rightarrow 3\text{-NAND} \rightarrow c \rightarrow 2\text{-NOR} \rightarrow d \rightarrow \text{inv2} \rightarrow e \rightarrow \text{load}(64 \times \text{inv})$

。其中 a 作为 input, e 作为 output。

我们需要选择合适的 3-NAND、2-NOR、inv2 尺寸，以使得从 a 到 e 的延迟最小。
衡量延时的方法为： $t_p = (t_{pHL} + t_{pLH})/2$ 。

2.2 理论优化分析

2.2.1 优化方法建模

我们从已知组合逻辑门能够获取的指标（本征延迟 p 、逻辑努力 g 、尺寸 s 、等效扇出 f 、分支努力 b ）参见表1（设第一个 inv(minimum size)，3-NAND，2-NOR，inv2 的参数下标分别为 1, 2, 3, 4）

表 1: Task1 组合逻辑门链的逻辑门关键指标

stage	inv(minimum size)	3-NAND	2-NOR	inv2
p	$p_1 = 1$	$p_2 = 3$	$p_3 = 2$	$p_4 = 1$
g	$g_1 = 1$	$g_2 = 2$	$g_3 = \frac{3}{2}$	$g_4 = 1$
s	$s_1 = 1$	$s_2 = x$	$s_3 = y$	$s_4 = z$
f	$f_1 = x$	$f_2 = y/x$	$f_3 = z/y$	$f_4 = 64/z$
b	$b_1 = 1$	$b_2 = 1$	$b_3 = 1$	$b_4 = 1$

因此，通过计算，得到该链的 G, B, F, H 值/变量表示参见表2。

表 2: Task1 组合逻辑门链的路径关键指标

Path logical effort(G)	Branching effort(B)	Path electri- cal effort(F)	Path effort(H)	Total parasitic delay(P)	$H_{\min}$
3	1	64	$\sum_{i=1}^4 g_i f_i b_i$	7	192

2.2.2 理论优化结果

通过 **AM-GM** 不等式, 得到 best stage effort:

$$h_{\text{opt}} = H^{1/N} = 192^{1/4} \approx 3.72$$

因此, 我们从前往后, 以此计算出这条链上的所有逻辑门的等效扇出以及尺寸:

1. inv(minimum size): $s_1 = 1, f_1 = h_{\text{opt}}/(g_1 b_1) = 3.722/(1 \cdot 1) = 3.722$
2. 3-NAND: $s_2 = f_1 s_1 = 3.722, f_2 = h_{\text{opt}}/(g_2 b_2) = 3.722/(2 \cdot 1) = 1.861$
3. 2-NOR: $s_3 = f_2 s_2 = 6.928, f_3 = h_{\text{opt}}/(g_3 b_3) = 3.722/(3/2 \cdot 1) = 2.482$
4. inv2: $s_4 = f_3 s_3 = 17.193, f_4 = h_{\text{opt}}/(g_4 b_4) = 3.722/(1 \cdot 1) = 3.722$
5. Cload: $s_5 = f_4 s_4 = 17.193 \times 3.722 \approx 63.992 \approx 64 \rightarrow$ 与实际值几乎一致 I, 代表计算结果正确。

通过该值计算得到的四个逻辑门的等效扇出以及尺寸的理论最优值见表3

表 3: Task1 通过理论计算得到的 f, s 最优值

stage	inv(minimum size)	3-NAND	2-NOR	inv2
s	$s_1 = 1$	$s_2 = 3.722$	$s_3 = 6.928$	$s_4 = 17.193$
f	$f_1 = 3.722$	$f_2 = 1.861$	$f_3 = 2.482$	$f_4 = 3.722$

但是在实际 HSPICE 仿真阶段, 我们使用 FinFET 的 NFIN 参数来改变晶体管尺寸, 但是由于 FinFET 的 fin number 必须为整数, 所以我们需要将表3中的尺寸参数四舍五入后得到仿真时所有的实际尺寸, 见表4

表 4: Task1 通过理论计算得到的用于 HSPICE 仿真的逻辑门实际尺寸

stage	inv(minimum size)	3-NAND	2-NOR	inv2
s	$s_1 = 1$	$s_2 = 4$	$s_3 = 7$	$s_4 = 17$

2.3 HSPICE 仿真阶段

在仿真时，为了能够在相对比较大的范围内扫描，得到最优解，我们不仅选择理论最优点 ($s_2 = 4, s_3 = 7, s_4 = 17$)，还在其附近进行参数扫描，以获得更精确的最优延迟。

具体扫描范围为： $S_2 : [2, 3, 4, 5, 6]$ ， $S_3 : [5, 6, 7, 8, 9]$ ， $S_4 : [15, 16, 17, 18, 19]$ 。对于满足 $\{(s_2, s_3, s_4) | s_2 \in S_2, s_3 \in S_3, s_4 \in S_4\}$ 的任意尺寸组合，我们都会对其进行仿真。这一步在 HSPICE 脚本中通过 sweep data 完成。

2.3.1 仿真结果与分析

上述参数组合一共有 $5 \times 5 \times 5 = 125$ 个点，我们将一部分结果（尺寸， t_{pLH}, t_{pHL}, t_p ）展示在表格5中。

值得注意的是，理论得出的最优尺寸组合为 ($s_2 = 4, s_3 = 7, s_4 = 17$)，的延迟为： $t_{pLH} = 38.08\text{ps}$ ， $t_{pHL} = 48.04\text{ps}$ ， $t_p = 43.06\text{ps}$ 。

但是仿真结果表明，仿真得出的最优尺寸组合为 $S_2 = 6, S_3 = 5, S_4 = 15$ ，对应的延迟参数为 $t_{pLH} = 33.28\text{ps}$ ， $t_{pHL} = 41.70\text{ps}$ ， $t_p = 37.49\text{ps} < 43.06\text{ps}$ 。

理论仿真得出了不同的尺寸组合，并且看起来 3-NAND 门的尺寸取到了最大边界，而 2-NOR 门和 inv2 门的尺寸取到了最小边界。也就是说这个组合逻辑门链更加倾向于使用具有更大的尺寸的第二级逻辑门。

可以观察到，仿真得到的最优尺寸 ($S_2 = 6, S_3 = 5, S_4 = 15$) 与理论值 ($S_2 = 4, S_3 = 7, S_4 = 17$) 存在差异。

表 5: Task1 部分仿真结果（前 16 条与后 16 条）

s_2	s_3	s_4	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$	s_2	s_3	s_4	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$
2	5	15	38.22	51.22	44.72	5	6	15	35.46	44.18	39.82
3	5	15	35.45	46.09	40.77	6	6	15	35.10	43.37	39.24
4	5	15	34.21	43.67	38.94	2	7	15	42.21	55.31	48.76
5	5	15	33.58	42.41	37.99	3	7	15	39.32	50.01	44.66
6	5	15	33.28	41.70	37.49	4	7	15	37.99	47.42	42.71
2	6	15	40.28	53.33	46.80	5	7	15	37.27	45.98	41.63
3	6	15	37.42	48.05	42.74	6	7	15	36.87	45.10	40.99
4	6	15	36.14	45.56	40.85	2	8	15	44.06	57.27	50.66
...						...					
6	6	19	35.01	44.04	39.52	4	8	19	40.05	50.56	45.31
2	7	19	43.56	58.57	51.07	5	8	19	39.09	48.66	43.88
3	7	19	39.96	51.96	45.96	6	8	19	38.50	47.48	42.99
4	7	19	38.26	48.73	43.50	2	9	19	47.20	62.38	54.79
5	7	19	37.33	46.90	42.11	3	9	19	43.54	55.64	49.59
6	7	19	36.78	45.76	41.27	4	9	19	41.76	52.34	47.05
2	8	19	45.42	60.50	52.96	5	9	19	40.77	50.42	45.60
3	8	19	41.78	53.83	47.81	6	9	19	40.17	49.19	44.68

3 Task 2: Use Logical Effort to Optimize 4×16 Decoder

3.1 实验电路

本任务利用互补逻辑门搭建一个完整的 4 to 16 解码器。电路结构包含四层：

第一层是 4 个反相器，输入 A_3, A_2, A_1, A_0 ，输出 $\overline{A_0}, \overline{A_1}, \overline{A_2}, \overline{A_3}$ （我们分别记为： NA_3, NA_2, NA_1, NA_0 ）；

第二层是 4 个反相器，输出 $\overline{\overline{A_0}}, \overline{\overline{A_1}}, \overline{\overline{A_2}}, \overline{\overline{A_3}}$ （我们分别记为： PA_3, PA_2, PA_1, PA_0 ）；

第三层是 8 个 NAND2 门，实现 $\{PA_3, NA_3\}$ 和 $\{PA_2, NA_2\}$ 的笛卡尔积、以及 $\{PA_1, NA_1\}$ 和 $\{PA_0, NA_0\}$ 的笛卡尔积；这两组笛卡尔积会分别预编码： $\overline{A_3}\overline{A_2} \rightarrow A_3A_2$ 以及 $\overline{A_1}\overline{A_0} \rightarrow A_1A_0$ 。

最后一层是 16 个 NOR2 门，输出 word₀ 到 word₁₅。负载电容等效于 128 倍最小反相器尺寸的反相器。

详细电路以及待研究的 critical path 见图4a以及图4b。




图 4: 4 to 16 decoder 实验电路图

3.2 critical path

由图4不难发现，电路中的所有关键路径种类相同，即都经过了两级反相器、一级 2-NAND 以及以及 2-NOR 门，共 8 条。因此我们选择其中任意一条 critical path 讨论即可。这里选择了：

$A_3 \rightarrow \text{Xinv31} \rightarrow \text{NA}_3 \rightarrow \text{Xinv32} \rightarrow \text{PA}_3 \rightarrow \text{XNAND2_7} \rightarrow \text{PA3_PA2} \rightarrow \text{XNOR2_15} \rightarrow \text{word15} \rightarrow \text{Cload}(128 \times \text{inv})$ 。

其中 Xinv31、Xinv32 是 A_3 经过的第一、二级反相器，在本实验中均为最小反相器。XNAND2_7 是 PA_3 经过的其中一个 2-NAND 门，XNOR2_15 是信号 PA3_PA2 （即信号 $A_3 A_2$ ）经过的 2-NOR 门。

优化目标是考察从电路中第一级反相器 Xinv31 的输出结点（即案例中的 NA_3 ）到负载电容输入结点的最小延迟，优化方法是在 word15 和负载电容间插入多级反相器作为缓冲。

3.3 理论优化阶段

3.3.1 优化方法建模

我们从已知组合逻辑门能够获取的指标（本征延迟 p 、逻辑努力 g 、尺寸 s 、等效扇出 f 、分支努力 b ）参见表6（设 Xinv32, XNAND2_7, XNOR2_15 的参数下标分别为 1, 2, 3, 4, $z_1 \sim z_m$ 分别代表插入的 m 级反相器）

表 6: Task2 组合逻辑门链的逻辑门关键指标

stage	Xinv32	XNAND2_7	XNOR2_15	$z_1 \sim z_m$
p	$p_1 = 1$	$p_2 = 2$	$p_3 = 2$	$[1, 1, \dots, 1]$
g	$g_1 = 1$	$g_2 = 3/2$	$g_3 = 3/2$	$[1, 1, \dots, 1]$
s	$s_1 = 1$	$s_2 = x$	$s_3 = y$	$[z_1, z_2, \dots, z_m]$
f	$f_1 = x$	$f_2 = y/x$	$f_3 = z_1/y$	$[z_2/z_1, z_3/z_2, \dots, 128/z_m]$
b	$b_1 = 2$	$b_2 = 4$	$b_3 = 1$	$[1, 1, \dots, 1]$

因此，通过计算，得到该链的 G, B, F, H 值/变量表示参见表7。

表 7: Task2 组合逻辑门链的路径关键指标

Path logical effort(G)	Branching effort(B)	Path electrical effort(F)	Path effort(H)	Total parasitic delay(P)	$H_{\min}$
$\frac{9}{4}$	8	128	$\sum_{i=1}^{m+3} g_i f_i b_i$	$m + 5$	2304

因此我们有路径延迟：

$$D = (m + 3) \cdot 2304^{1/(m+3)} + m + 5$$

3.3.2 理论优化结果

理论上通过求导和数值计算，在：

$$h_{\text{opt}} \approx 3.59, m \approx 3.05$$

时 D 有最小值：28.8039。为了更精确的分析，我们使用 Task2/opt.py 脚本，获得了在 $m = 3$ 附近的几个 m 值对应的 h_{opt} 以及 D_{min} ，见表8。

表 8: Task2 m 值的理论优化选择

m	h_{opt}	D_{min}	m	h_{opt}	D_{min}	m	h_{opt}	D_{min}
0	13.21	43.62	7	2.17	32.69	14	1.58	44.81
1	6.93	32.71	8	2.02	34.24	15	1.54	46.67
2	4.70	29.52	9	1.91	35.88	16	1.50	48.56
3	3.63	28.81	10	1.81	37.58	17	1.47	50.45
4	3.02	29.16	11	1.74	39.34	18	1.45	52.36
5	2.63	30.06	12	1.68	41.13	19	1.42	54.28
6	2.36	31.27	13	1.62	42.96			

其中，等效扇出 f ，逻辑门尺寸 s 的计算方法与 Task1 中完全相同，**取整方法依旧采用四舍五入**，因此这里不再展示详细细节，而是**直接给出计算结果以及取整结果**。

在实际仿真过程中，我们选择了表8中较为不错的 D_{min} 结果对应的 m ，进行进一步查看，判断在 $m = 3$ 、最优尺寸参数组合下，电路 critical path 是否真的具有最低延迟 t_p 。

3.4 HSPICE 仿真阶段

3.4.1 插入反相器级数的进一步确定

虽然理论上在 $m = 3$ 时达到最优延迟，但实际情况可能有出入。因此对 $m = 0$ 到 $m = 5$ 的情况进行了仿真，每种情况采用对应的最优尺寸参数。仿真结果如表10所示。

可以发现，实际上在 $m = 2$ 时有最优延迟 ($t_p = 37.81\text{ps}$)，与理论预测的 $m = 3$ 有所不同。但是两者非常接近，延迟差距也很小。这样暗示着我们，理论分析的结果作用不是直接帮助我们确定最优解，而是给我们提供了一个最优解可能存在的局部范围，我们需要借助仿真工具进一步在这个局部范围里进行微调，从而得到更精确的最优解。

3.4.2 尺寸参数的精细扫描

根据以上结果，我们不仅在 $m = 2$ 时扫描参数，还在临近的 $m = 1$ 和 $m = 3$ 时同时扫描，尽可能扩大范围得到最优延迟。三种情况的参数扫描范围如下：

表 9: Task2 通过理论计算得到的 f, s 最优值以及取整近似值

m	Xinv31	XNAND2_7	XNOR2_15	$z_1 \sim z_m$
$m = 0$ 理论值	$f_1 = 6.60$ $s_1 = 1$	$f_2 = 2.20$ $s_2 = 6.60$	$f_3 = 8.80$ $s_3 = 14.54$	$\square$
$m = 0$ 取整值	$s_1 = 1$	$s_2 = 7$	$s_3 = 15$	$\square$
$m = 1$ 理论值	$f_1 = 3.46$ $s_1 = 1$	$f_2 = 1.15$ $s_2 = 3.46$	$f_3 = 4.62$ $s_3 = 4.00$	$f_4 = 6.93$ $s_4 = 18.48$
$m = 1$ 取整值	$s_1 = 1$	$s_2 = 3$	$s_3 = 4$	$s_4 = 18$
$m = 2$ 理论值	$f_1 = 2.35$ $s_1 = 1$	$f_2 = 0.78$ $s_2 = 2.35$	$f_3 = 3.14$ $s_3 = 1.84$	$f_{4\sim 5} = 4.70$ $[5.78, 27.21]$
$m = 2$ 取整值	$s_1 = 1$	$s_2 = 2$	$s_3 = 2$	$[6, 27]$
$m = 3$ 理论值	$f_1 = 1.82$ $s_1 = 1$	$f_2 = 0.61$ $s_2 = 1.82$	$f_3 = 2.42$ $s_3 = 1.10$	$f_{4\sim 6} = 3.63$ $[2.67, 9.69, 35.22]$
$m = 3$ 取整值	$s_1 = 1$	$s_2 = 2$	$s_3 = 1$	$[3, 10, 35]$
$m = 4$ 理论值	$f_1 = 1.51$ $s_1 = 1$	$f_2 = 0.50$ $s_2 = 1.51$	$f_3 = 2.01$ $s_3 = 0.76$	$f_{4\sim 7} = 3.02$ $[1.53, 4.64, 14.01, 42.35]$
$m = 4$ 取整值	$s_1 = 1$	$s_2 = 2$	$s_3 = 1$	$[2, 5, 14, 42]$
$m = 5$ 理论值	$f_1 = 1.32$ $s_1 = 1$	$f_2 = 0.44$ $s_2 = 1.32$	$f_3 = 1.75$ $s_3 = 0.58$	$f_{4\sim 8} = 2.63$ $[1.01, 2.67, 7.02, 18.48, 48.63]$
$m = 5$ 取整值	$s_1 = 1$	$s_2 = 1$	$s_3 = 1$	$[1, 3, 7, 18, 49]$

表 10: 不同反相器级数 m 的延迟结果

m	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$
0	63.48	43.60	53.54
1	35.59	46.13	40.86
2	42.41	33.22	37.81
3	34.77	42.07	38.42
4	42.19	35.52	38.86
5	36.87	42.43	39.65

对于 $m = 1$: XNAND2_size 扫描范围为 [2, 3, 4], XNOR2_size 扫描范围为 [3, 4, 5], buffer_0_size 扫描范围为 [14, 16, 18, 20, 22]。

对于 $m = 2$: XNAND2_size 扫描范围为 [1, 2, 3], XNOR2_size 扫描范围为 [1, 2, 3], buffer_0_size 扫描范围为 [4, 5, 6, 7, 8], buffer_1_size 扫描范围为 [21, 24, 27, 30, 33]。

对于 $m = 3$: XNAND2_size 扫描范围为 [1, 2, 3], XNOR2_size 扫描范围为 [1, 2], buffer_0_size 扫描范围为 [2, 3, 4], buffer_1_size 扫描范围为 [8, 11, 14], buffer_2_size 扫描范围为 [28, 33, 38]。

3.4.3 仿真结果与分析

三种情况的最优尺寸参数及对应延迟如下（或者参见表11）：

$m = 1$ 时: XNAND2_size = 3, XNOR2_size = 5, z1_size = 18, 得到 $t_{pLH} = 35.61\text{ps}$, $t_{pHL} = 45.95\text{ps}$, $t_p = 40.78\text{ps}$ 。

$m = 2$ 时: XNAND2_size = 2, XNOR2_size = 2, z1_size = 6, z2_size = 24, 得到 $t_{pLH} = 42.34\text{ps}$, $t_{pHL} = 33.04\text{ps}$, $t_p = 37.69\text{ps}$ 。

$m = 3$ 时: XNAND2_size = 1, XNOR2_size = 1, z1_size = 2, z2_size = 8, z3_size = 28, 得到 $t_{pLH} = 34.22\text{ps}$, $t_{pHL} = 40.70\text{ps}$, $t_p = 37.46\text{ps}$ 。

表 11: Task2 各 m 对应的最优延迟以及尺寸参数组合

m	XNAND2_7	XNOR2_15	$z_1 \sim z_m$	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$
1	3	5	[18]	35.61	45.95	40.78
2	2	2	[6, 24]	42.34	33.04	37.69
3	1	1	[2, 8, 28]	34.22	40.70	37.46

综合以上结果，在 $m = 3$ 时获得了最优延迟 $t_p = 37.46\text{ps}$ 。

在最优解情况下，电路详细尺寸参数为：

1. 关键路径为：

$A_3 \rightarrow \text{Xinv31} \rightarrow \text{NA}_3 \rightarrow \text{Xinv32} \rightarrow \text{PA}_3 \rightarrow \text{XNAND2_7} \rightarrow \text{PA3_PA2} \rightarrow \text{XNOR2_15} \rightarrow \text{word15} \rightarrow z_1 \rightarrow z_2 \rightarrow z_3 \rightarrow \text{Cload}(128 \times \text{inv})$ 。

2. 各门的逻辑努力、尺寸等参数如表12所示。

3. critical path 路径参数为: $G = 1 \times 3/2 \times 3/2 \times 1 \times 1 \times 1 = 9/4$, $B = 8$,
 $B = 8$,

$F = 1 \times 1 \times 2 \times 4 \times 3.5 \times 4.57 = 127.96 \approx 128$,

$H = GBF = 9/4 \times 8 \times 127.96 \approx 2304$ 。

表 12: Task2 仿真最优参数下关键路径各门参数

逻辑门	尺寸 s	逻辑努力 g	分支努力 b	等效扇出 f
Xinv32	1	1	2	1
XNAND2_7	1	3/2	4	1
XNOR2_15	1	3/2	1	2
z_1	2	1	1	4
z_2	8	1	1	3.5
z_3	28	1	1	4.57

4 Task 3: Use Logical Effort to Optimize 5×32 Decoder

4.1 电路情况

本任务利用互补逻辑门搭建一个完整的 5 to 32 解码器。电路结构包含：第一层 5 个反相器，输入 A_4, A_3, A_2, A_1, A_0 ，输出 $NA_4, NA_3, NA_2, NA_1, NA_0$ ；第二层 5 个反相器，输出 $PA_4, PA_3, PA_2, PA_1, PA_0$ ；第三层包含 1 个反相器（生成 NPA_0 ）和 8 个 NAND2 门；最后一层是 32 个 NOR3 门，输出 $word_0$ 到 $word_{31}$ 。负载电容等效于 256 倍最小反相器尺寸的反相器。

与 Task 2 不同的是，本任务存在两条不同的关键路径：

关键路径 1 (H1_pro): $A_0 \rightarrow Xinv01 \rightarrow NA_0 \rightarrow Xinv02 \rightarrow PA_0 \rightarrow XinvPA0 \rightarrow NPA_0 \rightarrow XNOR3_1 \rightarrow word_1$

关键路径 2 (H2): $A_1 \rightarrow Xinv11 \rightarrow NA_1 \rightarrow Xinv12 \rightarrow PA_1 \rightarrow XNAND2_1 \rightarrow NA2_PA1 \rightarrow XNOR3_2 \rightarrow word_2$

这两条关键路径独立考虑，给出对应两组最优参数。

4.2 理论优化阶段

4.2.1 优化方法建模

（待完善）

4.2.2 理论优化结果

对于 H1_pro 路径，路径努力 $H_{min} = 16 \times 2 \times 256 = 8192$ ，延迟函数 $D = (m + 3) \cdot 8192^{1/(m+3)} + m + 6$ ，理论最优参数为 $m = 4$ ， $N = 7$ ， $D = 35.36$ ， $h_{opt} = 3.62$ 。

对于 H2 路径，路径努力 $H_{min} = 3 \times 16 \times 256 = 12288$ ，延迟函数 $D = (m + 3) \cdot 12288^{1/(m+3)} + m + 6$ ，理论最优参数为 $m = 4$ ， $N = 7$ ， $D = 36.87$ ， $h_{opt} = 3.84$ 。

4.3 HSPICE 仿真阶段

4.3.1 插入反相器级数的进一步确定

对两条关键路径分别进行了不同 m 值的仿真。H1_pro 路径扫描 $m = 1$ 到 $m = 8$, H2 路径扫描 $m = 2$ 到 $m = 8$ 。仿真结果如表13所示。

表 13: Task3 不同反相器级数 m 的延迟结果

m	H1_pro			H2		
	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$
2	90.62	78.44	84.53	62.43	47.15	54.79
3	60.15	68.99	64.57	44.16	52.57	48.37
4	67.98	62.36	65.17	52.36	44.58	48.47
5	63.25	68.02	65.63	45.37	51.95	48.66
6	69.23	64.15	66.69	56.06	47.06	51.56
7	69.19	73.39	71.29	48.75	56.98	52.86
8	75.07	70.60	72.84	59.41	51.00	55.20

可以发现, H1_pro 在 $m = 3$ 时获得最优延迟 ($t_p = 64.57\text{ps}$), H2 在 $m = 3$ 时获得最优延迟 ($t_p = 48.37\text{ps}$)。

4.3.2 尺寸参数的精细扫描

由于计算资源有限, 仅在最优 m 值时进行精细参数扫描。

对于 H1_pro ($m = 3$): XinvPA0_size 扫描范围为 [3, 4, 5], XNAND2_size 扫描范围为 [3, 4, 5], XNOR3_size 扫描范围为 [1, 2], buffer_0_size 扫描范围为 [2, 3, 4], buffer_1_size 扫描范围为 [11, 13, 15], buffer_2_size 扫描范围为 [48, 51, 54, 57, 60, 63, 66]。

对于 H2 ($m = 3$): XinvPA0_size 扫描范围为 [1, 2, 3], XNAND2_size 扫描范围为 [1, 2, 3], XNOR3_size 扫描范围为 [1, 2], buffer_0_size 扫描范围为 [1, 2, 3], buffer_1_size 扫描范围为 [6, 8, 10], buffer_2_size 扫描范围为 [31, 34, 37, 40, 43, 46, 49]。

4.3.3 仿真结果与分析

精细扫描后的最优结果如下:

H1_pro 路径: XinvPA0_size = 5, XNAND2_size = 3, XNOR3_size = 1, buffer_0_size = 3, buffer_1_size = 11, buffer_2_size = 48, 得到 $t_{pLH} = 59.77\text{ps}$, $t_{pHL} = 68.62\text{ps}$, $t_p = 64.19\text{ps}$ 。

H2 路径: XinvPA0_size = 1, XNAND2_size = 2, XNOR3_size = 1, buffer_0_size = 3, buffer_1_size = 10, buffer_2_size = 43, 得到 $t_{pLH} = 43.06\text{ps}$, $t_{pHL} = 53.52\text{ps}$, $t_p = 48.29\text{ps}$ 。

部分参数精细扫描的仿真数据如表14、15所示。

表 14: Task3 H1_pro 路径部分参数精细扫描结果

XinvPA0	XNAND2	XNOR3	buf_0	buf_1	buf_2	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$
5	4	1	3	11	48	59.77	68.60	64.19
5	3	1	3	11	48	59.78	68.60	64.19
5	5	1	3	11	48	59.78	68.60	64.19
5	4	1	3	13	51	59.82	68.76	64.29
5	4	1	3	11	51	59.78	68.68	64.23
3	3	1	3	11	48	61.14	69.36	65.25

表 15: Task3 H2 路径部分参数精细扫描结果

XinvPA0	XNAND2	XNOR3	buf_0	buf_1	buf_2	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$
1	2	1	3	10	43	43.06	53.52	48.29
3	2	1	3	10	43	43.06	53.52	48.29
1	2	1	3	10	40	43.19	53.49	48.34
1	2	1	3	8	40	44.46	54.55	49.50
1	2	1	2	8	40	44.46	54.55	49.50
3	3	1	3	10	43	45.18	53.41	49.29

4.3.4 关键路径参数分析

H1_pro 路径: $NA_0 \rightarrow Xinv02 \rightarrow PA_0 \rightarrow XinvPA0 \rightarrow NPA_0 \rightarrow XNOR3_1 \rightarrow word_1 \rightarrow buffer_0 \rightarrow buffer_1 \rightarrow buffer_2 \rightarrow load$

对于仿真得到的最优参数 ($m = 3$), 各门的逻辑努力参数如表16所示。

路径参数计算: $G = 1 \times 1 \times 2 \times 1 \times 1 \times 1 = 2$, $B = 17 \times 16 \times 1^4 = 272$, $F = 5 \times 0.2 \times 3 \times 3.67 \times 4.36 \times 5.33 \approx 256$, $H = GBF \approx 2 \times 272 \times 256 = 139264$ 。

对于理论分析得到的最优参数 ($m = 4$, $h_{opt} = 3.62$), 理想情况下各门参数如表17所示。

理论计算: $G = 1 \times 1 \times 2 \times 1^4 = 2$, $B = 17 \times 16 = 272$, $F = 256$, $H = GBF = 2 \times 272 \times 256 = 139264$ 。根据理论分析, 简化后的路径努力 $H = 16 \times 2 \times 256 = 8192$ 。

表 16: Task3 H1_pro 仿真最优参数下关键路径各门参数

逻辑门	尺寸 s	逻辑努力 g	分支努力 b	等效扇出 f
Xinv02	1	1	17	5
XinvPA0	5	1	16	0.2
XNOR3_1	1	2	1	3
buffer_0	3	1	1	3.67
buffer_1	11	1	1	4.36
buffer_2	48	1	1	5.33

表 17: Task3 H1_pro 理论最优参数下关键路径各门参数

逻辑门	尺寸 s	逻辑努力 g	分支努力 b	等效扇出 $f = gh$
Xinv02	1	1	17	3.62
XinvPA0	3.62	1	16	3.62
XNOR3	0.76	2	1	7.24
buffer_0	1.66	1	1	3.62
buffer_1	6.01	1	1	3.62
buffer_2	21.76	1	1	3.62
buffer_3	78.78	1	1	3.25

H2 路径: $NA_1 \rightarrow Xinv12 \rightarrow PA_1 \rightarrow XNAND2_1 \rightarrow NA2_PA1 \rightarrow XNOR3_2 \rightarrow word_2 \rightarrow buffer_0 \rightarrow buffer_1 \rightarrow buffer_2 \rightarrow load$

对于仿真得到的最优参数 ($m = 3$), 各门的逻辑努力参数如表18所示。

表 18: Task3 H2 仿真最优参数下关键路径各门参数

逻辑门	尺寸 s	逻辑努力 g	分支努力 b	等效扇出 f
Xinv12	1	1	2	2
XNAND2_1	2	4/3	8	0.5
XNOR3_2	1	2	1	3
buffer_0	3	1	1	3.33
buffer_1	10	1	1	4.3
buffer_2	43	1	1	5.95

路径参数计算: $G = 1 \times \frac{4}{3} \times 2 \times 1^3 = \frac{8}{3} \approx 2.67$, $B = 2 \times 8 \times 1^4 = 16$, $F = 2 \times 0.5 \times 3 \times 3.33 \times 4.3 \times 5.95 \approx 256$, $H = GBF \approx 2.67 \times 16 \times 256 = 10923$ 。

对于理论分析得到的最优参数 ($m = 4$, $h_{opt} = 3.84$), 理想情况下各门参数如表19所示。

表 19: Task3 H2 理论最优参数下关键路径各门参数

逻辑门	尺寸 s	逻辑努力 g	分支努力 b	等效扇出 $f = gh$
Xinv12	1	1	2	3.84
XNAND2	1.92	4/3	8	5.12
XNOR3	1.25	2	1	7.68
buffer_0	2.89	1	1	3.84
buffer_1	11.09	1	1	3.84
buffer_2	42.58	1	1	3.84
buffer_3	163.5	1	1	1.57

理论计算: $G = 1 \times \frac{4}{3} \times 2 \times 1^4 = \frac{8}{3}$, $B = 2 \times 8 = 16$, $F = 256$, $H = GBF = \frac{8}{3} \times 16 \times 256 = 10923$ 。根据理论分析, 简化后的路径努力 $H = 3 \times 16 \times 256 = 12288$ 。

以上给出的尺寸参数实现了两条关键路径的最优延迟。(待完善)