


Rafbók



Rafeindafræði 13. hefti FET- og MOSFET transistorar Sigurður Örn Kristjánsson Bergsteinn Baldursson



Þetta hefti er án endurgjalds á rafbókinni.

www.rafbok.is

Allir rafiðnaðarmenn og rafiðnaðarnemar geta fengið aðgang án endurgjalds að rafbókinni.

Heimilt er að afrita textann til fræðslu í skólum sem reknir eru fyrir opinbert fé án leyfis höfundar eða Rafmenntar, fræðsluseturs rafiðnaðarins. Hvers konar sala á textanum í heild eða að hluta til er óheimil nema að fengnu leyfi höfundar og Rafmenntar, fræðsluseturs rafiðnaðarins.

Höfundur er Sigurður Örn Kristjánsson. Eftirvinnsla og umbrot í rafbók Bára Laxdal Halldórsdóttir.

Vinsamlegast sendið leiðréttingar og athugasemdir til höfundar sigurdurornk@gmail.com eða til Báru Laxdal Halldórsdóttur bara@rafmennt.is .



Efnisyfirlit	
1. FET transistorar	4
2. JFET	5
2.1 Grunnvinnsla JFETa	5
2.2 Táknmyndir JFETa	6
2.3 Einkennisferlar og fastar (<i>Parameters</i>) JFETa	7
2.4 Kyrkispenna (<i>Pinch - Off voltage</i>)	8
2.5 Spennan U _{GS} stýrir straumnum I _D	8
2.6 Samanburður á rofi og kyrkispennu (Cutoff and Pinch-Off voltage)	9
2.6.1 Dæmi	10
2.6.2 Dæmi	10
2.7 Yfirfærslulínurit JFET transistors	11
2.8 Leiðnistuðull / bratti JFET transistora	14
2.8.1 Dæmi	16
2.9 Inngangsmótstaða og rýmd JFET transistora	16
2.10 r' _{ds} - Mótstaðan á milli <i>Drain - Source</i>	17
2.10.1 Dæmi	17
3. Spennumötun FET transistora	18
3.1 Sjálfspennumötun JFET transistora	18
3.1.1 Dæmi	19
3.2 Vinnupunktur í sjálfspennumötun (Selv bias)	20
3.2.1 Dæmi	21
3.3 Staðsetning vinnupunktar <i>Drain</i> straumsins I _D	21
3.3.1 Dæmi	23
3.4 Spennumötun með spennudeili	23
3.4.1 Dæmi	24
4. MOSFET TRANSISTORINN	25
4.1 LATFETI (Depletion MOSFET, D-MOSFET)	25
4.2 Letjandi hamur (Depletion Mode)	26
4.3 Hvetjandi hamur (Enhancement Mode)	27



	4.4 Táknmynd D-MOSFET transistora	27
	4.5 Hvatfeti (<i>E-MOSFET</i>)	28
	4.6 Afl MOSFETar	29
	4.7 Samhliðadreifð tvöfaldur MOSFET (Lateral Double Diffused MOSFET)	,
	LDMOSFET)	29
	4.8 Tvígátta MOSFET (Dual - Gate MOSFET)	31
	4.8.1 Dæmi	31
5.	Einkennisferill og stuðlar MOSFETA	32
	5.1 Yfirfærslulínurit latfeta (<i>D-MOSFET</i>)	32
	5.1.1 Dæmi	33
	5.2 Yfirfærslulínurit fyrir hvatfeta (<i>E-MOSFET</i>)	33
	5.2.1 Dæmi	36
	5.3 Varúð við meðhöndlun	36
6.	Að forspenna MOSFET	37
	6.1 Að forspenna latfeta (<i>D-MOSFET</i>)	37
	6.1.1 Dæmi	38
	6.2 Að forspenna hvatfeta (<i>E-MOSFET</i>)	38
	6.2.1 Dæmi	40
7	Domi	40



1. FET transistorar

FETar (*Field-Effect Transistor*) eru kallaðir einpóla transistorar þar sem í þeim sjá annað hvort rafeindir eða holur um straumflutning en ekki báðar eindirnar eins og í BJT-transistornum. Flokka má FETa í tvennt Það er JFET (*Junction Field-Effect Transistor*) og MOSFET (*Metal Oxide Semiconductor Field-Effect Transistor*).

Munið að BJT-transistorarnir eru straumstýrðir íhlutir sem þýðir að basestraumur BJT-transistorsins stýrir collectorstraum hans á meðan FETar eru spennustýrðir þar sem spennan milli *Gate og Source* (gáttar og lindar) stýrir straum í gegn um rás íhlutarins. Aðalkostur FETa er hin gífurlega háa inngangsmótstaða.

Markmið kaflans er að:


- skýra út hvernig JFET vinnur
- skilgreina, skýra og nota þýðingamikla stuðla (parameters) JFETa
- skilgreina og skýra hvernig JFET eru forspenntir
- skýra út hvernig MOSFET vinnur
- skilgreina, skýra og nota þýðingamikla stuðla (parameters) MOSFET
- skilgreina og skýra hvernig JFET eru forspenntir
- skilgreina skautin *Drain* (svelgur), *Source* (lind) og *Gate* (gátt) fyrir JFET transistora
- skilgreina *Pinch-off voltage* (kyrkispenna)
- skýra út hugtakið *Transconductance* (bratti)
- skýra út Depletion (letjun), Enhancement (hvatning) fyrir MOSFET

ATH. Íslenskar þýðingar eru sumstaðar innan sviga þar sem við á en einnig eru enskar tilvísanir innan sviga þar sem við á. Í textanum eru ensku heitin látin standa þar sem að þau eru notuð í talmáli.



2. JFET


Mynd 1 sýnir grunngerð af n- og p-rása JFET (Junction Field-Effect Transistor). Leiðslur tengjast við skautin sem nefnast Drain, Source og Gate. Rásin (channel) sem er milli Drain og Source er stýrt með Gate spennu.



Mynd 1. Grunngerð n- og p-rás JFET transistors.


2.1 Grunnvinnsla JFETa


Mynd 2 sýnir hvernig n-rása JFET vinnur þegar hann er dc-forspenntur. Spennugjafinn U_{DD} gefur spennu milli *Drain* og *Source* þannig að straumur geti runnið þar á milli. Spennugjafinn U_{GG} bakspennir *Gate* miðað við *Source* eins og sést á *mynd 2*. N-rása JFET vinnur alltaf með *Gate - Source* p-n samskeytin bakspennt. Með því að bakspenna *Gate - Source* samskeytin fæst fram tæmingasvæði eftir p-n samskeytunum sem eykst inn í n-efnið og eykur viðnám milli *Gate* og *Source* með því að minnka vídd rásarinnar. Hægt er að stjórna vídd og þar með mótstöðu rásarinnar með því að breyta *Gate*-spennunni og afleiðingin er sú að mismikill *Drain*-straumur I_D rennur í gegn um rásina frá *Source*. *Mynd 3* sýnir þennan feril. Hvítu svæðin á *mynd 3* eiga að tákna tæmingasvæðið sem myndast vegna bakspennu.




Mynd 2. Rétt forspenntur n-rása JFET.










b) Aukið U_{GG} þrengir rásina og eykur viðnám hans þar með minnkar strauminn I_D .



c) Minna U_{GG} víkkar rásina og minnkar viðnám hans, I_D straumur eykst.

Mynd 3. JFET forspenntur með mismikilli U_{GG} spennu.

2.2 Táknmyndir JFETa

Táknmyndir fyrir n-rása og p-rása JFETa eru sýndar á *mynd 4*. Örin snýr inn fyrir n-rása JFET en út fyrir p-rása JFET.




Mynd 4. Teiknitáknmyndir fyrir JFET transistora.




2.3 Einkennisferlar og fastar (Parameters) JFETa

Í þessum hluta sýnum við fram á að JFET vinnur sem spennustýrður transistor. Einnig skilgreinum við hugtökin cutoff (rof) og Pinch - off (kyrkingu) ásamt einkennisferlum JFET transistorsins. Skoðum ástand JFET transistors ef Gate - Source spennan er núll ($U_{GS} = 0$). Þetta ástand má fá ef skammhleypt er á milli Gate - Source.

Á *mynd 5a* er sýnt þegar spennan U_{DS} er aukinn frá 0 V þá eykst straumurinn I_D línulega milli punkta A og B eins og sést á línuriti á *mynd 5b*. Á þessu svæði er mótstaðan í FET rásinni stöðug þar sem tæmingarsvæði transistorsins er ekki nægjanlega stórt til að hafa áhrif. Þetta kallast viðnámssvæði (*ohmic*) FET transistorsins þar sem U_{DS} og I_D fylgir lögmáli Ohm's. Við punkt B á *mynd 5b* verður straumurinn í transistornum stöðugur og þegar spennan U_{DS} eykst milli punkta B og C helst straumurinn stöðugur vegna áhrifa *Gate – Drain* bakspennunnar sem skapar tæmingarsvæði sem er nægjanlega stórt til að vinna á móti og vega upp spennuaukningu U_{DS} og heldur þess vegna I_D straumnum stöðugum.





a) JFET með U_{GS} =0V og breytilega U_{DS} (U_{DD}) spennu.

b) Drain einkennisferill.

Mynd 5. Einkennisferill svelg (Drain) straums $I_D = f(U_{DS})$ fyrir JFET $pegar\ U_{GS} = 0$.




2.4 Kyrkispenna (Pinch - Off voltage)

Kyrkispennan (*Pinch off voltage*) U_P fyrir $U_{GS} = 0$ V er skilgreind sem sú U_{DS} spenna þar sem straumurinn I_D verður stöðugur í útgangslínuriti JFET transistors og er gefin upp af framleiðanda (*punktur B á mynd 5b*). Eins og sést á *mynd 5b* verður straumurinn I_D stöðugur við U_P spennuna og kallast þá straumurinn I_{DSS} (straumur sem rennur milli *Drain* og *Source* þegar *Gate* er skammhleypt til jarðar). Þessi straumur er alltaf skilgreindur í tækniblöðum fyrir transistorinn og er hámarkssvelgstraumur (*Drain current*) sem getur runnið í JFET óháð ytri rás. Brot í JFET verður í punkti C og má hann ekki ná því gildi þar sem transistorinn eyðileggst þá.

2.5 Spennan U_{GS} stýrir straumnum I_D


Forspennum transistorinn með spennugjafanum U_{GS} milli *Gate og Source* eins og sýnt er á *mynd* 6. *Drain* línur myndast í útgangslínuriti JFET transistorsins eftir því sem spennan U_{GS} er gerð neikvæðari eins og sést á *mynd* 6b. Takið eftir því að straumurinn I_D minnkar þegar U_{GS} verður neikvæðari vegna þess að rás JFET transistorsins þrengist.



Spennugildi U_{GS} sem gerir transistorinn straumlausan er kölluð rof spenna (cutoff voltage) $U_{GS(off)}$. U_{GS} spenna JFET transistorinn vinnur á milli $U_{GS} = 0$ V og $U_{GS(off)}$. Milli þessara spennugilda breytist straumurinn I_D frá hámarksstraum I_{DSS} í næstum því núll.

P-rása JFET, *mynd* 7, transistor vinnur eins og n-rása JFET nema að því leyti að hann þarfnast **plús U**_{GS} **spennu og U**_{DD} **er neikvæð.**





Mynd 7. Forspenntur P-rása JFET.

2.6 Samanburður á rofi og kyrkispennu (*Cutoff and Pinch-Off voltage*)

Eins og hefur verið komið inn á er mismunur á kyrkispennu $U_P(\textit{Pinch-off})$ og rofi (cutoff). U_P spennan er sú U_{DS} spenna þar sem Drain straumurinn verður stöðugur. Sjá mynd 6. Hún er alltaf gefin upp við $U_{GS} = 0$ V. Pinch-off verður við spennugildi spennunnar U_{DS} í gildum sem eru minni en U_P þegar spennan U_{GS} er neikvæð. Þó að kyrkispennan U_P sé stöðug breytist minnsta gildið á U_{DS} þar sem straumurinn I_D verður stöðugur með spennunni U_G .


 $U_{GS(off)}$ og U_P eru alltaf jöfn á stærð en með öfugu formerki. Í tækniblöðum er annað hvort gefnar stærðirnar á $U_{GS(off)}$ eða U_P .

Sýnidæmi:

Ef $U_{GS(off)} = -5 \text{ V}$ þá er $U_P = 5 \text{ V}$, eins og sést á mynd 6a.

Sýnidæmi:

Finnið lægsta gildi á U_{DD} sem þarf til að JFET transistorinn á *mynd* 8 dragi stöðugan straum þegar $U_{GS(off)} = -4 \text{ V og } I_{DSS} = 12 \text{ mA}$?



04.03.2020 www.rafbok.is



Lausn:

Par sem $U_{GS(off)}$ = - 4 V verður U_P = 4 V og minnsta gildi af U_{DS} verður að vera U_{DS} = U_P = 4V.

Á svæði stöðugs straums fyrir JFET transistorinn, þegar $U_{GS} = 0$ V, verður $I_{D} = I_{DSS} = 12$ mA og spennufallið yfir mótstöðuna R_{D} er þá:

$$U_{R_D} = I_D \cdot R_D = 12mA \cdot 560\Omega = 6,72V$$

Með því að beita lögmáli Kirchhoff's á rásina (mynd 8) fæst

$$U_{DD} = U_{DS} + U_{RD} = 4V + 6.72V = 10.7V$$

Þetta er því stærðargildið á U_{DD} sem gerir $U_{DS} = U_P$ og færir transistorinn á svæði stöðugs straums.

2.6.1 Dæmi

a) Hver er straumurinn I_D ef spennan U_{DD} er aukinn í 15 V en öðru haldið óbreyttu fyrir *mynd* 8?


2.6.2 Dæmi

- b) Í P-rása JFET er straumurinn $I_D = 0$ við $U_{GS} = 4$ V. Hver er straumurinn þegar U_{GS} er 6 V?
- c) Hver er kyrkispennan (pinch-off) U_P fyrir JFET transistorinn?




2.7 Yfirfærslulínurit JFET transistors

Spennan U_{GS} getur breyst frá núlli að $U_{GS(off)}$ og sú spennubreyting stýrir straumnum I_D í transistornum. Fyrir n-rása JFET er $U_{GS(off)}$ alltaf neikvæð spenna en fyrir p-rása JFET er $U_{GS(off)}$ alltaf jákvæð. Þar sem spennan U_{GS} stýrir Drain straumnum I_D er samhengi þessara tveggja breytistærða mikilvæg og er það sýnt á $mynd\ 9$.



Mynd 9. Sýnir samhengi milli I_D og U_{GS} .

Takið eftir því að skurðarpunktarnir við ásana er í $U_{GS(off)}$, þar sem $I_D = 0$ og í I_{DSS} þar sem $U_{GS} = 0$. Yfirfærslulínuna er alltaf hægt að búa til frá $I_D = f(U_{DS})$ línuritinu eins og sýnt er á $mynd\ 10$.



Mynd 10. Útgangs - og yfirfærslulínurit JFET transistora.




Yfirfærslulína fyrir JFET transistors er næstum því fleygboga og hægt er að skilgreina hana með jöfnunni:

$$I_D = I_{DSS} \left(1 - \frac{U_{GS}}{U_{GS(off)}} \right)^2$$

Fyrir einhvern gefinn JFET transistor er hægt að finna breytur fyrir jöfnuna sem þarf til að leysa hana í hverju tilfelli fyrir sig.

Upplýsingablað fyrir venjulegan JFET transistor er sýnt á mynd 11, bls. 13.





Mynd 11. Linkur á mynd vísar á datablað á www.fairchildsemi.com



Sýnidæmi:

Upplýsingablaðið sem sýnt er á *mynd 11* sýnir að fyrir JFET transistorinn 2N5459 er $I_{DSS} = 9$ mA og $U_{GS(off)} = -8$ V (hámark). Finndu *Drain* strauminn I_d fyrir $U_{GS} = 0$ V, -1 V,og -4?

Lausn:

$$Fyrir\ U_{GS} = 0V \Rightarrow I_D = I_{DSS} = 9mA$$

$$Fyrir\ U_{GS} = -1V$$

$$I_D = I_{DSS} \left(1 - \frac{U_{GS}}{U_{GS(off)}}\right)^2 = 9mA \left(1 - \frac{-1}{-8}\right)^2 = 6,89mA$$

$$Fyrir\ U_{GS} = -4V$$

$$I_D = I_{DSS} \left(1 - \frac{U_{GS}}{U_{GS(off)}}\right)^2 = 9mA \left(1 - \frac{-4}{-8}\right)^2 = 2,25mA$$

2.8 Leiðnistuðull / bratti JFET transistora

Leiðnistuðull / bratti (*forward transconductance*) er skilgreindur sem breyting á Drain straum ΔI_D fyrir gefna breytingu á Gate - Source spennunni ΔU_{GS} þegar Drain - Source spennan U_{DS} er stöðug.

$$g_m = \frac{\Delta I_D}{\Delta U_{GS}}$$

Leiðnistuðull / brattinn fær oftast táknið \mathbf{g}_m en getur líka gengið undir nafninu \mathbf{g}_{fs} eða \mathbf{y}_{fs} . Eining brattans er *Símens* eða *mho*. Mikilvægi brattastuðulsins fyrir JFET transistora liggur í ákvörðun á spennumögnun magnarans.

Par sem ferillinn $I_D = f(U_{GS})$ myndar ekki beina línu er brattinn ekki línulegur heldur er hann mismikill eftir því hvar hann er fundinn. Gildi brattans eykst eftir því sem U_{GS} spennan nálgast núll eins og sést á *mynd 12*.




Upplýsingablöð gefa venjulega brattann við $U_{GS} = 0V$ sem g_{m0} . Sem dæmi má sjá í upplýsingablöðum yfir JFET transistorinn 2N5457 minnsta gildið á $g_{m0} = (y_{fs})$ sem $1000 \ \mu S$ fyrir $U_{DS} = 15 \ V$.

Ef þú hefur $g_{m\theta}$ má reikna g_m í hverjum punkti línuritsins $I_D = f(U_{GS})$ með eftirfarandi jöfnu:

$$g_m = g_{m0} \left(1 - \frac{U_{GS}}{U_{GS(off)}} \right)$$

Ef gildið á g_{m0} er ekki fyrir hendi má áætla það á eftirfarandi hátt:

$$g_{m0} = \frac{2I_{DSS}}{\left| U_{GS(off)} \right|}$$



Mynd 12.

Sýnidæmi:

Eftirfarandi upplýsingar eru fengnar úr data blöðum fyrir JFET transistorinn 2N5457 (mynd~11). I_{DSS} = 3,0 mA, U_{GS(off)} = - 6 V og y_{fs} = 5000 μ S.

Finnið brattann gm fyrir $U_{GS} =$ - 4 V og finnið strauminn I_D á þessum stað?

Lausn:

 $g_{m0}=y_{fs}=5000~\mu S.$ Notum eftirfarandi jöfnu til að finna brattann g_m

$$g_m = g_{m0} \left(1 - \frac{U_{GS}}{U_{GS(off)}} \right) = 5000 \mu S \left(1 - \frac{-4V}{-6} \right) = 1667 \mu S$$



$$I_D = I_{DSS} \left(1 - \frac{U_{GS}}{U_{GS(off)}} \right)^2 = 3mA \left(1 - \frac{-4}{-6} \right)^2 = 333\mu A$$

2.8.1 Dæmi

d) Finnið brattann g_m fyrir $U_{GS} = -2$ V og finnið strauminn I_D á þeim stað? Eftirfarandi upplýsingar eru fengnar úr upplýsingablöðum fyrir JFET transistorinn. $I_{DSS} = 12,0$ mA, $U_{GS(off)} = -5$ V og $g_{m0} = 3000$ μ S.

2.9 Inngangsmótstaða og rýmd JFET transistora

JFET transistorar vinna með *Gate - Source* samskeytin bakspennt sem gerir það að verkum að inngangsmótstaða hans verður mjög há. Þessi háa inngangsmótstaða er einn af kostum sem JFET transistorarnir hafa fram yfir BJT transistorana. Upplýsingar frá framleiðanda JFET transistora geyma oft upplýsingar um inngangsmótstöðuna með því að gefa upp strauminn I_{GSS} sem rennur í bakspenntu *Gate - Source* samskeytunum við einhverja *Gate - Source* spennu.

Inngangsmótstöðuna má finna síðan með því að nota eftirfarandi jöfnu:

$$R_{INN} = \left| \frac{U_{GS}}{I_{GSS}} \right|$$

Sem dæmi má nefna að JFET transistorinn 2N5457 er með I_{GSS} = -1,0 nA þegar U_{GS} = -15 V við 25°C. Straumurinn I_{GSS} eykst með auknum hita þannig að inngangsmótstaðan minnkar.

Inngangsrýmdin C_{iss} verður til vegna þess að JFET transistorinn vinnur með bakspennt p-n samskeyti. Sem dæmi má nefna að JFET transistorinn 2N5457 er með hámarks $C_{iss} = 7$ pF við $U_{GS} = 0$.

Sýnidæmi:

JFET transistor hefur $I_{GSS} = -2$ nA þegar $U_{GS} = -20$ V. Hver er inngangsmótstaða hans?

$$R_{INN} = \left| \frac{U_{GS}}{I_{GSS}} \right| = \left| \frac{20V}{-2nA} \right| = 10000M\Omega$$



2.10 r'ds - Mótstaðan á milli *Drain - Source*

Fyrir ofan kyrkispennuna U_P *pinch off* breytist straumurinn I_D lítið þrátt fyrir miklar breytingar á *Drain - Source* spennunni. Hlutfallið milli þessara tveggja stærða, I_D og U_{DS} er útgangsmótstaða JFET transistorsins r'_{ds} . Þetta hlutfall er skilgreint sem:

$$r'_{ds} = \frac{\Delta U_{DS}}{\Delta I_{D}}$$

Upplýsingablöð JFET transistora sýna þessa stuðla einnig sem gos eða yos.

2.10.1 Dæmi

- e) Hver er spennan U_P ef *Drain Source* spennan við *pinch-off* fyrir JFET transistor er 7V og *Gate Source* spennan er núll?
- f) Minnkar eða eykst straumurinn I_D ef U_{GS} spennan í n-rása JFET er gerður neikvæðari?
- g) Við hvaða U_{GS} spennu fer p-rása JFET transistor í rof (*cut-off*) ef hann er með spennuna $U_P = 3V$?
- h) Finnið minnstu inngangsmótstöðuna fyrir transistorinn 2N5458? Upplýsingar um hann fást í *mynd 11*.



3. Spennumötun FET transistora


Eins og fyrir BJT transistorana eru JFET transistorarnir spennufæddir til að fá fram rétta dc *Gate - Source* spennu og þannig fá fram æskilegan *Drain* straum og réttan vinnupunkt. Þessu er hægt að ná með sjálfspennumötun (*Selv bias*) og spennumötun með spennudeili.

Eftir þessa lesningu ættir þú að vera fær um að:

- Ræða og skýra út JFET dc-spennurásir
- Skýra út sjálfspennumötun
- Rannsaka JFET rásir sem nota sjálfspennumötun
- Ákvarða vinnupunkt fyrir fet sem notar sjálfspennumötun
- Rannsaka JFET rásir sem nota spennumötun með spennudeili

3.1 Sjálfspennumötun JFET transistora

Algengasta aðferð til að spennufæða n-JFET transistora er sjálfspennumötun ($Selv\ bias$). Þetta ástand þarfnast neikvæðrar U_{GS} spennu fyrir n-rása JFET transistor og jákvæða U_{GS} spennu fyrir p-rása JFET. Þessu er hægt að ná fram með rásatengingu eins og $mynd\ 13$ sýnir. Mótstaðan R_G hefur engin áhrif á spennumötunina þar sem spennufall yfir hana er næstum núll og þess vegna er spennan á Gate $U_G=0$. Mótstaðan R_G er eingöngu nauðsynleg til að binda inngang FET-transistorsins svo hann sé ekki fljótandi eins og seinna kemur fram.



Mynd 13 a) og b). Sjálfspennumataður (Selv bias) JFET transistor.



Fyrir n-rása JFET transistorinn á *mynd 13a* er spennufallið sem myndast yfir mótstöðuna R_s jákvætt með tilliti til jarðar.

Par sem $I_S = I_D$ og $U_G = 0$ fæst:

$$U_{S} = I_{D} \cdot R_{S}$$

$$og \, a\tilde{o}$$

$$U_{GS} = U_{G} - U_{S} = 0 - I_{D} \cdot R_{S}$$

$$\Rightarrow$$

$$U_{GS} = -I_{D} \cdot R_{S}$$

Fyrir p-rása JFET transistorinn á *mynd 13b* sést að spennan er neikvæð á *Source* og þess vegna verður *Gate* spennan jákvæð miðað við jörð og þá fæst að:

$$U_{GS} = +I_D \cdot R_S$$

Fyrir n-rása JFET transistorinn á mynd 13a er U_{DS} fundið á eftirfarandi hátt:

$$U_D = U_{DD} - I_D R_D$$

$$og$$

$$U_{DS} = U_D - U_S = U_{DD} - I_D \cdot (R_D + R_S)$$

Sýnidæmi:

Finndu U_{DS} og U_{GS} fyrir *mynd 13a* ef $I_D = 5$ mA, $R_D = 1k\Omega$, $R_S = 470\Omega$ og $U_{DD} = 15$ V.

$$U_{GS} = -I_D \cdot R_S = -5mA \cdot 470\Omega = -2,35V$$

 $U_{DS} = U_D - U_S = U_{DD} - I_D \cdot (R_D + R_S) = 15V - 5mA \cdot (1k\Omega + 470\Omega) = 7,65V$

3.1.1 Dæmi

i) Finndu U_{DS} og U_{GS} fyrir *mynd 13a* ef $I_D = 8$ mA, $R_D = 860\Omega$, $R_S = 390\Omega$ og $U_{DD} = 12$ V.



3.2 Vinnupunktur í sjálfspennumötun (Selv bias)

Grunnaðferðin við að ákvarða vinnupunkt JFET transistors er að ákveða strauminn I_D út frá einhverri U_{GS} spennu eða öfugt. Finna síðan mótstöðuna R_S með því að nota:

$$R_S = \left| \frac{U_{GS}}{I_D} \right|$$


Hægt er að finna strauminn I_D fyrir æskilega spennu á U_{GS} á tvenna vegu, á yfirfærslulínuriti eða á betri hátt með því að nota jöfnuna:

$$I_D = I_{DSS} \left(1 - \frac{U_{GS}}{U_{GS(off)}} \right)^2$$

Upplýsingar um strauminn I_{DSS} og spennuna U_{GS} fæst úr upplýsingablöðum um JFET.

Sýnidæmi:

Finnið stærð á mótstöðunni R_S í sjálfspennumataðri rás ef spennan U_{GS} er -5V með hjálp línuritsins á *mynd 14*?



Mynd 14. Yfirfærslulínurit fyrir JFET transistora.

Lausn:

Út frá línuriti á mynd 14 fæst $I_D = 6,25$ mA þegar $U_{GS} = -5$ V og þá fæst að:

$$R_S = \left| \frac{U_{GS}}{I_D} \right| = \left| \frac{-5V}{6,25mA} \right| = 800\Omega$$



Sýnidæmi:

Finnið stærð á mótstöðunni R_S í sjálfspennumataðri (*selv bias*) rás fyrir p-rása JFET transistor ef spennan U_{GS} er 5V, $I_{DSS} = 25$ mA og $U_{GS(off)} = 15$ V?

$$I_D = I_{DSS} \left(1 - \frac{U_{GS}}{U_{GS(off)}} \right)^2 = 25mA \left(1 - \frac{5V}{15V} \right)^2 = 11,1mA$$

$$R_S = \left| \frac{U_{GS}}{I_D} \right| = \left| \frac{5V}{11,1mA} \right| = 450\Omega$$

3.2.1 Dæmi

- j) Finnið stærð á mótstöðunni R_S í sjálfspennumataðri rás fyrir p-rása JFET transistor ef spennan U_{GS} er 4V, $I_{DSS} = 18$ mA og $U_{GS(off)} = 8$ V?
- k) Finnið stærð á mótstöðunni R_S í sjálfspennumataðri (*selv bias*) rás ef spennan U_{GS} er 3V með hjálp línuritsins á *mynd 14*?

3.3 Staðsetning vinnupunktar *Drain* straumsins I_D

Algengast er að spennufæða JFET transistorinn þannig að straumurinn I_D í honum sé $I_D = I_{DSS}/2$. Þetta leyfir hámarksstraumsveiflu í transistornum þegar ac inngangsspenna er sett á hann. Þessi staðsetning I_D vinnupunkts er um það bil við spennuna

$$U_{GS} = \frac{U_{GS(off)}}{3.4}$$

og I_D verður

$$I_D = \frac{I_{DSS}}{2}$$

Sönnun:

$$I_D = I_{DSS} \left(1 - \frac{U_{GS}}{U_{GS(off)}} \right)^2 = I_{DSS} \left(1 - \frac{\frac{U_{GS(off)}}{3,4}}{U_{GS(off)}} \right)^2 = 0.5 \cdot I_{DSS}$$



Veljið síðan, sjá mynd 15

$$U_D = \frac{U_{DD}}{2}$$

og reiknið R_D

$$R_D = \frac{U_{DD} - U_D}{I_D}$$


Veljið svo R_G nægjanlega stórt til að hún valdi ekki álagi á rás sem tengist á inngang transistorsins t.d 1-10 $M\Omega$.

Reiknum dæmi til að skýra þessa aðferðafræði.

Sýnidæmi:

Reikna á mótstöðurnar R_D og R_S fyrir mynd 15.

Nota á aðferðina um að $I_D = I_{DSS}/2$. Gefið er að $I_{DSS} = 15$ mA, $U_{GS(off)} = -$ -8 V og U_D á að vera 6V.





Lausn:

$$I_{D} = \frac{I_{DSS}}{2} = \frac{15mA}{2} = 7,5mA$$

$$U_{GS} = \frac{U_{GS(off)}}{3,4} = \frac{-8V}{3,4} = -2,35V$$

$$R_{S} = \left|\frac{U_{GS}}{I_{D}}\right| = \left|\frac{-2,35V}{7,5mA}\right| = 313\Omega$$

$$R_{D} = \frac{U_{DD} - U_{D}}{I_{D}} = \frac{12V - 6V}{7,5mA} = 800\Omega$$


$$R_{G} \text{ er valið } 10M\Omega$$

3.3.1 Dæmi

1) Reikna á mótstöðurnar R_D og R_S fyrir *mynd 15*. Nota á aðferðina um I_D = $I_{DSS}/2$. Gefið er að I_{DSS} = 10 mA, $U_{GS(off)}$ = -10 V og U_{DD} = 15V. U_D = 7,5V

3.4 Spennumötun með spennudeili

n-rása JFET sem er spennufæddur með spennudeilingu er sýndur á *mynd 16*. Til að JFET transistorinn vinni rétt þarf *Source* á transistornum að hafa jákvæðari spennu heldur en spennan á *Gate* til að *Gate - Source* samskeytin verði bakspennt.



Mynd 16. Spennumötun JFET transistor með spennudeili.



Lausnin er eftirfarandi:

$$U_{G} = \left(\frac{R_{2}}{R_{1} + R_{2}}\right) \cdot U_{DD}$$

$$U_{GS} = U_{G} - U_{S} \Rightarrow$$

$$U_{S} = U_{G} - U_{GS} = I_{D}R_{S}$$

$$og$$

$$I_{D} = \frac{U_{G} - U_{GS}}{R_{S}}$$

Sýnidæmi:

Finnið I_D og U_{GS} fyrir JFET sem er spennufæddur með spennudeili (*Mynd 16*). Gefið er að $U_D = 7V$, $R_1 = 6.8$ M Ω , $R_2 = 1$ M Ω , $R_D = 3.3$ k Ω , $R_S = 1.8$ k Ω og $U_{DD} = 12$ V.

$$U_{G} = \left(\frac{R_{2}}{R_{1} + R_{2}}\right) \cdot U_{DD} = \left(\frac{1M\Omega}{6,8M\Omega + 1M\Omega}\right) \cdot 12V = 1,54V$$

$$I_{D} = \frac{U_{DD} - U_{D}}{R_{D}} = \frac{12V - 7V}{3,3k\Omega} = 1,52mA$$

$$U_{S} = I_{D} \cdot R_{S} = 1,52mA \cdot 1,8k\Omega = 2,74V$$

$$U_{GS} = U_{G} - U_{S} = 1,54V - 2,74V = -1,2V$$

Ef U_D hefði ekki verið gefinn væri ekki hægt að finna vinnupunkt JFET transistorsins nema með hjálp yfirfærslulínuritsins.

3.4.1 Dæmi

m) Finnið I_D og U_{DS} fyrir JFET sem er spennufæddur með spennudeili (*Mynd 16*). Gefið er að $U_D = 6V$, $R_1 = 6.8$ M Ω , $R_2 = 1$ M Ω , $R_D = 3.3$ k Ω , $R_S = 1.8$ k Ω og $U_{DD} = 12$ V.



4. MOSFET TRANSISTORINN

MOSFET (*Metal Oxide Semiconductor Field-Effect Transistor*) er önnur kynslóð af FET transistorum. Mismunurinn á MOSFET og JFET transistorum er að það eru engin pn samskeyti í MOSFET heldur er stýriskautið *Gate* (gáttin) einangruð frá rásinni með kísildíoxíð (SiO₂). MOSFET er til í tveimur grunngerðum, letjandi (*Depletion*) og hvetjandi (*Enhancement*). Vegna einangrunarinnar á *Gate* kallast þessir íhlutir stundum *IGFET*ar (*Insulated - Gate Field Effect Transistor*).

Eftir lestur þessa kafla átt þú að vera fær um að


- skýra út vinnslu á MOSFET transistorum
- skýra mismun á byggingu n- og p-rása *D-MOSFET* (latfeta)
- skýra út letjandi ham (*Depletion mode*)
- skýra út hvetjandi ham (*Enhancement mode*)
- þekkja táknmyndir fyrir n- og p-rása D-MOSFET*a* (latfeta)
- skýra mismun á byggingu n- og p-rása E-MOSFET (hvatfeta)
- þekkja táknmyndir fyrir n- og p-rása E-MOSFETa (hvatfeta)
- skýra út af hverju D-MOSFET (latfeti) og E-MOSFET (hvatfeti) eru ólíkir
- ræða um afl MOSFETa
- ræða um MOSFETa með tvöfalda gátt (*Dual Gate MOSFETs*)

4.1 LATFETI (Depletion MOSFET, D-MOSFET)

Ein gerð MOSFET transistora er D-MOSFET (latfeti). *Mynd 18* sýnir einfaldaða uppbyggingu hans. *Source* og *Drain* (lindar og svelgskautið) er myndað á undirlagið (*substrate*) og tengist þaðan við þrönga rás sem liggur samsíða *Gate* skautinu sem einangrað er með kísiloxíð (SiO₂) efninu frá rásinni. Bæði n-rása og p-rása latfeta útfærslan er sýnd á *mynd 18*. Til að skýra virkni MOSFET transistorsins verður n-rása latfeta gerðin notuð. P-rása latfetinn virkar eins nema að öllum spennum er snúið miðað við n-rása latfeta (*MOSFET*).



D-MOSFETa má virkja bæði í letjandi ham (*depletion mode*) og hvetjandi ham (*enhancement mode*) og þess vegna stundum kallaður **lat - / hvatfetar**. *Gate* (gátt) getur bæði verið með jákvæða og neikvæða spennu þar sem það er einangrað frá rásinni. N-rása MOSFET transistorar vinna í letjandi ham (*depletion mode*) þegar neikvæð spenna liggur frá *Gate* (gátt) að *Source* (lind) en í hvetjandi ham (*enhancement mode*) þegar spennan milli *Gate - Source* (gáttar að lind) er jákvæð. D-MOSFET íhlutir eru venjulega notaðir í letjandi ham (*depletion mode*).




Mynd 18. N-rása og p-rása einfölduð útfærslan D-MOSFETa


4.2 Letjandi hamur (*Depletion Mode*)

Ímyndum okkur að gáttin (Gate) sé annað skaut plötuþéttis og rásin sé hitt skautið. Kísiloxíð (SiO_2) efnið er einangrunin á milli platna plötuþéttisins. Þegar sett er neikvæð spenna á gáttina (Gate) veldur það neikvæðri upphleðslu á gáttarplötu örþétta. Neikvæða upphleðsla örþéttanna þrýstir í burt leiðnirafeindum sem fyrir eru í rásinni og skilur eftir jákvæðar jónir í staðinn. Þar sem leiðnirafeindum fækkar minnkar leiðnigeta rásarinnar. Eftir því sem ásett spenna er gerð neikvæðari er fleirum leiðnirafeindum ýtt í burt og leiðnigetan minnkar enn frekar. Við gáttar - lindar spennunnar $U_{GS(off)}(Gate - Source voltage)$ er rásin algjörlega tæmd af leiðnirafeindum og straumurinn í rásinni verður núll.





a) Tæmingar hamur (Depletion mode). Neikvæð U_{GS} spenna en minni $U_{GS(off)}$.



b) Aukningarhamur (Enhancement mode) Jákvæð U_{GS} spenna.

Mynd 19. N - og p-rása MOSFET transistorar.

MOSFET í letjandi ham (*Depletion mode*) er sýnd á *mynd 19a*. Eins og JFET transistorinn vinnur D-MOSFET þegar U_{GS} spennan liggur á milli núll og $U_{GS(off)}$. Einnig leiðir D-MOSFET fyrir $U_{GS} > 0$.

4.3 Hvetjandi hamur (*Enhancement Mode*)

Þegar jákvæð spenna er sett á Gate (gáttina) fær plata örþéttanna jákvæða hleðslu og leiðnirafeindir dragast inn í rásina. Við þetta eykst leiðnin í rásinni. Mynd 19b.

4.4 Táknmynd D-MOSFET transistora

Táknmynd fyrir n-rása og p-rása D-MOSFET er sýnd á *mynd 20*. Undirlag transistorsins er oftast tengd við *Source* (lindina).

Ef örin á *Source* snýr inn að rásinni erum við að tala um n-gerð af D-MOSFET annars p- gerð af D-MOSFET.




Mynd 20. Táknmyndir D-MOSFET transistora.




4.5 Hvatfeti (*E-MOSFET*)

E-MOSFET transistorar vinna eingöngu í hvetjandi ham (*Enhancement mode*) og hefur ekki möguleika að vinna í letjandi ham (*Depletion mode*). Uppbygging E-MOSFET víkur frá uppbyggingu D-MOSFET þannig að E-MOSFETinn hefur enga tilbúna rás milli *Drain* og *Source*. Á *mynd 21a* liggur undirlagið (*substrate*) að kísiloxíð (SiO₂) laginu. Þegar sett er inn jákvæð gáttarspenna sem er hærri er þröskuldsspennan U_{GS(th)} opnast rás úr neikvæðum rafeindum í undirlaginu (*substrate*) sem liggur samsíða *Gate* milli *Drain* og *Source* eins og sést á *mynd 21b*. Leiðni rásarinnar eykst með aukinni jákvæðri spennu milli *Gate* og *Source* með því að draga að fleiri rafeindir inn í rásina. Fyrir *Gate* og *Source* spennu sem er minni en þröskuldsspennan U_{GS(th)} er engin rás og þess vegna engin leiðni í transistornum.



a) Grunnbygging b) Rásamyndun þegar $U_{GS}>U_{GS(th)}$ Mynd 21. Sýnir grunnuppbyggingu á n-rása hvatfeta (E-MOSFET).




Mynd 22. Táknmyndir fyrir n- og p-rása hvatfeta (E-MOSFET).



4.6 Afl MOSFETar


Hefðbundinn hvatfeti (*E-MOSFET*) myndar langa og þunna rás eins og sést á *mynd 23*. Afleiðingin er sú að mótstaðan milli *Drain* og *Source* er mjög há og takmarkar notkun hvatfeta í aflrásir.



Mynd 23. Þversnið af hvatfeta (E-MOSFET).

4.7 Samhliðadreifð tvöfaldur MOSFET (*Lateral Double Diffused MOSFET*, *LDMOSFET*)

LDMOSFET er ein gerð hvatfeta (*E-MOSFET*) sem er hannaður fyrir aflnotkun. Þessi íhlutur hefur styttri rás milli *Drain* (svelgsins) og *Source* (lindarinnar) en í hefðbundnum hvatfeta (*E-MOSFET*). Styttri rás leiðir af sér lægra viðnám sem leyfir meiri straum gegnum gang og notkun á hærri spennum.




Mynd 24. Þversnið af LDMOSFET.

Mynd 24 sýnir grunnuppbyggingu LDMOSFET. Þegar *Gate*-spennan er jákvæð myndast mjög stutt rás í p- laginu milli létt mengaðrar *Source* og n- lagsins. Straumurinn rennur frá *Drain* í gegnum n- lagið og rásarinnar að *Source* eins og sýnt er með ör á *mynd* 24.

VMOSFET. V - laga MOSFET er önnur útgáfa af hefðbundnum hvatfeta (*E-MOSFET*) sem ætlaðir eru til aflnotkunar með því að hanna hann þannig að mótstaðan verði lítil milli svelgsins og lindarinnar með því að búa til styttri og víðari rás. Víðari og styttri rás leyfir meiri straumflutning í transistornum. Einnig batnar tíðnisvörun í V - laga MOSFET.




VMOSFET hefur tvær *Source* (lindar), *Gate* (gátt) og *Drain* (svelg) eins og sést á *mynd 25*. Rásirnar myndast samsíða báðum megin við V - laga ferilinn lóðrétt að svelgnum eins og sést á *mynd 25*. Lengd rásanna er ákvörðuð af þykkt laganna sem er stjórnuð af mengunarþéttleika og dreifingahraða fremur en með breidd rásarinnar.



Mynd 25. Þversnið af VMOSFET.

TMOSFET. TMOSFET líkist VMOSFET nema að hann er ekki V - laga og er þess vegna auðveldari í framleiðslu. *Mynd 26* sýnir þversnið af TMOSFET.




Mynd 26. Þversnið af TMOSFET.

Í TMOSFET er kísiloxíð lag sem umkringir *Gate* (gáttina) en *Source* (lindin) þekur allt yfirborð transistorsins. *Drain* (svelgurinn) er á neðra borði kristalsins.



4.8 Tvígátta MOSFET (*Dual - Gate MOSFET*)

Tvígátta (*dual - gate*) MOSFET getur unnið bæði sem latfeti (*D-MOSFET*) eða hvatfeti (*E-MOSFET*). Eini munurinn er að hann hefur tvær gáttir (*Gate*) eins og sést á *mynd 27*. Eins og áður hefur verið nefnt er galli FETa há inngangsrýmd sem veldur því að þeir nýtast ekki við hátíðnir. Með því að nota tveggja gátta íhlut er inngangsrýmdin minnkuð þannig að hægt er að nota þá fyrir háar tíðnir í RF mögnurum. Annar kostur er að hægt er að nota tvígátta íhluti til að stjórna mögnun (AGC) í sumum RF mögnurum.



Mynd 27. Táknmyndir tvígátta n-rása MOSFET.

4.8.1 Dæmi

- n) Hvað heita grunngerðir MOSFETa?
- o) Hvaða straumur rennur í DMOSFET (latfeta) í *Deplation mode* ef spennan milli *Gate* og *Source* er 0 V?
- p) Hvaða straumur rennur í DMOSFET (hvatfeta) í *Enhancement mode* ef spennan milli *Gate* og *Source* er 0 V?



5. Einkennisferill og stuðlar MOSFETA


Flest í umræðunni um einkennisferil og stuðla fyrir JFET gildir líka um MOSFETa. Í þessum kafla er tekið fyrir það sem ekki er eins. Eftir yfirferð þessa kafla átt þú að vera fær um að

- ákvarða, skýra og nota mikilvæga stuðla MOSFETa
- nota yfirfærslu einkennisferil D-MOSFET (latfeta)
- nota jöfnu fyrir yfirfærsluferilinn til að finna I_D fyrir D-MOSFET (latfeta)
- nota yfirfærslu einkennisferil E-MOSFET (hvatfeta)
- nota jöfnu fyrir yfirfærsluferilinn til að finna I_D fyrir E-MOSFET (hvatfeta)
- nota upplýsingar um MOSFET úr upplýsingablöðum
- ræða meðhöndlun MOS íhluta og hvað ber að varast

5.1 Yfirfærslulínurit latfeta (*D-MOSFET*)

Eins og áður hefur komið fram getur latfeti ($D ext{-}MOSFET$) unnið bæði við neikvæða og jákvæða gáttarspennu. Þetta er sýnt, bæði fyrir n- og p-rása latfeta ($D ext{-}MOSFET$), á mynd~28. Þar sem spennan er $U_{GS}=0$ V þar er straumurinn $I_D=I_{DSS}$. Punkturinn á línuritinu þar sem straumurinn $I_D=0$ A verður spennan $U_{GS}=U_{GS(off)}$. Eins og fyrir JFET gildir að $V_{GS(off)}=-V_P$. Jafnan fyrir yfirfærslulínu JFETa gildir líka fyrir yfirfærslulínu latfeta ($D ext{-}MOSFET$).

$$I_D = I_{DSS} \left(1 - \frac{U_{GS}}{U_{GS(off)}} \right)^2$$



a) n-rás b) p-rás Mynd 28. Yfirfærslulína latfeta (D-MOSFET).



Sýnidæmi:

Fyrir latfeta (*D-MOSFET*) er straumurinn $I_{DSS} = 10$ mA og spennan $U_{GS(off)} = -8$ V.

- a) Er latfetinn (D-MOSFET) n-rása eða p-rása?
- b) Reiknaðu I_D við $U_{GS} = -3$ V.
- c) Reiknaðu I_D við $U_{GS} = 3$ V.

Lausn:

Íhluturinn hefur neikvæða U_{GS} spennu og er þess vegna n-rása latfeti (*D-MOSFET*)

$$I_D = I_{DSS} \left(1 - \frac{U_{GS}}{U_{GS(off)}} \right)^2 = 10mA \left(1 - \frac{-3V}{-8V} \right)^2 = 3,91mA$$

$$I_D = I_{DSS} \left(1 - \frac{U_{GS}}{U_{GS(off)}} \right)^2 = 10mA \left(1 - \frac{+3V}{-8V} \right)^2 = 18,9mA$$

5.1.1 Dæmi


- q) Fyrir latfeta (*D-MOSFET*) er straumurinn $I_{DSS} = 18$ mA og spennan $U_{GS(off)} = 10$ V.
 - I. Er latfetinn (*D-MOSFET*) n-rása eða p-rása?
 - II. Reiknaðu I_D við $U_{GS} = 4$ V.
 - III. Reiknaðu I_D við $U_{GS} = -4$ V.

5.2 Yfirfærslulínurit fyrir hvatfeta (*E-MOSFET***)**

Hvatfeti (*E-MOSFET*) vinnur aðeins í hvetjandi ham (*Enhancement mode*). Fyrir n-rása hvatfeta (*E-MOSFET*) þarf jákvæða spennu milli *Gate* og *Source* en fyrir p-rása hvatfeta (*E-MOSFET*) þarf neikvæða spennu milli *Gate* og *Source*. *Mynd* 29 sýnir yfirfærslulínurit fyrir báðar gerðir af hvatfeta

(E-MOSFET). Eins og sést rennur enginn straumur í rásinni við U_{GS} =0 þannig að stuðullinn I_{DSS} er enginn eða mjög lítill. Það rennur fyrst straumur í rásinni þegar spennan U_{GS} hefur náð þröskuldsspennu rásarinnar sem gefinn er upp með stuðlinum $U_{GS(th)}$.





Mynd 29. Yfirfærslulína fyrir hvatfeta (E-MOSFET).

Til að finna yfirfærsluferil hvatfeta (*E-MOSFET*) þarf aðra stærðfræðijöfnu en notuð var fyrir latfeta (*D-MOSFET*) eða

$$I_D = K \big(U_{GS} - U_{GS(th)} \big)^2$$

Þar sem K er fundið við

$$K = \frac{I_{D(on)}}{\left(U_{GS}|_{fundi\delta\,vi\delta\,ID(on)} - U_{GS(th)}\right)^2}$$

Upplýsingar til að finna K fást út úr upplýsingablöðum yfir viðkomandi hvatfeta (E-MOSFET).



Ordering Information

Part Number	Package Option	Packing	
2N7008-G	TO-92	1000/Bag	
2N7008-G P002	TO-92	2000/Reel	
2N7008-G P003	TO-92	2000/Reel	
2N7008-G P005	TO-92	2000/Reel	
2N7008-G P013	TO-92	2000/Reel	
2N7008-G PO14	TO-92	2000/Reel	

-G denotes a lead (Pb)-free / RoHS compliant package. Contact factory for Waler / Die availability. Devices in Waler / Die form are lead (Pb)-free / RoHS comp

Absolute Maximum Ratings


Parameter	Value		
Drain-to-source voltage	BV _{DSS}		
Drain-to-gate voltage	BV _{pgs}		
Gate-to-source voltage	±30V		
Operating and storage temperature	-55°C to +150°C		

Absolute Maximum Ratings are those values beyond which damage to the device may occur. Functional operation under these conditions is not implied. Continuous operation of the device at the absolute rating level may affect device reliability. All voltages are referenced to device ground.

Product Summary

BV _{DSX} /BV _{DGS}	R _{DS(ON)} (max)	D(ON)		
60V	7.5 Ω	500mA		

Pin Configuration



Product Marking

SI2N	YY = Year Sealed WW = Week Sealed = "Green" Packaging
7008	WW = Week Sealed
YYWW	= "Green" Packaging

TO-92

Typical Thermal Characteristics

Package	θ,_
TO-92	132°C/W

Thermal Characteristics

Package	l _o (continuous) [†]	l _p (pulsed)	Power Dissipation @T _c = 25°C	l _{on} ?	IDRM
TO-92	230mA	1.3A	1.0W	230mA	1.3A

Electrical Characteristics (T. = 25°C unless otherwise specified)

Sym	Parameter	Min	Тур	Max	Units	Conditions	
BV _{oss}	Drain-to-source breakdown voltage	60	-	-	V	V _{GS} = 0V, I _D = -10μA	
V _{GS(th)}	Gate threshold voltage	1.0	-	2.5	V	V _{GS} = V _{DS} , I _D = 250μA	
I _{GSS}	Gate body leakage current		-	100	nA	V _{GS} = ±30V, V _{DS} = 0V	
157		-		1.0		V _{GS} = 0V, V _{DS} = 50V	
I _{DSS}	Zero gate voltage drain current		ě	500	μА	V _{GS} = 0V, V _{DS} = 50V, T _A = 125°C	
I _{D(ON)}	On-state drain current	500	-		mA	V _{GS} = 10V, V _{DS} ≥ 2.0V _{DS(ON)}	
_	Static drain-to-source on-state resistance	-	-	7.5	Ω	V _{GS} = 5.0V, I _D = 50mA	
R _{DS(ON)}				7.5		V _{GS} = 10V, I _D = 500mA	
G _{FS}	Forward transconductance	80		-	mmho	V _{DS} = 10V, I _D = 200mA	
C _{iss}	Input capacitance			50			
Coss	Common source output capacitance		•	25	pF	V _{GS} = 0V, V _{DS} = 25V, f = 1.0MHz	
C _{RSS}	Reverse transfer capacitance		•	5.0]	1 - 1.011112	
t _(ON)	Turn-on time	-		20		$V_{DD} = 30V$, $I_{D} = 200$ mA, $R_{GEN} = 25\Omega$	
t _(OFF)	Turn-off time	-	-	20	ns		
V _{sp}	Diode forward voltage drop		-	1.5	V	V _{GS} = 0V, I _{SO} = 150mA	

Mynd 30. <u>Upplýsingar um 2N7008n</u> n-rása hvatfeta (E-MOSFET – TMOS uppbyggðan)

All D.C. parameters 100% tested at 25°C unless otherwise stated. (Pulse test: 300µs pulse, 2% duty cycle.)
 All A.C. parameters sample tested.



Sýnidæmi:

Á mynd 30 eru gefnar upp ýmsar upplýsingar fyrir hvatfetann (*E-MOSFET*) 2N7008. Meðal annars er gefið $I_{D(on)} = 500$ mA (*minimum*) við $U_{GS} = 10$ V og $V_{GS(th)} = 1$ V.

Finnið strauminn I_D við $U_{GS} = 5V$?

$$K = \frac{I_{D(on)}}{\left(U_{GS}|_{fundi\~{o}\ vi\~{o}\ ID(on)} - U_{GS(th)}\right)^2} = \frac{500mA}{(10V-1V)^2} = 6.17\left[\frac{mA}{V^2}\right] \Rightarrow$$

$$I_D = K(U_{GS} - U_{GS(th)})^2 = 6.17 \left[\frac{mA}{V^2} \right] (5V - 1V)^2 = 98.7 mA$$

5.2.1 Dæmi

r) Fundið er út að fyrir hvatfeta (*E-MOSFET*) er $I_{D(on)} = 100$ mA við $U_{GS} = 8$ V og $U_{GS(th)}$ 4 V. Finnið I_D þegar $U_{GS} = 6$ V.

5.3 Varúð við meðhöndlun

Allir MOS - íhlutir geta eyðilagst vegna afhleðslu stöðurafmagns (*electrostatic discharge (ESD)*). Þar sem Gate (gáttin) á MOSFET er einangruð frá rásinni verður inngangsmótstaðan mjög há ($\Rightarrow \infty$). Lekastraumur Gate I_{GSS} liggur á pA sviðinu. Inngangsrýmdin verður til vegna uppbyggingu Gate. Stöðurafmagnið hleðst upp vegna rýmdar Gate þéttisins. Ef stöðuspennan er meiri en þéttirinn þolir eyðileggst einangrun Gate og þar með MOSFETinn. Til að koma í veg fyrir eyðileggingu vegna stöðuspennu ætti að hafa eftirfarandi í huga.

- MOS íhluti á alltaf að flytja og geyma í þar til gerðum leiðandi pakkningum
- öll tæki sem notuð eru við samsetningu tækja með MOS íhlutum eiga að vera jarðbundin
- hönd þess sem meðhöndlar MOS íhluti á að vera jarðbundin
- fjarlægið aldrei MOS íhlut úr rás ef spennan er á
- ekki setja merki (signal) á MOS íhluti þegar ekki er til staðar jafnspenna.



6. Að forspenna MOSFET

Í þessum kafla sjáum við hvernig MOSFET transistorar eru forspenntir til að virka rétt. Notaðar eru þrjár aðferðir við spennumötun: **núll punkt** aðferðin, **spennudeili** aðferðin og *Drain* **afturvirkni** aðferðin.

Eftir lok þessa kafla átt þú að vera fær um að:


- skýra núll punkts forspennuaðferðina fyrir latfeta (*D-MOSFET*)
- spennudeili forspennuaðferðina fyrir hvatfeta (*E-MOSFET*)
- *Drain* afturvirkni forspennuaðferðin fyrir hvatfeta (*E-MOSFET*)

6.1 Að forspenna latfeta (*D-MOSFET*)

Munið að latfeti (*D-MOSFET*) getur unnið bæði við jákvæða og neikvæða U_{GS} spennu. Einföld aðferð við að forspenna latfeta (*D-MOSFET*) í rás er að stilla spennuna U_{GS} = 0 V þannig að innkomandi riðstraumsmerki (*signal*) breyti *Gate* – *Source* spennunni (u_{GS}) upp og niður fyrir spennuna U_{GS} sem stillt var á núll volt. Í latfeta (*D-MOSFET*) sem svona er stilltur rennur straumurinn I_D sem er I_{DSS}. Sjá *mynd 31a* og *b. Drain* til *Source* spennan (U_{DS}) er fundinn á eftirfarandi hátt:

$$U_{DS} = U_{DD} - I_D \cdot R_D$$

Mótstaðan R_G er til þess að aðhæfa ac innganginn þannig að hann sé ekki fljótandi. Þar sem *Gate*-straumurinn er enginn hefur mótstaðinn engin áhrif á forspennu aðferðina.



Mynd 31. Núll forspenntur latfeti (D-MOSFET).



Sýnidæmi:

Finnum spennuna U_{DS} fyrir *mynd 31* ef gefið er að $U_{GS(off)=}$ - 8 V, $I_{DSS}=12$ mA , $R_D=620\Omega$, $R_G=10M\Omega$ og $U_{DD}=18$ V.

Lausn:

$$U_{GS} = 0$$

$$I_D = I_{DSS} = 12mA \Rightarrow$$


$$U_{DS} = U_{DD} - I_D \cdot R_D = 18V - 12mA \cdot 620\Omega = 10,6V$$

6.1.1 Dæmi

s. Finnum spennuna U_{GS} fyrir *mynd 31* ef gefið er að $U_{GS(off)}$ = -10 V, I_{DSS} = 20 mA , R_D = 620 Ω , R_G = 10M Ω og U_{DD} = 18V.

6.2 Að forspenna hvatfeta (*E-MOSFET*)

Munið að hvatfeti (E-MOSFET) verður að hafa U_{GS} spennu sem er hærri er þröskuldsspennan $U_{GS(th)}$. Mynd~32 sýnir tvær aðferðir við að forspenna hvatfeta (E-MOSFET) (ath. hægt er að forspenna latfeta (D-MOSFET)) með báðum þessum aðferðum. Með báðum aðferðunum er U_{GS} spennan gerð hærri en $U_{GS(th)}$.



a) spennufæðing með spennudeili

b) spennufæðing með afturvirkni

Mynd 32. Algenga hvatfeta (E-MOSFET) spennumötun.



Jöfnur til að reikna hvatfetann (*E-MOSFET*)

$$U_{GS} = \left[\frac{R_2}{R_1 + R_2}\right] \cdot U_{DD}$$

$$I_D = K \big(U_{GS} - U_{GS(th)} \big)^2$$

Þar sem K er fundið við

$$K = \frac{I_{D(on)}}{\left(U_{GS}|_{fundi\delta\ vi\delta\ ID(on)} - U_{GS(th)}\right)^{2}}$$

Á mynd~32b verður straumurinn í gáttarmótstöðunni svo lítill að hann er hverfandi. Þess vegna verður $U_{GS} = U_{DS}$.

Sýnidæmi:

Finnið U_{GS} og U_{DS} fyrir hvatfetann (*E-MOSFET*) á *mynd 32a* þegar að $I_{D(on)} = 500$ mA við $U_{GS} = 10$ V og $U_{GS(th)} = 1$ V. $R_1 = 100 k\Omega$, $R_2 = 15 k\Omega$, $R_D = 470\Omega$ og $U_{DD} = 24$ V.

Lausn:

$$U_{GS} = \left[\frac{R_2}{R_1 + R_2}\right] \cdot U_{DD} = \left[\frac{15k\Omega}{100k\Omega + 15k\Omega}\right] \cdot 24V = 3,13V$$

$$K = \frac{I_{D(on)}}{\left(U_{GS}|_{fundi\~o\ vi\~o\ ID(on} - U_{GS(th)}\right)^2} = \frac{500mA}{(10V - 1V)^2} = 6,14\left[\frac{mA}{V^2}\right]$$

$$I_D = K\left(U_{GS} - U_{GS(th)}\right)^2 = 6,17\frac{mA}{V^2}(3,13V - 1V)^2 = 28mA$$

$$U_{DS} = U_{DD} - I_D \cdot R_D = 24V - 28mA \cdot 470\Omega = 10,8V$$

Sýnidæmi:

Finnið strauminn I_D í hvatfetanum (*E-MOSFET*) fyrir *mynd 32b* ef $U_{GS(th)} = 3$ V? Gefið er að $R_D = 4.7k\Omega$, $R_G = 1M\Omega$, $U_{DD} = 15$ V og $U_{DS} = 8.5$ V

Lausn:

$$I_D = \frac{U_{DD} - U_{DS}}{R_D} = \frac{15V - 8,5V}{4,7k\Omega} = 1,38mA$$



6.2.1 Dæmi


t. Finnið strauminn I_D í hvatfetanum (*E-MOSFET*) fyrir *mynd 32b* ef $U_{GS(th)}$ = 3 V? Gefið er að R_D = 4,7k Ω , R_G = 1M Ω , U_{DD} = 15V og U_{DS} = 5V.

7. Dæmi

- 1. U_{GS} fyrir p-rása JFET er aukinn úr 1V í 3V.
 - a) Minnkar tæmingasvæði hans eða eykst það?
 - b) Minnkar mótstaða rásarinnar eða eykst það?
- 2. Teiknaðu táknmynd n-rása og p-rása JFET og merkið inn heiti skautanna?
- 3. JFET hefur kyrkispennu (e.Pinch off) sem er $U_P = 5V$ þegar $U_{GS} = 0$. Hver er U_{DS} spennan þar sem straumurinn I_D verður stöðugur?
- 4. N-rása JFET er með $U_{GS} = -2 \text{ V}$. Hver er $U_{GS(\text{off})}$ spennan ef U_P er 6V?
- 5. JFET transistor er með $U_{GS(off)}$ = -8V og I_{DSS} = 10mA. Hver er straumurinn I_D við U_{GS} = 0 V?
- 6. Hver er straumurinn I_D við $U_{GS} = 8V$ fyrir P-rása JFET er með $U_{GS(off)} = 6V$?
- 7. Eftirfarandi upplýsingar gilda um JFET transistor. $U_{GS(off)}$ = 8V, I_{DSS} = 5mA. Teiknið yfirfærslulínurit fyrir transistorinn fyrir U_{GS} = 0 að 8 Voltum í eins volta þrepum.
- 8. Hvaða U_{GS} spennu þarf til að straumurinn $I_D=2,25$ mA fyrir transistorinn í dæmi 7?
- 9. Hver er bratti í fet transistor ef gefið er að $g_{m0}=3200\mu S$, $U_{GS}=-4V$ og $U_{GS(off)}=-8V$?
- 10. Finnið y_{fs} fyrir JFET transistor við U_{GS} = 2V ef $U_{GS(off)}$ = 7V og g_m = 2000 μ S við U_{GS} = 0V
- 11. Hver er inngangsmótstaða p-rása JFET sem hefur $I_{GSS} = 5nA$ við $U_{GS} = 10V$?



- 12.Eftirfarandi upplýsingar gilda um JFET transistor. $U_{GS(off)} = -5V$, $I_{DSS} = 8mA$. Teiknið yfirfærslulínurit fyrir transistorinn fyrir að minnsta kosti fjóra punkta á línuritinu.
- 13.Hver er U_{GS} spennan í N-rása sjálfspennumataðri JFET sem er með I_D = 12mA og 100 Ω *source* mótstöðu?
- 14. Finnið R_S mótstöðu í sjálfspennumataðri JFET rás ef U_{GS} = 4 V þegar I_D = 5mA?
- 15. Finnið R_S mótstöðu í sjálfspennumataðri JFET rás ef U_{GS} =-3 V þegar I_D =2,5mA?
- $16.I_{DSS}=20$ mA og $U_{GS(off)}=-6V$
 - a) Hvað er I_D við $U_{GS} = 0$?
 - b) Hvað er I_D við $U_{GS} = U_{GS(off)}$?
- 17. Reiknið U_{DS} og U_{GS} fyrir rásirnar á *mynd 33*?
- a) Fyrir a gildir $U_{DD} = 12V$, $R_D = 4.7k\Omega$, $R_S = 1k\Omega$ og $R_G = 10M\Omega$, $I_D = 1mA$
- b) Fyrir b gildir U_{DD} = 9V, R_D = 470 Ω , R_S = 100 Ω og R_G = 10M Ω , I_D = 8mA
- c) Fyrir c gildir U_{DD} = 15V, R_D = 2,2k Ω , R_S = 470 Ω og R_G = 10M Ω , I_D = 3mA




Mynd 33.

c)




18. Hver er heildarinngangsmótstaða rásarinnar R_{INN} á mynd 34 ef U_{GS} = 10V og I_{GSS} = 20nA og R_G =10M Ω




- 19. Teiknaðu táknmynd latfeta (*D-MOSFET*) og hvatfeta (*E-MOSFET*) og merkið inn heiti skautanna?
- 20.Í hvaða ham er n-rása latfeti (D-MOSFET) með jákvæða U_{GS} spennu?
- 21. Hvaða grundvallarmunur er á latfeta (*D-MOSFET*) og hvatfeta (*E-MOSFET*)?
- 22.Skýrið út af hverju að báðar gerðir MOSFETA hafa svona gífurlega háa gáttarmótstöðu?
- 23. Gefið er að fyrir latfeta (D-MOSFET) $U_{GS(off)} = -5V$ og $I_{DSS} = 8mA$.
- a) Er þessi íhlutur p- eða n-rása?
- b) Finnið I_D fyrir U_{GS} frá 5V að 5V, í eins volta þrepum.
- c) Teiknaðu ferilinn sem kemur fram $I_D = f(U_{GS})$?
- 24. Finnið I_{DSS} ef gefið er: $I_D = 3mA$, $U_{GS} = -2V$ og $U_{GS(off)} = -10V$?
- 25. Finnið I_D fyrir hvatfeta (*E-MOSFET*) fyrir $U_{GS} = +$ 6V? $I_{D(on)} = 10$ mA við $U_{GS} = +$ 12V og $U_{GS(th)} = +$ 3V.




26. Finnið út í hvaða ham MOSFET transistorarnir eru að vinna í mynd 35.



27. Hvatfetarnir á mynd 36 hafa $U_{GS(th)} = 5V$ eða -5V háð því hvort þeir eru p- eða n-rása. Finnið út hvort þeir séu leiðandi eða ekki leiðandi?




28. Finnið U_{DS} fyrir $I_{DSS} = 8mA$ fyrir *mynd 37*.





29. Finnið U_{GS} og U_{DS} fyrir hvatfetana (*E-MOSFET*) á *mynd 38* ef gefið er að fyrir *mynd 38a* $I_{D(on)}$ = 3mA við U_{GS} = 4V og $V_{GS(th)}$ = 2V. Fyrir *mynd 38b* er gefið að $I_{D(on)}$ = 2mA við U_{GS} = 3V og $V_{GS(th)}$ = 1,5V



30. Finnið nákvæma U_{GS} spennuna fyrir *mynd 38* ef $I_D = 1$ mA og lekastraumurinn I_{GSS} er 50 pA?

