



**Lösung 1.1**


$$\begin{aligned}
 F_1 &= \text{XOR}(A, B) \\
 &= \bar{A}B \vee A\bar{B} \\
 &= \overline{\overline{A}B} \wedge \overline{A\bar{B}}
 \end{aligned}$$

**Abbildung 1.5:** XOR(A,B) mit NAND


$$\begin{aligned}
 F_2 &= \text{XNOR}(A, B) \\
 &= AB \vee \bar{A}\bar{B} \\
 &= \overline{AB} \wedge \overline{\bar{A}\bar{B}}
 \end{aligned}$$

**Abbildung 1.6:** XNOR(A,B) mit NAND


$$\begin{aligned}
 F_3 &= AS \vee BS \\
 &= \overline{AS} \wedge \overline{BS}
 \end{aligned}$$

**Abbildung 1.7:** MUX(A,B,S) mit NAND

## Lösung 1.2

Abbildung 1.8: Schaltungsstruktur  $F_1$ 

$$\begin{aligned}
 F_2 &= \overline{\overline{(A \vee B)}(\overline{C} \vee B)} \\
 &= \overline{\overline{A} \vee \overline{B}} \quad \overline{\overline{C} \vee B} \\
 &= \overline{\overline{A} \overline{B}} \quad \overline{\overline{C} \overline{B}}
 \end{aligned}$$

Abbildung 1.9: Schaltungsstruktur  $F_2$

**Lösung 1.3**

a)

$$\begin{aligned}
 F &= \bar{A} \bar{B} C \vee \bar{A} B \bar{C} \vee A B \bar{C} \\
 \bar{F} &= \overline{\bar{A} \bar{B} C \vee \bar{A} B \bar{C} \vee A B \bar{C}} \quad (\text{deMorgan}) \\
 &= \overline{\bar{A} \bar{B} C} \wedge \overline{\bar{A} B \bar{C}} \wedge \overline{A B \bar{C}} \\
 &= (A \vee B \vee \bar{C}) \wedge (A \vee \bar{B} \vee C) \wedge (\bar{A} \vee \bar{B} \vee C) \\
 &= (A \vee B \vee \bar{C}) \wedge (\bar{B} \vee C)
 \end{aligned}$$

b)

$$\begin{aligned}
 F &= A B C \vee \bar{A} \bar{B} C \\
 \bar{F} &= \overline{A B C \vee \bar{A} \bar{B} C} \\
 &= \overline{A B C} \wedge \overline{\bar{A} \bar{B} C} \\
 &= (\bar{A} \vee \bar{B} \vee \bar{C}) \wedge (A \vee B \vee \bar{C})
 \end{aligned}$$


c)

$$\begin{aligned}
 F &= A B C \vee A B \bar{C} \vee A \bar{B} \\
 &= A B \wedge (C \vee \bar{C}) \vee A \bar{B} \\
 &= A B \vee A \bar{B} \\
 &= A \\
 \bar{F} &= \bar{A}
 \end{aligned}$$


Complement eines Ausdrucks bedeutet, den gegebenen Ausdruck in der Verknüpfung (Operation) zu dualisieren und im Literal zu negieren (Negation). Wenn möglich, sollte der Ausdruck, bevor er komplementiert wird, vereinfacht werden.

**Lösung 1.4**

a) Schaltungsstruktur

**Abbildung 1.10:** Schaltungsstruktur des RS-Latch

b) Logischer Automatengraph

**Abbildung 1.11:** Logischer Automatengraph des RS-Latch

c) Reduzierte Schaltfolgetabelle

$S$	$R$	${}^nQ$	Comment
1	0	1	set
0	1	0	reset
0	0	${}^aQ$	store, if ${}^aQ_1 = {}^a\bar{Q}_0$
1	1	${}^n\bar{Q}_1$	${}^n\bar{Q}_1 = {}^n\bar{Q}_0$

**Tabelle 1.1:** Reduzierte Schaltfolgetabelle des RS-Latch

**Lösung 1.5**

a)

<sup>a</sup> Q	J	K	<sup>n</sup> Q	<sup>n</sup> Q̄
0	0	0	0	1
0	0	1	0	1
0	1	0	1	0
0	1	1	1	0
1	0	0	1	0
1	0	1	0	1
1	1	0	1	0
1	1	1	0	1

**Tabelle 1.2:** Schaltfolgetabelle des JK-FF

b)

J	K	<sup>n</sup> Q
0	0	<sup>a</sup> Q
0	1	0
1	0	1
1	1	<sup>a</sup> Q̄

**Tabelle 1.3:** Reduzierte Schaltfolgetabelle des JK-FF**Lösung 1.6**Ladung eines Kondensators:  $Q = C \cdot U$ Strom des Kondensators:  $I = dQ/dt$ 

$$I = \frac{dQ}{dt} = \frac{C \cdot \Delta U}{\Delta t} = \frac{25 \cdot 10^{-15} \frac{\text{As}}{\text{V}} \cdot 0,6\text{V}}{30 \cdot 10^{-12}\text{s}} = 0,5\text{mA}$$

## Lösung 1.7




Abbildung 1.12: Struktur und Funktion

Wird am Eingang eine Spannung (Sprung  $V_{in}$ ) angelegt, baut sich am Kondensator eine Spannung (Sprungantwort  $V_{out}$ ) auf. Der Kondensator braucht eine gewisse Zeit bis er seine maximale Spannung  $V_{in}$  erreicht hat.

$$V_{out} = V_{in} \left(1 - e^{-\frac{t}{\tau}}\right)$$

$$V'_{out} = \frac{V_{in}}{\tau} \cdot e^{-\frac{t}{\tau}}$$

Diese Formel gibt die Steigung (Tangente) in jedem Punkt der Kurve wieder.

$$V'_{out}(0) = V_{in} \frac{1}{\tau} \Rightarrow \tau = \frac{V_{in}}{V'_{out}(0)}, \quad \text{mit } \tau = RC = 12,5\text{k}\Omega \cdot 100\text{fF} = 1,25\text{ns}$$

Die Formel  $V_{out} = V_{in}(1 - e^{-\frac{t}{\tau}})$  wird nach  $t$  aufgelöst:

$$t = -\tau \cdot \ln \left(1 - \frac{V_{out}}{V_{in}}\right)$$

a)

$$t_1(V_{out} = 0,6\text{V}) = -1,25\text{ns} \cdot \ln \left(1 - \frac{0,6\text{V}}{1,2\text{V}}\right) = 0,87\text{ns}$$

b)

$$t_2(V_{out} = 1,2\text{V}) = -1,25\text{ns} \cdot \ln \left(1 - \frac{1,2\text{V}}{1,2\text{V}}\right) = \infty$$

c) 10% bis 90% von 1,2V

$$t_4 - t_3 = -1,25\text{ns} \cdot \ln \left(1 - \frac{0,9 \cdot 1,2\text{V}}{1,2\text{V}}\right) - \left(-1,25\text{ns} \cdot \ln \left(1 - \frac{0,1 \cdot 1,2\text{V}}{1,2\text{V}}\right)\right) \\ \approx 2,75\text{ns}$$

**Lösung 1.8**

a) Mit  $v(t) = 1,2V(1 - e^{-t/RC})$  folgt


$$t_{PLH} = -\ln\left(1 - \frac{0,6}{1,2}\right) \cdot 30k \frac{V}{A} \cdot 1,0 \cdot 10^{-6} \frac{As}{V} = 20,8ms$$

b) Mit  $v(t) = 1,2Ve^{-t/RC}$  folgt

$$t_{PHL} = -\ln\left(\frac{0,6}{1,2}\right) \cdot 12,5k \frac{V}{A} \cdot 1,0 \cdot 10^{-6} \frac{As}{V} = 8,66ms$$

c)

$$\frac{t_{PLH}}{t_{PHL}} = \frac{20,8}{8,66} \approx 2,4 \approx \frac{1}{0,4}$$

**Lösung 1.9**

Das Verhältnis zwischen beiden Technologien ist  $0,13\mu m / 0,18\mu m \sim 0,7$ . Dies bezeichnet auch die mittlere Kantenlänge eines Transistors. Die Fläche  $0,7cm \cdot 0,7cm \cong 0,5cm^2$  für die gleiche Anzahl von Transistoren hat sich halbiert. Skaliert nun eine Technologie um 0,7, wird nur die halbe Fläche benötigt. Auf einem Chip gleicher Größe können damit in  $0,13\mu m$  Technologie im Mittel 100 Millionen Transistoren integriert werden.

---

**Lösung 1.10**

---

$n$ : Anzahl der Technologiegenerationen

2: Verdopplung der Geschwindigkeit in dieser Technologie

$$2 \cdot 10^9 \text{Hz} \cdot 2^n = 10 \cdot 10^9 \text{Hz}$$

$$2^n = 5$$

$$n = \text{ld}(5)$$

$$n = 2,3 \quad \text{Anzahl von Technologiegenerationen}$$

Nun benötigt man für die Einführung einer Technologiegeneration 3 Jahre:

$$\Delta n = \text{ld}(5) \cdot 3$$

$$= 2,3 \cdot 3$$

$$= 6,9$$