

概述

CH32F2 系列是基于 32 位 ARM®Cortex™-M3 内核设计的工业级通用微控制器。依据性能、资源、容量的差异划分为通用、连接、无线等类别下多种型号产品。

此系列主频高达 144MHz，独立了 GPIO 电压（与系统供电分离）。资源同比增加了随机数单元、4 组运放比较器、触摸检测，提高串口 U(S)ART 数量到 8 组，电机定时器到 4 组，并扩展 1 组 32 位的通用定时器。专用接口里：USB2.0 高速接口（480Mbps）内置了 PHY 收发器，以太网 MAC 达到千兆，并集成了 10M-PHY 模块，提供蓝牙 BLE5.1 无线等。搭配时钟安全、电源管理、双组 DMA、ADC、DAC、SPI、I2C、DVP、SDIO、CAN、FSMC 等资源，可适用于多采集、多通讯方向的综合类应用场景。

产品特性

- **内核 Core:**
 - 32 位 ARM Cortex-M3 内核
 - 最高 144MHz 系统主频
 - 单周期乘法和硬件除法
 - 中断技术、Fault 处理机制
- **存储器:**
 - 64KB 易失数据存储区 SRAM
 - 256KB 用户应用程序存储区 CodeFlash
 - 28KB 系统引导程序存储区 BootLoader
 - 128B 系统非易失配置信息存储区
 - 128B 用户自定义信息存储区
- **电源管理和低功耗:**
 - 系统供电 V_{DD} 额定: 2.5V 或 3.3V
 - GPIO 单元独立供电 V_{IO} 额定: 2.5V 或 3.3V
 - 低功耗模式: 睡眠、停止、待机
 - V_{BAT} 电源独立为 RTC 和后备寄存器供电
- **系统时钟、复位**
 - 内嵌出厂调校的 8MHz 的 RC 振荡器
 - 内嵌 40KHz 的 RC 振荡器
 - 内嵌 PLL，可选 CPU 时钟达 144MHz
 - 外部支持 3~25MHz 高速振荡器
 - 外部支持 32.768KHz 低速振荡器
 - 上/下电复位、可编程电压监测器
- **实时时钟 RTC: 32 位独立定时器**
- **2 组 18 路通用 DMA 控制器**
 - 18 个通道，支持环形缓冲区管理
 - 支持 TIMx/ADC/DAC/USART/I2C/SPI/I2S/SDIO
- **4 组运放、比较器: 连接 ADC 和 TIMx**
- **2 组 12 位数模转换 DAC**
- **2 组 12 位模数转换 ADC**
 - 模拟输入范围: $V_{SSA} \sim V_{DDA}$
- 16 路外部信号+2 路内部信号通道
- 片上温度传感器
- 双 ADC 转换模式
- **16 路 TouchKey 通道检测**
- **多组定时器**
 - 4 个 16 位高级定时器，增加死区控制和紧急刹车，提供用于电机控制的 PWM 互补输出
 - 3 个 16 位通用定时器，提供输入捕获/输出比较/PWM/脉冲计数及增量编码器输入
 - 1 个 32 位或 16 位通用定时器
 - 2 个基本定时器
 - 2 个看门狗定时器（独立和窗口型）
 - 系统时基定时器: 24 位自减型计数器
- **多种通讯接口:**
 - 8 个 USART 接口（包含 5 个 UART）
 - 2 个 I2C 接口（支持 SMBus/PMBus）
 - 3 个 SPI 接口（SPI2, SPI3 用于 I2S2, I2S3）
 - USB2.0 全速设备接口（全速和低速）
 - USB2.0 全速主机/设备接口
 - USB2.0 全速 OTG 接口
 - USB2.0 高速主机/设备接口（内置 PHY）
 - 2 组 CAN 接口（2.0B 主动）
 - SDIO 主机接口（MMC、SD/SDIO 卡及 CE-ATA）
 - FSMC 存储器接口
 - 数字图像接口 DVP
 - 千兆以太网控制器 MAC，10M 网络 PHY 收发器
 - 低功耗蓝牙 BLE5.1
- **快速 GPIO 端口**
 - 80 个 I/O 口，映像 16 个外部中断
- **安全特性: CRC 计算单元，96 位芯片唯一 ID**
- **调试模式: 串行 2 线调试（SWD）接口**
- **封装形式: LQFP 和 QFN**

第 1 章 系列产品说明

CH32F2 系列产品是基于高性能的 ARM[®]Cortex[™]-M3 32 位 RISC 内核设计的工业级通用增强型 MCU。其中按照功能资源划分为通用、连接、无线等类别。它们之间以封装类别、外设资源及数量、引脚数目、器件特性高低上的差异相互延伸，但在软件和功能、硬件引脚配置上保持相互兼容，为用户在产品开发中进行产品迭代及快速应用提供了自由和方便。

有关此系列产品的器件特性及请参考数据手册《CH32F20xDS0》。

有关产品各外设功能描述、使用方法及寄存器配置等详细信息请参考《CH32xRM》。

数据手册和参考手册均可在沁恒官网下载：www.wch.cn

有关 Cortex[™]-M3 核心的相关信息，请参考《Cortex-M3 技术参考手册》，可在 ARM 公司网站下载。本手册为 CH32F20x 系列产品数据手册。

表 1-1 系列产品概览

中小容量通用型 (F203)		大容量通用型 (F203)		连接型 (F205)	互联型 (F207)	无线型 (F208)
32K 闪存	64K 闪存	128K 闪存	256K 闪存	128K 闪存	256K 闪存	128K 闪存
10K SRAM	20K SRAM	32K SRAM	64K SRAM	32K SRAM	64K SRAM	64K SRAM
2*ADC (TKey)	2*ADC (TKey)	2*ADC (TKey)	2*ADC (TKey)	2*ADC (TKey)	2*ADC (TKey)	ADC (TKey)
ADTM	ADTM	2*DAC	2*DAC	2*DAC	2*DAC	ADTM
2*GPTM	3*GPTM	ADTM	4*ADTM	4*ADTM	4*ADTM	3*GPTM
2*USART	4*U (S) ART	3*GPTM	4*GPTM	4*GPTM	2*BCTM	GPTM (32)
SPI	2*SPI	3*USART	2*BCTM	2*BCTM	8*U (S) ART	4*U (S) ART
I2C	2*I2C	2*SPI	8*U (S) ART	5*U (S) ART	3*SPI (2*12S)	2*SPI
USB	2*SPI	3*USART	3*SPI (2*12S)	3*SPI (2*12S)	2*I2C	2*I2C
USB	2*I2C	2*SPI	2*I2C	2*I2C	USB-OTG	USB
USB	USB	2*I2C	USB	USB	USBHS (+PHY)	USB
RTC	2*CAN	USB	CAN	2*CAN	2*CAN	USB
2*WDG	RTC	CAN	RTC	RTC	RTC	CAN
2*OPA	2*WDG	RTC	2*WDG	2*WDG	4*OPA	RTC
	2*OPA	2*WDG	4*OPA	4*OPA	TRNG	2*WDG
			TRNG	TRNG	SDIO	2*OPA
			SDIO	SDIO	FSMC	ETH-10M (+PHY)
					DVP	BLE5.1
					ETH-1000MAC	
					10M-PHY	

注：同一类产品的某些外设数量或功能可能受封装限制，选择时请确认产品封装。

缩写

ADTM：高级定时器

GPTM：通用定时器

GPTM (32)：32 位通用定时器

BCTM：基本定时器

TKey：触摸按键

OPA：运放、比较器

TRNG：随机数发生器

USB：全速设备控制器

USBHD：全速主机/设备控制器

USBHS：高速主机/设备控制器

第 2 章 规格信息

CH32F2 系列产品使用高性能的 ARM®Cortex™-M3 32 位的 RISC 内核，最高工作频率 144MHz，内置高速存储器，系统结构中多条总线同步工作，提供了丰富的外设功能和增强型 I/O 端口。本系列产品内置 2 个 12 位 ADC 模块、2 个 12 位 DAC 模块、多组定时器、多通道触摸按键电容检测（TKey）等功能，还包含了标准和专用通讯接口：I2C、I2S、SPI、USART、SDIO、CAN 控制器、USB2.0 全速主机/设备控制器、USB2.0 高速主机/设备控制器（内置 PHY）、数字图像接口、千兆以太网控制器、低功耗蓝牙等。

本系列产品工作额定电压为 2.5V 或 3.3V，工作温度范围为-40℃~85℃工业级。支持多种省电工作模式来满足产品低功耗应用要求。系列产品中各型号在资源分配、外设数量、外设功能等方面有所差异，按需选择。提供了 LQFP48/QFN48/LQFP64M/LQFP100 等几种封装形式。可以广泛应用于：电机驱动和应用控制、医疗和手持设备、PC 游戏外设和 GPS 平台、可编程控制器、变频器、打印机、扫描仪、警报系统、视频对讲、暖气通风空调系统等场合。

2.1 型号对比

表 2-1 CH32F203 通用型产品资源分配

产品型号		CH32F203x					
资源差异		C6T6	C8T6	C8U6	CBT6	RCT6	VCT6
芯片引脚数		48	48	48	48	64	100
闪存（字节）		32K	64K	64K	128K	256K	256K
SRAM（字节）		10K	20K	20K	32K	64K	64K
GPIO 端口数		37				51	80
GPIO 供电		与 VDD 共用				独立供电 V _{IO}	
定时器	高级（16 位）	1	1	1	1	4	4
	通用（16 位）	2	3	3	3	4	4
	基本（16 位）	—				2	2
	看门狗	2	2	2	2	2	2
	系统时基（24 位）	支持					
RTC		支持					
ADC/TKey（单元/通道数）		2/10	2/10	2/10	2/10	2/16	2/16
DAC（单元）		—				2	2
运放、比较器		2	2	2	4	4	4
随机数发生器		—				1	1
通信接口	U(S)ART	2	3	3	3	8	8
	SPI	1	2	2	2	3	3
	I2S	—				2	2
	I2C	1	2	2	2	2	2
	CAN	1	1	1	1	1	1
	SDIO	—				1	1
	USB (FS)	2 (USB _D +USB _H)			1 (USB _D)		
	FSMC	—					1
CPU 主频		Max: 144MHz					
额定电压		2.5V 或 3.3V					
工作温度		工业级：-40℃~85℃					
封装形式		LQFP48	LQFP48	QFN48	LQFP48	LQFP64M	LQFP100

表 2-2 CH32F205/7/8 连接/互联/无线型产品资源分配


产品型号 资源差异		CH32F205 RBT6	CH32F207 VCT6	CH32F208 RBT6	CH32F208 WBU6
芯片引脚数		64	100	64	68
闪存（字节）		128K	256K	128K	128K
SRAM（字节）		32K	64K	64K	64K
GPIO 端口数		51	80	49	53
GPIO 供电		独立供电 VIO		与 VDD 共用	独立供电 VIO
定 时 器	高级（16 位）	4	4	1	1
	通用（16 位）	4	4	3	3
	通用（32 位）	—	—	1	1
	基本（16 位）	2	2	—	
	看门狗	2	2	2	2
	系统时基（24 位）	支持			
RTC		支持			
ADC/TKey（单元/通道数）		2/16	2/16	1/16	1/16
DAC（单元）		2	2	—	
运放、比较器		4	4	2	2
随机数发生器		1	1	—	
通 信 接 口	U(S) ART	5	8	4	4
	SPI	3	3	2	2
	I2S	2	2	—	—
	I2C	2	2	2	2
	CAN	2	2	1	1
	SDIO	1	1	—	
	DVP	—	1	—	
	USB (FS)	OTG		2（USBD+USBHD）	
	USB (HS)	1（USBHS）			
	Ethernet	—	1G MAC+10M PHY	10M	
	FSMC	—	1	—	
	BLE 5.1	—	—	支持	
CPU 主频		Max：144MHz			
额定电压		2.5V 或 3.3V			
工作温度		工业级：-40℃～85℃			
封装形式		LQFP64M	LQFP100	LQFP64M	QFN68

注：其中 256K FLASH+64K SRAM 产品支持选择配置为（192K FLASH+128K SRAM）、（224K FLASH+96K SRAM）、（256K FLASH+64K SRAM）、（288K FLASH+32K SRAM）几种组合中的一种。

2.2 系统架构


微控制器以 ARM®Cortex™-M3 为设计内核，其架构中将内核、仲裁单元、DMA 模块、SRAM 存储等部分通过多组总线实现交互。设计中集成通用 DMA 控制器以减轻 CPU 负担、提高访问效率，应用多级时钟管理机制降低了外设的运行功耗，同时兼有数据保护机制，时钟自动切换保护等措施增加了系统稳定性。下图是系列产品内部总体架构框图。

图 2-1 系统框图



2.3 存储器映射表

图 2-2 存储器地址映射



2.5 功能概述

2.5.1 ARM[®]Cortex[™]-M3 内核

ARM 的 Cortex[™]-M3 是 32 位嵌入式处理器，为实现 MCU 的需要提供了低成本的平台、缩减的引脚数目、降低的系统功耗，以及卓越的计算性能和先进的中断系统响应。其额外的代码效率在通常 8 和 16 位系统的存储空间上发挥了 ARM 内核的高性能。

- 哈佛结构，增加分支预测功能，提高了流水线处理器性能发挥
- Tail-Chaining 尾链中断技术，基于硬件完成，效率提高
- 内核低功耗 3 种模式，功耗控制更为有效
- 先进的 Fault 处理机制、调试方案等

CH32F1 系列控制器内置 ARM 核心，因此与大部分的 ARM 工具和软件兼容。

2.5.2 片上存储器及自举模式

内置 32K 或 64K 字节 SRAM 区，用于存放数据，掉电后数据丢失。

内置 128K 或 256K 字节程序闪存存储区（Code FLASH），用于用户的应用程序和常量数据存储。

其中 256K FLASH+64K SRAM 产品支持选择配置为（192K FLASH+128K SRAM）、（224K FLASH+96K SRAM）、（256K FLASH+64K SRAM）、（288K FLASH+32K SRAM）几种组合中的一种。

内置 28K 字节系统存储区（System FLASH），用于系统引导程序存储（厂家固化自举加载程序）。

128 字节用于厂商配置字存储，128 字节用于用户选择字存储。

在启动时，通过自举引脚（BOOT0 和 BOOT1）可以选择三种自举模式中的一种：

- 从程序闪存存储器自举
- 从系统存储器自举
- 从内部 SRAM 自举

自举加载程序存放于系统存储区，可以通过 USART1 和 USB 接口对程序闪存存储区的内容重新编程。

2.5.3 供电方案

- $V_{DD} = 2.3 \sim 3.6V$ ：为部分 I/O 引脚和内部调压器供电。
- $V_{IO} = 2.3 \sim 3.6V$ ：为大部分 I/O 引脚供电以及以太网模块，决定了引脚输出高压幅值。正常工作时， V_{IO} 电压不能高于 V_{DD} 电压。
- $V_{DDA} = 2.3 \sim 3.6V$ ：为高频 RC 振荡器、ADC、温度传感器、DAC 及 PLL 的模拟部分供电。 V_{DDA} 电压必须和 V_{IO} 电压相同（如果 V_{DD} 掉电， V_{IO} 带电，则 V_{DDA} 必须带电并且和 V_{IO} 一致）。使用 ADC 时， V_{DDA} 不得小于 2.4V。
- $V_{BAT} = 1.8 \sim 3.6V$ ：当关闭 V_{DD} 时，（通过内部电源切换器）单独为 RTC、外部低频振荡器和后备寄存器供电。（注意 V_{BAT} 供电）

2.5.4 供电监控器

本产品内部集成了上电复位（POR）/掉电复位（PDR）电路，该电路始终处于工作状态，保证系统在供电超过 2.3V 时工作；当 V_{DD} 低于设定的阈值（ $V_{POR/PDR}$ ）时，置器件于复位状态，而不必使用外部复位电路。

另外系统设有一个可编程的电压监测器（PVD），需要通过软件开启，用于比较 V_{DD} 供电与设定的阈值 V_{PVD} 的电压大小。打开 PVD 相应边沿中断，可在 V_{DD} 下降到 PVD 阈值或上升到 PVD 阈值时，收到中断通知。关于 $V_{POR/PDR}$ 和 V_{PVD} 的值参考第 4 章。

2.5.5 电压调节器

复位后，调节器自动开启，根据应用方式有三个操作模式

- 开启模式：正常的运行操作，提供稳定的内核电源
- 低功耗模式：当 CPU 进入停止模式后，可选择调节器低功耗运行

- 关断模式：当 CPU 进入待机模式后自动切换调节器到此模式，调压器输出为高阻状态，内核电路的供电切断，调压器处于零消耗状态。

该调压器在复位后始终处于开启模式，在待机模式下被关闭处于关断模式，此时是高阻输出。

2.5.6 低功耗模式

系统支持三种低功耗模式，可以针对低功耗、短启动时间和多种唤醒事件等条件下选择达到最佳的平衡。

- 睡眠模式

在睡眠模式下，只有 CPU 时钟停止，但所有外设时钟供电正常，外设处于工作状态。此模式是最浅低功耗模式，但可以达到最快唤醒。

退出条件：任意中断或唤醒事件。

- 停止模式

此模式 FLASH 进入低功耗模式，PLL、HSI 的 RC 振荡器和 HSE 晶体振荡器被关闭。在保持 SRAM 和寄存器内容不丢失的情况下，停止模式可以达到最低的电能消耗。

退出条件：任意外部中断/事件（EXTI 信号）、NRST 上的外部复位信号、IWDG 复位，其中 EXTI 信号包括 16 个外部 I/O 口之一、PVD 的输出、RTC 闹钟、以太网唤醒信号或 USB 的唤醒信号。

- 待机模式

此模式下，系统主 LDO 关闭，由低功耗 LDO 给唤醒电路供电，其他数字电路全部断电，且 FLASH 处于断电状态。从待机模式唤醒系统会产生复位，同时 SBF（PWR_CSR）会置位。唤醒后，查询 SBF 状态可知唤醒前的低功耗模式，SBF 由 CSBF（PWR_CR）位清除。在待机模式下，32KB 的 SRAM 的内容可以保持（取决于睡前的规划配置），后备寄存器内容保留。

退出条件：任意外部中断/事件（EXTI 信号）、NRST 上的外部复位信号、IWDG 复位、WKUP 引脚上的一个上升边沿，其中 EXTI 信号包括 16 个外部 I/O 口之一、RTC 闹钟、以太网唤醒信号或 USB 的唤醒信号。

2.5.7 CRC（循环冗余校验）计算单元

CRC（循环冗余校验）计算单元使用一个固定的多项式发生器，从一个 32 位的数据字产生一个 CRC 码。在众多的应用中，基于 CRC 的技术被用于验证数据传输或存储的一致性。在 EN/IEC 60335-1 标准的范围内，提供了一种检测闪存存储器错误的手段，CRC 计算单元可以用于实时地计算软件的签名，并与在链接和生成该软件时产生的签名对比。

2.5.8 嵌套的向量式中断控制器（NVIC）

系统产品内置嵌套向量中断控制器（NVIC），管理了 88 个可屏蔽中断通道和 16 个内核中断通道。并且可配置 16 个优先级。

- 紧耦合的 NVIC 能够达到低延迟的中断响应处理
- 向量化的中断设计实现向量入口地址直接进入内核
- 16 级嵌套，动态修改
- 允许中断的早期处理
- 支持晚到的较高优先级中断响应
- 支持中断尾部链接功能
- 提供不可屏蔽中断第一时间响应
- 中断进入和退出时自动压栈和恢复，无需额外指令开销

该模块以最小的中断延迟提供了灵活的中断管理功能。

2.5.9 外部中断/事件控制器（EXTI）

外部中断/事件控制器总共包含 19 个边沿检测器，用于产生中断/事件请求。每个中断线都可以独

立地配置其触发事件（上升沿或下降沿或双边沿），并能够单独地被屏蔽；挂起寄存器维持所有中断请求状态。EXTI 可以检测到脉冲宽度小于内部 APB2 的时钟周期。多达 80 个通用 I/O 口都可选择连接到 16 个外部中断线。

2.5.10 通用 DMA 控制器

系统内置了 2 组通用 DMA 控制器，总共管理 18 个通道，灵活处理存储器到存储器、外设到存储器和存储器到外设间的高速数据传输，支持环形缓冲区方式。每个通道都有专门的硬件 DMA 请求逻辑，支持一个或多个外设对存储器的访问请求，可配置访问优先权、传输长度、传输的源地址和目标地址等。

DMA 用于主要的外设包括：通用/高级/基本定时器 TIMx、ADC、DAC、I2S、USART、I2C、SPI、SDIO。

注：DMA1、DMA2 和 CPU 经过仲裁器仲裁之后对系统 SRAM 进行访问。

2.5.11 时钟和启动

系统时钟源 HSI 默认开启，在没有配置时钟或者复位后，内部 8MHz 的 RC 振荡器作为默认的 CPU 时钟，随后可以另外选择外部 3~25MHz 时钟或 PLL 时钟。当打开时钟安全模式后，如果 HSE 用作系统时钟（直接或间接），此时检测到外部时钟失效，系统时钟将自动切换到内部 RC 振荡器，同时 HSE 和 PLL 自动关闭；对于关闭时钟的低功耗模式，唤醒后系统也将自动地切换到内部的 RC 振荡器。如果使能了时钟中断，软件可以接收到相应的中断。

多个预分频器用于配置 AHB 的频率、高速 APB (APB2) 和低速 APB (APB1) 区域提供各外设时钟，最高频率 144MHz，参考图 2-3 的时钟树框图。I2S 单元的时钟来源另一个专用的 PLL (PLL3)，这样，I2S 主时钟可产生 8kHz~192kHz 之间的所有标准的采样频率。

2.5.12 RTC（实时时钟）和后备寄存器

RTC 和后备寄存器在系统内部处于后备供电区域，在 V_{DD} 有效时由 V_{DD} 供电，在 V_{DD} 无效时内部自动切换到由 V_{BAT} 引脚供电。

RTC 实时时钟是一组 32 位可编程计数器，时基支持 20 位预分频，用于较长时间段的测量。时钟基准来源高速的外部时钟 128 分频 (HSE/128)、外部晶体低频振荡器 (LSE) 或内部低功耗 RC 振荡器 (LSI)。其中 LSE 也存在后备供电区域，所以，当选择 LSE 做 RTC 时基下，系统复位或从待机模式唤醒后，RTC 的设置和时间能够保持不变。

后备寄存器包含 42 个 16 位寄存器，可以用来存储 84 字节的用户应用数据。此数据在待机唤醒后，或系统复位或电源复位时，都能继续保持。在侵入检测功能开启下，一旦侵入检测信号有效，将被清除后备寄存器中所有内容。

2.5.13 ADC（模拟/数字转换器）和触摸按键电容检测（TKey）

产品内嵌 2 个 12 位的模拟/数字转换器 (ADC)，共用多达 16 个外部通道和 2 个内部通道采样，可编程的通道采样时间，可以实现单次、连续、扫描或间断转换，且支持双 ADC 转换模式。提供模拟看门狗功能允许非常精准地监视一路或多路选中的通道，用于监视通道信号电压。支持外部事件触发转换，触发源包括片上定时器的内部信号和外部引脚。支持使用 DMA 操作。

ADC 内部通道采样包括一路内置温度传感器采样和一路内部参考电源采样。温度传感器产生一个随温度线性变化的电压。温度传感器在内部被连接到 IN16 输入通道上，用于将传感器的输出转换到数字数值。

触摸按键电容检测单元，提供了多达 16 个检测通道，复用 ADC 模块的外部通道。检测结果通过 ADC 模块转换输出结果，通过用户软件识别触摸按键状态。

2.5.14 DAC（数字/模拟转换器）

产品内嵌 2 个 12 位电压输出数字/模拟转换器 (DAC)，转换 2 路数字信号为 2 路模拟电压信号并输出，支持双 DAC 通道独立或同步转换，支持外部事件触发转换，触发源包括片上定时器的内部信号和外

部引脚（EXTI 线 9）。可实现三角波、噪声生成。支持使用 DMA 操作。

2.5.15 定时器及看门狗

系统中的定时器包括高级定时器、通用定时器、基本定时器、看门狗定时器以及系统时基定时器。系列中不同的产品包含的定时器数量有差异，具体参考表 2-2。

表 2-2 定时器比较

定时器		分辨率	计数类型	时基	DMA	功能作用
高级定时器	TIM1	16 位	向上 向下 向上/下	APB2 时域 16 位分频器	支持	PWM 互补输出，单脉冲输出 输入捕获 输出比较 定时计数
	TIM8					
	TIM9					
	TIM10					
通用定时器	TIM2	16 位	向上 向下 向上/下	APB1 时域 16 位分频器	支持	输入捕获 输出比较 定时计数
	TIM3					
	TIM4					
	TIM5 ¹	16/32 位				
基本定时器	TIM6	16 位	向上	APB1 时域 16 位分频器	支持	定时计数
	TIM7					
窗口看门狗		7 位	向下	APB1 时域 4 种分频	不支持	定时 复位系统（正常工作）
独立看门狗		12 位	向下	APB1 时域 7 种分频	不支持	定时 复位系统（正常+低功耗工作）
系统时基定时器		24 位	向下	SYSCLK 或 SYSCLK/8	不支持	定时

注 1：TIM5 在 CH32F208（无线型）产品中为 32 位通用定时器。

● 高级控制定时器

高级控制定时器是一个 16 位的自动装载递增/递减计数器，具有 16 位可编程的预分频器。除了完整的通用定时器功能外，可以被看成是分配到 6 个通道的三相 PWM 发生器，具有带死区插入的互补 PWM 输出功能，允许在指定数目的计数器周期之后更新定时器进行重复计数周期，刹车功能等。高级控制定时器的很多功能都与通用定时器相同，内部结构也相同，因此高级控制定时器可以通过定时器链接功能与其他 TIM 定时器协同操作，提供同步或事件链接功能。

● 通用定时器

通用定时器是一个 16 位或 32 位的自动装载递增/递减计数器，具有一个可编程的 16 位预分频器以及 4 个独立的通道，每个通道都支持输入捕获、输出比较、PWM 生成和单脉冲模式输出。还能通过定时器链接功能与高级控制定时器共同工作，提供同步或事件链接功能。在调试模式下，计数器可以被冻结，同时 PWM 输出被禁止，从而切断由这些输出所控制的开关。任意通用定时器都能用于产生 PWM 输出。每个定时器都有独立的 DMA 请求机制。这些定时器还能够处理增量编码器的信号，也能处理 1 至 3 个霍尔传感器的数字输出。

● 基本定时器

基本定时器是一个 16 位自动装载计数器，支持 16 位可编程预分频器。可以位数模转换（DAC）提供时钟，触发 DAC 的同步电路。基本定时器之间是互相独立的，互不共享任何资源。

● 独立看门狗

独立看门狗是一个自由运行的 12 位递减计数器，支持 7 种分频系数。由一个内部独立的 40KHz 的 RC 振荡器 (LSI) 提供时钟；因为 LSI 独立于主时钟，所以可运行于停止和待机模式。IWDG 在主程序之外，可以完全独立工作，因此，用于在发生时复位整个系统，或作为一个自由定时器为应用程序提供超时管理。通过选项字节可以配置成是软件或硬件启动看门狗。在调试模式下，计数器可以被冻结。

- 窗口看门狗

窗口看门狗是一个 7 位的递减计数器，并可以设置成自由运行。可以被用于在发生时复位整个系统。其由主时钟驱动，具有早期预警中断功能；在调试模式下，计数器可以被冻结。

- 系统时基定时器

这是 ARM 内核控制器自带的一个 24 位递减计数器，用于产生 SYSTICK 异常（异常号：15），可专用于实时操作系统，为系统提供“心跳”节律，也可当成一个标准的 24 位递减计数器。具有自动重加载功能及可编程的时钟源。

2.5.16 通讯接口

2.5.16.1 通用同步/异步收发器 (USART)

产品提供了 3 组通用同步/异步收发器 (USART1、USART2、USART3)，以及 5 组通用异步收发器 (UART4、UART5、UART6、UART7、UART8)。支持全双工异步通信、同步单向通信以及半双工单线通信，也支持 LIN (局部互连网)，兼容 ISO7816 的智能卡协议和 IrDA SIR ENDEC 传输编解码规范，以及调制解调器 (CTS/RTS 硬件流控) 操作。还允许多处理器通信。其采用分数波特率发生器系统，并支持 DMA 操作连续通讯。

2.5.16.2 串行外设接口 (SPI)

最高 3 组串行外设 SPI 接口，提供主或从操作，动态切换。支持多主模式，全双工或半双工同步传输，支持基本的 SD 卡和 MMC 模式。可编程的时钟极性和相位，数据位宽提供 8 或 16 位选择，可靠通信的硬件 CRC 产生/校验，支持 DMA 操作连续通讯。

2.5.16.3 I2S (音频) 接口

最高 2 组标准的 I²S 接口 (与 SPI2 和 SPI3 复用) 工作于主或从模式。软件可配置为 16/32 位数据包传输帧，支持音频采样频率从 8kHz 到 192kHz，支持 4 种音频标准。在主模式下，其主时钟可以以固定的 256 倍音频采样频率输出到外部的 DAC 或 CODEC (解码器)，支持 DMA。

2.5.16.4 I2C 总线

多达 2 个 I2C 总线接口，能够工作于多主机模式或从模式，完成所有 I2C 总线特定的时序、协议、仲裁等。支持标准和快速两种通讯速度，同时与 SMBus2.0 兼容。

I2C 接口提供 7 位或 10 位寻址，并且在 7 位从模式时支持双从地址寻址。内置了硬件 CRC 发生器/校验器。可以使用 DMA 操作并支持 SMBus 总线 2.0 版/PMBus 总线。

2.5.16.5 控制器区域网络 (CAN)

CAN 接口兼容规范 2.0A 和 2.0B (主动)，波特率高达 1Mbps/s，支持时间触发通信功能。可以接收和发送 11 位标识符的标准帧，也可以接收和发送 29 位标识符的扩展帧。具有 3 个发送邮箱和 2 个 3 级深度接收 FIFO。

具有 2 组 CAN 控制器的产品，共享 28 个可设置的过滤器和 512 字节的 SRAM 存储器资源。

具有 1 组 CAN 控制器产品只有 14 个可设置的过滤器，并和 USB 模块共用一个专用的 512 字节 SRAM 存储器用于数据的发送和接收，当 USB 和 CAN 同时使用时，为了防止访问 SRAM 冲突，USB 只能使用低 384 字节空间。

2.5.16.6 通用串行总线 (USB)

产品内嵌 1 个 USB2.0 全速控制器，遵循 USB2.0 Fullspeed 标准。USB 提供 16 个可配置的 USB 设备端点，支持低速设备和全速设备，支持控制/批量/同步/中断传输，双缓冲区机制，USB 挂起/恢复操作，具有待机/唤醒功能。USB 专用的 48MHz 时钟由内部主 PLL 分频直接产生。

2.5.16.7 通用串行总线 USB2.0 全速主机/设备控制器 (USBHD)

USB2.0 全速主机控制器和设备控制器 (USBHD)，遵循 USB2.0 Fullspeed 标准。提供 16 个可配置的 USB 设备端点及一组主机端点。支持控制/批量/同步/中断传输，双缓冲区机制，USB 总线挂起/恢复操作，并提供待机/唤醒功能。USBHD 模块专用的 48MHz 时钟由内部主 PLL 分频直接产生 (PLL 必须为 144MHz 或 96MHz 或 48MHz)。

2.5.16.8 通用串行总线 USB2.0 全速 OTG (OTG-FS)

OTG_FS 是双重角色 USB 控制器，支持主机端和设备端的功能，兼容 On-The-Go Supplement to the USB2.0 规范。同时，该控制器也可配置为仅支持主机端或仅支持设备端功能的控制器，兼容 USB2.0 全速规范。控制器使用来自 PLL 分频得到的 48MHz 时钟，主要特性包括：

- 支持在 (OTG_FS 控制器的物理层) USB On-The-Go Supplement, Revision1.3 规范中定义为可选项目 OTG 协议
- 通过软件可配置 USB 全速主机、USB 全速/低速设备、USB 双重角色设备
- 提供省电功能
- 支持控制传输、批量传输、中断传输、实时/同步传输
- 提供总线复位、挂起、唤醒和恢复功能

2.5.16.9 通用串行总线 USB2.0 高速主机/设备控制器 (USBHS)

USB2.0 高速控制器具有主机控制器和设备控制器双重角色，并且内嵌 USB-PHY 收发器单元。当作为主机控制器时，它可支持低速、全速和高速的 USB 设备。当作为设备控制器时，可以灵活设置为低速、全速或高速模式以适应各种应用。主要特性包括：

- 支持 USB 2.0、USB 1.1、USB 1.0 协议规范
- 支持控制传输、批量传输、中断传输、实时/同步传输
- 提供总线复位、挂起、唤醒和恢复功能
- 支持高速 HUB
- 设备模式下提供 8 组上下传输通道，支持配置 16 个端点号
- 除设备端点 0 外，其他端点均支持最大 1024 字节的数据包，可使用双缓冲功能

2.5.16.10 数字图像接口 (DVP)

数字图像接口 DVP (Digital Video Port) 用来连接摄像头模块获取图像数据流。提供了 8/10/12bit 并行接口方式通讯。支持按原始的行、帧格式组织的图像数据，如 YUV、RGB 等，也支持如 JPEG 格式的压缩图像数据流。接收时，主要依靠 VSYNC 和 HSYNC 信号同步。支持图像裁剪功能。

2.5.16.11 SDIO 主机控制器

SDIO 主机接口提供了多媒体卡 (MMC)、SD 存储卡、SDIO 卡以及 CE-ATA 设备的操作接口。支持 3 种不同的数据总线模式：1 位 (默认)、4 位和 8 位。在 8 位模式下，该接口可以使数据传输速率达到 48MHz。目前该接口全兼容多媒体卡系统规范 4.2 (向前兼容)、SD I/O 卡规范 2.0、SD 存储卡规范 2.0、CE-ATA 数字协议规范 1.1。

2.5.16.12 可配置的静态存储器控制器 (FSMC)

FSMC 接口主要提供了同步或异步存储器接口，支持 SRAM、PSRAM、NOR 及 NAND 等器件。内部 AHB

传输信号被转换成合适的外部通讯协议，允许 8/16/32 位数据的连续访问。并灵活可配置采样延迟时间以满足不同器件时序。

此外，FSMC 也可用于多数图形 LCD 控制器接口，它支持 Intel 8080 和 Motorola 6800 的模式，很方便地构建简易的图形应用环境，或用于专用加速控制器的高性能方案。

2.5.16.13 千兆以太网控制器 (MAC, +10M PHY)

产品提供了符合 IEEE 802.3-2002 标准的千兆以太网控制器 (MAC)，充当数据链路层的角色，其 Link 速率最高支持 1Gbps，提供 MII/RMII/RGMII 接口连接外置的 PHY（千兆/百兆/速度自适应，10M PHY 收发器内置），应用时，结合 TCP/IP 协议栈接口实现网络产品的开发。主要特性包括：

- 符合 IEEE. 802.3 协议规范及设计
- 提供 RGMII、RMII、MII 接口，连接外置的以太网 PHY 收发器
- 支持全双工操作，支持 10/100/1000Mbps 的数据传输速率
- 硬件自动完成 IPv4 和 IPv6 包完整性校验，IP/ICMP/UDP/TCP 包校验和计算机帧长度填充
- 多种 MAC 地址过滤模式
- SMI 即可对外置 PHY 进行配置和管理

2.5.17 通用输入输出接口 (GPIO)

系统提供了 5 组 GPIO 端口，共 80 个 GPIO 引脚。每个引脚都可以由软件配置成输出（推挽或开漏）、输入（带或不带上拉或下拉）或复用的外设功能端口。多数 GPIO 引脚都与数字或模拟的复用外设共用。除了具有模拟输入功能的端口，所有的 GPIO 引脚都有大电流通过能力。提供锁定机制冻结 IO 配置，以避免意外的写入 I/O 寄存器。

系统中大部分 IO 引脚电源由 V_{IO} 提供，通过改变 V_{IO} 供电将改变 IO 引脚输出电平高值来适配外部通讯接口电平。具体引脚请参考引脚描述。

2.5.18 随机数发生器 (TRNG)

产品内嵌一个随机数发生器，它通过内部的模拟电路提供一个 32 位的随机数。

2.5.19 运放比较器 (OPA)

产品内置 4 组运放/比较器，内部选择关联到 ADC 和 TIMx 外设，其输入和输出均可通过更改配置对多个通道进行选择。支持将外部模拟小信号被放大送入 ADC 以实现小信号 ADC 转换，也可以完成信号比较器功能，比较结果由 GPIO 输出或者直接接入 TIMx 的输入通道。

2.5.20 串行 2 线调试接口 (SWD)

ARM 内核自带的 SW-DP 接口，这是一个串行 2 线调试的接口。包括 SWDIO 和 SWCLK 引脚。系统上电或复位后默认调试接口引脚功能开启。

第3章 引脚信息

3.1 通用/连接/互联型引脚排列

图 3-1 100 引脚 LQFP100




图 3-2 64 引脚 LQFP64M





图 3-3 48 引脚 LQFP48



3.2 无线型引脚排列

图 3-4 68 脚 QFN68×8





图 3-5 64 脚 LQFP64M



3.3 引脚描述

表 3-1 CH32F203_205_207xB/xC 引脚定义

注意, 下表中的引脚功能描述针对的是所有功能, 不涉及具体型号产品。不同型号之间外设资源有差异, 查看前请先根据产品型号资源表确认是否有此功能。

引脚编号			引脚名称	引脚类型 (1)	I/O电平	主功能 (复位后)	默认复用功能	重映射功能
LQFP48	LQFP64M	LQFP100						
-	-	1	PE2	I/O	FT	PE2	FSMC_A23	TIM10_BKIN
-	-	2	PE3	I/O	FT	PE3	FSMC_A19	TIM10_CH1N
-	-	3	PE4	I/O	FT	PE4	FSMC_A20	TIM10_CH2N
-	-	4	PE5	I/O	FT	PE5	FSMC_A21	TIM10_CH3N
-	-	5	PE6	I/O	FT	PE5	FSMC_A22	
1	1	6	V _{BAT}	P	-	V _{BAT}		
2	2	7	PC13- TAMPER-RTC ⁽²⁾	I/O	-	PC13 ⁽³⁾	TAMPER-RTC	TIM8_CH4
3	3	8	PC14- OSC32_IN ⁽²⁾	I/O/A	-	PC14 ⁽³⁾	OSC32_IN	TIM9_CH4
4	4	9	PC15- OSC32_OUT ⁽²⁾	I/O/A	-	PC15 ⁽³⁾	OSC32_OUT	TIM10_CH4
-	-	10	V _{SS_5}	P	-	V _{SS_5}		
-	-	11	V _{DD_5}	P	-	V _{DD_5}		
5	5	12	OSC_IN	I/A	-	OSC_IN		PD0 ⁽⁴⁾
6	6	13	OSC_OUT	O/A	-	OSC_OUT		PD1 ⁽⁴⁾
7	7	14	NRST	I/O	-	NRST		
-	8	15	PC0	I/O/A	-	PC0	ADC_IN10/TIM9_CH1N UART6_TX	

							ETH_RGMII_RXC	
-	9	16	PC1	I/O/A	-	PC1	ADC_IN11/TIM9_CH2N UART6_RX ETH_MII_MDC ETH_RMII_MDC ETH_RGMII_RXCTL	
-	10	17	PC2	I/O/A	-	PC2	ADC_IN12/TIM9_CH3N UART7_TX/OPA3_CH1N ETH_MII_TXD2 ETH_RGMII_RXD0	
-	11	18	PC3	I/O/A	-	PC3	ADC_IN13/TIM10_CH3 UART7_RX/OPA4_CH1N ETH_MII_TX_CLK ETH_RGMII_RXD1	
8	12	19	V _{SSA}	P	-	V _{SSA}		
-	-	20	V _{REF-}	P	-	V _{REF-}		
-	-	21	V _{REF+}	P	-	V _{REF+}		
9	13	22	V _{DDA}	P	-	V _{DDA}		
10	14	23	PA0-WKUP	I/O/A	-	PA0	WKUP/USART2_CTS ADC_IN0/TIM2_CH1 TIM2_ETR/TIM5_CH1 TIM8_ETR/OPA4_OUT0 ETH_MII_CRS_WKUP ETH_RGMII_RXD2	
11	15	24	PA1	I/O/A	-	PA1	USART2_RTS/ADC_IN1 TIM5_CH2/TIM2_CH2 OPA3_OUT0 ETH_MII_RX_CLK ETH_RMII_REF_CLK ETH_RGMII_RXD3	TIM9_BKIN
12	16	25	PA2	I/O/A	-	PA2	USART2_TX/TIM5_CH3 ADC_IN2/TIM2_CH3 TIM9_CH1/TIM9_ETR OPA2_OUT0 ETH_MII_MDIO ETH_RMII_MDIO ETH_RGMII_GTXC	
13	17	26	PA3	I/O/A	-	PA3	USART2_RX/TIM5_CH4 ADC_IN3/TIM2_CH4 TIM9_CH2/OPA1_OUT0 ETH_MII_COL ETH_RGMII_TXEN	
-	18	27	V _{SS_4}	P	-	V _{SS_4}		
-	19	28	V _{DD_4}	P	-	V _{DD_4}		

14	20	29	PA4	I/O/A	–	PA4	SPI1_NSS/USART2_CK ADC_IN4/DAC_OUT1 TIM9_CH3/DVP_HSYNC	SPI3_NSS I2S3_WS
15	21	30	PA5	I/O/A	–	PA5	SPI1_SCK/ADC_IN5 DAC_OUT2/OPA2_CH1N DVP_VSYNC	TIM10_CH1N USART1_CK
16	22	31	PA6	I/O/A	–	PA6	SPI1_MISO/TIM8_BKIN ADC_IN6/TIM3_CH1 OPA1_CH1N/DVP_PCLK	TIM1_BKIN UART7_TX TIM10_CH2N
17	23	32	PA7	I/O/A	–	PA7	SPI1_MOSI/TIM8_CH1N ADC_IN7/TIM3_CH2 OPA2_CH1P ETH_MII_RX_DV ETH_RMII_CRS_DV ETH_RGMII_TXD0	TIM1_CH1N UART7_RX TIM10_CH3N
–	24	33	PC4	I/O/A	–	PC4	ADC_IN14/TIM9_CH4 UART8_TX/OPA4_CH1P ETH_MII_RXD0 ETH_RMII_RXD0 ETH_RGMII_TXD1	
–	25	34	PC5	I/O/A	–	PC5	ADC_IN15/TIM9_BKIN UART8_RX/OPA3_CH1P ETH_MII_RXD1 ETH_RMII_RXD1 ETH_RGMII_TXD2	USART1_RTS
18	26	35	PB0	I/O/A	–	PB0	ADC_IN8/TIM3_CH3 TIM8_CH2N/OPA1_CH1P ETH_MII_RXD2 ETH_RGMII_TXD3	TIM1_CH2N TIM9_CH1N UART4_TX
19	27	36	PB1	I/O/A	–	PB1	ADC_IN9/TIM3_CH4 TIM8_CH3N/OPA4_CH0N ETH_MII_RXD3 ETH_RGMII_125IN	TIM1_CH3N TIM9_CH2N UART4_RX
20	28	37	PB2	I/O	FT	PB2/BOOT1	OPA3_CH0N	TIM9_CH3N
–	–	38	PE7	I/O/A	FT	PE7	FSMC_D4/OPA3_OUT1	TIM1_ETR
–	–	39	PE8	I/O/A	FT	PE8	FSMC_D5/OPA4_OUT1	TIM1_CH1N/UART5_TX
–	–	40	PE9	I/O	FT	PE9	FSMC_D6	TIM1_CH1/UART5_RX
–	–	41	PE10	I/O	FT	PE10	FSMC_D7	TIM1_CH2N/UART6_TX
–	–	42	PE11	I/O	FT	PE11	FSMC_D8	TIM1_CH2/UART6_RX
–	–	43	PE12	I/O	FT	PE12	FSMC_D9	TIM1_CH3N/UART7_TX
–	–	44	PE13	I/O	FT	PE13	FSMC_D10	TIM1_CH3/UART7_RX
–	–	45	PE14	I/O/A	FT	PE14	FSMC_D11/OPA2_OUT1	TIM1_CH4/UART8_TX
–	–	46	PE15	I/O/A	FT	PE15	FSMC_D12/OPA1_OUT1	TIM1_BKIN/UART8_RX
21	29	47	PB10	I/O/A	FT	PB10	I2C2_SCL/USART3_TX	TIM2_CH3

							OPA2_CH0N ETH_MII_RX_ER	TIM10_BKIN
22	30	48	PB11	I/O/A	FT	PB11	I2C2_SDA/USART3_RX OPA1_CH0N ETH_MII_TX_EN ETH_RMII_TX_EN	TIM2_CH4 TIM10_ETR
23	31	49	V _{SS_1}	P		V _{SS_1}		
–	32	50	V _{I0_1}	P		V _{I0_1}		
24	–	–	V _{DD_I0_1}	P		V _{DD_I0_1}		
25	33	51	PB12	I/O/A	FT	PB12	SPI2_NSS/I2S2_WS I2C2_SMBA/USART3_CK TIM1_BKIN/OPA4_CH0P CAN2_RX/ETH_MII_TXD0 ETH_RMII_TXD0	
26	34	52	PB13	I/O/A	FT	PB13	SPI2_SCK/I2S2_CK USART3_CTS/TIM1_CH1N OPA3_CH0P/CAN2_TX ETH_MII_TXD1 ETH_RMII_TXD1	
27	35	53	PB14	I/O/A	FT	PB14	SPI2_MISO/TIM1_CH2N USART3_RTS/OPA2_CH0P	
28	36	54	PB15	I/O/A	FT	PB15	SPI2_MOSI/I2S2_SD TIM1_CH3N/OPA1_CH0P	USART1_TX
–	–	55	PD8	I/O	FT	PD8	FSMC_D13	USART3_TX/TIM9_CH1N ETH_MII_RX_DV ETH_RMII_CRS_DV
–	–	56	PD9	I/O	FT	PD9	FSMC_D14	USART3_RX TIM9_CH1/TIM9_ETR ETH_MII_RXD0 ETH_RMII_RXD0
–	–	57	PD10	I/O	FT	PD10	FSMC_D15	USART3_CK/TIM9_CH2N ETH_MII_RXD1 ETH_RMII_RXD1
–	–	58	PD11	I/O	FT	PD11	FSMC_A16	USART3_CTS/TIM9_CH2 ETH_MII_RXD2
–	–	59	PD12	I/O	FT	PD12	FSMC_A17	TIM4_CH1/TIM9_CH3N USART3_RTS ETH_MII_RXD3
–	–	60	PD13	I/O	FT	PD13	FSMC_A18	TIM4_CH2/TIM9_CH3
–	–	61	PD14	I/O	FT	PD14	FSMC_D0	TIM4_CH3/TIM9_BKIN
–	–	62	PD15	I/O	FT	PD15	FSMC_D1	TIM4_CH4/TIM9_CH4
–	37	63	PC6	I/O	FT	PC6	I2S2_MCK/TIM8_CH1 SDIO_D6/ETH_RXP	TIM3_CH1
–	38	64	PC7	I/O	FT	PC7	I2S3_MCK/TIM8_CH2	TIM3_CH2

							SDIO_D7/ETH_RXN	
-	39	65	PC8	I/O	FT	PC8	TIM8_CH3/SDIO_D0 ETH_TXP/DVP_D2	TIM3_CH3
-	40	66	PC9	I/O	FT	PC9	TIM8_CH4/SDIO_D1 ETH_TXN/DVP_D3	TIM3_CH4
29	41	67	PA8	I/O	FT	PA8	USART1_CK TIM1_CH1/MCO	
30	42	68	PA9	I/O	FT	PA9	USART1_TX/TIM1_CH2 OTG_FS_VBUS/DVP_D0	USART1_RTS
31	43	69	PA10	I/O	FT	PA10	USART1_RX/TIM1_CH3 OTG_FS_ID/DVP_D1	USART1_CK
32	44	70	PA11	I/O/A	FT	PA11	USART1_CTS/USBDM CAN1_RX/TIM1_CH4 OTG_FS_DM	
33	45	71	PA12	I/O/A	FT	PA12	USART1_RTS/USBDP CAN1_TX/TIM1_ETR TIM10_CH1N OTG_FS_DP	
34	46	72	PA13	I/O	FT	SWDIO	TIM10_CH2N	PA13/TIM8_CH1N
-	-	73	未使用					
35	47	74	V _{SS_2}	P	-	V _{SS_2}		
36	48	75	V _{DD_2}	P	-	V _{DD_2}		
37	49	76	PA14	I/O	FT	SWCLK	TIM10_CH3N	TIM8_CH2N/UART8_TX PA14
38	50	77	PA15	I/O	FT	PA15	SPI3_NSS I2S3_WS	TIM2_CH1/TIM2_ETR PA15/SPI1_NSS TIM8_CH3N/UART8_RX
-	51	78	PC10	I/O	FT	PC10	UART4_TX/SDIO_D2 TIM10_ETR/DVP_D8	USART3_TX SPI3_SCK/I2S3_CK
-	52	79	PC11	I/O	FT	PC11	UART4_RX/SDIO_D3 TIM10_CH4/DVP_D4	USART3_RX SPI3_MISO
-	53	80	PC12	I/O	FT	PC12	UART5_TX/SDIO_CK TIM10_BKIN/DVP_D9	USART3_CK SPI3_MOSI/I2S3_SD
-	-	81	PD0	I/O/A	FT	PD0	FSMC_D2	CAN1_RX/TIM10_ETR
-	-	82	PD1	I/O/A	FT	PD1	FSMC_D3	CAN1_TX/TIM10_CH1
-	54	83	PD2	I/O	FT	PD2	TIM3_ETR/UART5_RX SDIO_CMD/DVP_D11	
-	-	84	PD3	I/O	FT	PD3	FSMC_CLK	USART2_CTS TIM10_CH2
-	-	85	PD4	I/O	FT	PD4	FSMC_NOE	USART2_RTS
-	-	86	PD5	I/O	FT	PD5	FSMC_NWE	USART2_TX TIM10_CH3
-	-	87	PD6	I/O	FT	PD6	FSMC_NWAIT/DVP_D10	USART2_RX
-	-	88	PD7	I/O	FT	PD7	FSMC_NE1	USART2_CK

							FSMC_NCE2	TIM10_CH4
39	55	89	PB3	I/O	FT	PB3	SPI3_SCK I2S3_CK	TRACESWO/TIM2_CH2 SPI1_SCK/TIM10_CH1
40	56	90	PB4	I/O	FT	PB4	SPI3_MISO	TIM3_CH1/SPI1_MISO UART5_TX/TIM10_CH2
41	57	91	PB5	I/O	—	PB5	I2C1_SMBA/SPI3_MOSI I2S3_SD ETH_MII_PPS_OUT ETH_RMII_PPS_OUT	TIM3_CH2/SPI1_MOSI CAN2_RX TIM10_CH3 UART5_RX
42	58	92	PB6	I/O	FT	PB6	I2C1_SCL/TIM4_CH1 USBHD_DM/DVP_D5 USBHS_DM	USART1_TX CAN2_TX TIM8_CH1
43	59	93	PB7	I/O	FT	PB7	I2C1_SDA/FSMC_NADV TIM4_CH2/USBHD_DP USBHS_DP	USART1_RX TIM8_CH2
44	60	94	BOOT0	I	—	BOOT0		
45	61	95	PB8	I/O/A	FT	PB8	TIM4_CH3/SDIO_D4 TIM10_CH1/DVP_D6 ETH_MII_TXD3	I2C1_SCL/CAN1_RX UART6_TX TIM8_CH3
46	62	96	PB9	I/O/A	FT	PB9	TIM4_CH4/SDIO_D5 TIM10_CH2/DVP_D7	I2C1_SDA/CAN1_TX UART6_RX
—	—	97	PE0	I/O	FT	PE0	TIM4_ETR/FSMC_NBL0	UART4_TX
—	—	98	PE1	I/O	FT	PE1	FSMC_NBL1	UART4_RX
47	63	99	V _{SS_3}	P	—	V _{SS_3}		
	64	100	V _{I0_3}	P	—	V _{I0_3}		
48	—	—	V _{DD_I0_3}	P		V _{DD_I0_3}		

表 3-2 CH32F203x6/x8 引脚定义

注意, 下表中的引脚功能描述针对的是所有功能, 不涉及具体型号产品。不同型号之间外设资源有差异, 查看前请根据产品型号资源表确认是否有此功能。

引脚编号		引脚名称	引脚类型 ⁽¹⁾	I/O电平	主功能 (复位后)	默认复用功能	重映射功能
QFN48	LQFP48						
0	—						
1	1	V _{BAT}	P	—	V _{BAT}		
2	2	PC13- TAMPER-RTC ⁽²⁾	I/O	—	PC13 ⁽³⁾	TAMPER-RTC	
3	3	PC14- OSC32_IN ⁽²⁾	I/O/A	—	PC14 ⁽³⁾	OSC32_IN	
4	4	PC15- OSC32_OUT ⁽²⁾	I/O/A	—	PC15 ⁽³⁾	OSC32_OUT	
5	5	OSC_IN	I/A	—	OSC_IN		PD0 ⁽⁴⁾
6	6	OSC_OUT	O/A	—	OSC_OUT		PD1 ⁽⁴⁾

7	7	NRST	I/O	—	NRST		
8	8	V _{SSA}	P	—	V _{SSA}		
9	9	V _{DDA}	P	—	V _{DDA}		
10	10	PA0-WKUP	I/O/A	—	PA0	WKUP/USART2_CTS ADC_IN0/TIM2_CH1 TIM2_ETR	
11	11	PA1	I/O/A	—	PA1	USART2_RTS/ADC_IN1 TIM2_CH2	
12	12	PA2	I/O/A	—	PA2	USART2_TX/ADC_IN2 TIM2_CH3/OPA2_OUT0	
13	13	PA3	I/O/A	—	PA3	USART2_RX/ADC_IN3 TIM2_CH4/OPA1_OUT0	
14	14	PA4	I/O/A	—	PA4	SPI1_NSS/USART2_CK ADC_IN4/OPA2_OUT1	
15	15	PA5	I/O/A	—	PA5	SPI1_SCK/ADC_IN5 OPA2_CH1N	USART1_CK
16	16	PA6	I/O/A	—	PA6	SPI1_MISO/ADC_IN6 TIM3_CH1/OPA1_CH1N	TIM1_BKIN
17	17	PA7	I/O/A	—	PA7	SPI1_MOSI/ADC_IN7 TIM3_CH2/OPA2_CH1P	TIM1_CH1N
18	18	PB0	I/O/A	—	PB0	ADC_IN8/TIM3_CH3 OPA1_CH1P	TIM1_CH2N
19	19	PB1	I/O/A	—	PB1	ADC_IN9/TIM3_CH4 OPA1_OUT1	TIM1_CH3N
20	20	PB2	I/O	FT	PB2/BOOT1		
21	21	PB10	I/O/A	FT	PB10	I2C2_SCL/USART3_TX OPA2_CH0N	TIM2_CH3
22	22	PB11	I/O/A	FT	PB11	I2C2_SDA/USART3_RX OPA1_CH0N	TIM2_CH4
23	23	V _{SS_1}	P		V _{SS_1}		
24	24	V _{DD_10_1}	P		V _{DD_10_1}		
25	25	PB12	I/O/A	FT	PB12	SPI2_NSS/I2C2_SMBA USART3_CK/TIM1_BKIN	
26	26	PB13	I/O/A	FT	PB13	SPI2_SCK/USART3_CTS TIM1_CH1N	
27	27	PB14	I/O/A	FT	PB14	SPI2_MISO/TIM1_CH2N USART3_RTS/OPA2_CH0P	
28	28	PB15	I/O/A	FT	PB15	SPI2_MOSI/TIM1_CH3N OPA1_CH0P	USART1_TX
29	29	PA8	I/O	FT	PA8	USART1_CK TIM1_CH1/MCO	
30	30	PA9	I/O	FT	PA9	USART1_TX/TIM1_CH2	USART1_RTS
31	31	PA10	I/O	FT	PA10	USART1_RX/TIM1_CH3	USART1_CK
32	32	PA11	I/O/A	FT	PA11	USART1_CTS/USBDM	

						CAN1_RX/TIM1_CH4	
33	33	PA12	I/O/A	FT	PA12	USART1_RTS/USBDP CAN1_TX/TIM1_ETR	
34	34	PA13	I/O	FT	SWDIO		PA13
35	35	V _{SS_2}	P	—	V _{SS_2}		
36	36	V _{DD_2}	P	—	V _{DD_2}		
37	37	PA14	I/O	FT	SWCLK		PA14
38	38	PA15	I/O	FT	PA15		TIM2_CH1/TIM2_ETR PA15/SPI1_NSS
39	39	PB3	I/O	FT	PB3		TRACESWO TIM2_CH2/SPI1_SCK
40	40	PB4	I/O	FT	PB4		TIM3_CH1/SPI1_MISO
41	41	PB5	I/O	—	PB5	I2C1_SMBA	TIM3_CH2/SPI1_MOSI
42	42	PB6	I/O	FT	PB6	I2C1_SCL/TIM4_CH1 USBHD_DM	USART1_TX
43	43	PB7	I/O	FT	PB7	I2C1_SDA TIM4_CH2/USBHD_DP	USART1_RX
44	44	BOOT0	I	—	BOOT0		
45	45	PB8	I/O/A	FT	PB8	TIM4_CH3	I2C1_SCL/CAN1_RX
46	46	PB9	I/O/A	FT	PB9	TIM4_CH4	I2C1_SDA/CAN1_TX
47	47	V _{SS_3}	P	—	V _{SS_3}		
48	48	V _{DD_10_3}	P	—	V _{DD_10_3}		

表 3-3 CH32F208xx 引脚定义

注意, 下表中的引脚功能描述针对的是所有功能, 不涉及具体型号产品。不同型号之间外设资源有差异, 查看前请先根据产品型号资源表确认是否有此功能。

引脚编号		引脚名称	引脚类型 ⁽¹⁾	I/O电平	主功能 (复位后)	默认复用功能	重映射功能
LQFP64M	QFN68						
—	0	V _{SS}	P	—	V _{SS}		
1	1	V _{BAT}	P	—	V _{BAT}		
2	2	PC13- TAMPER-RTC ⁽²⁾	I/O	—	PC13 ⁽³⁾	TAMPER-RTC	
3	3	PC14- OSC32_IN ⁽²⁾	I/O/A	—	PC14 ⁽³⁾	OSC32_IN	
4	4	PC15- OSC32_OUT ⁽²⁾	I/O/A	—	PC15 ⁽³⁾	OSC32_OUT	
5	5	OSC_IN	I/A	—	OSC_IN		PDO ⁽⁴⁾
6	6	OSC_OUT	O/A	—	OSC_OUT		PD1 ⁽⁴⁾
7	7	NRST	I/O	—	NRST		
8	8	PC0	I/O/A	—	PC0	ADC_IN10	
9	9	PC1	I/O/A	—	PC1	ADC_IN11	

10	10	PC2	I/O/A	—	PC2	ADC_IN12	
11	11	PC3	I/O/A	—	PC3	ADC_IN13	
12	12	V _{SSA}	P	—	V _{SSA}		
13	13	V _{DDA}	P	—	V _{DDA}		
14	14	PA0-WKUP	I/O/A	—	PA0	WKUP/USART2_CTS ADC_IN0/TIM2_CH1 TIM2_ETR/TIM5_CH1	
15	15	PA1	I/O/A	—	PA1	USART2_RTS/ADC_IN1 TIM5_CH2/TIM2_CH2	
16	16	PA2	I/O/A	—	PA2	USART2_TX/TIM5_CH3 ADC_IN2/TIM2_CH3 OPA2_OUT0	
—	17	V _{I0_4}	P	—	V _{I0_4}		
—	18	PD4	I/O	FT	PD4		USART2_RTS
17	19	PA3	I/O/A	—	PA3	USART2_RX/TIM5_CH4 ADC_IN3/TIM2_CH4 OPA1_OUT0	
18	—	V _{SS_4}	P	—	V _{SS_4}		
19	—	V _{DD_I0_4}	P	—	V _{DD_I0_4}		
20	20	PA4	I/O/A	—	PA4	SPI1_NSS/USART2_CK ADC_IN4/OPA2_OUT1	
21	21	PA5	I/O/A	—	PA5	SPI1_SCK/ADC_IN5 OPA2_CH1N	USART1_CK
22	22	PA6	I/O/A	—	PA6	SPI1_MISO/ADC_IN6 TIM3_CH1/OPA1_CH1N	TIM1_BKIN
23	23	PA7	I/O/A	—	PA7	SPI1_MOSI/ADC_IN7 TIM3_CH2/OPA2_CH1P	TIM1_CH1N
24	24	PC4	I/O/A	—	PC4	ADC_IN14	
25	25	PC5	I/O/A	—	PC5	ADC_IN15	USART1_RTS
26	26	PB0	I/O/A	—	PB0	ADC_IN8/TIM3_CH3 OPA1_CH1P	TIM1_CH2N UART4_TX
27	27	PB1	I/O/A	—	PB1	ADC_IN9/TIM3_CH4	TIM1_CH3N/UART4_RX
28	28	PB2	I/O	FT	PB2/B00T1		
29	29	PB10	I/O/A	FT	PB10	I2C2_SCL/USART3_TX OPA2_CH0N	TIM2_CH3
30	30	PB11	I/O/A	FT	PB11	I2C2_SDA/USART3_RX OPA1_CH0N	TIM2_CH4
31	—	V _{SS_1}	P		V _{SS_1}		
32	—	V _{DD_I0_1}	P		V _{DD_I0_1}		
—	31	V _{I0_1}	P		V _{I0_1}		
—	32	V _{DD_1}	P		V _{DD_1}		
—	33	PD5	I/O	FT	PD5		USART2_TX
	34	PD6	I/O	FT	PD6		USART2_RX
33	35	PB12	I/O/A	FT	PB12	SPI2_NSS/I2C2_SMBA	

						USART3_CK/TIM1_BKIN	
34	36	PB13	I/O/A	FT	PB13	SPI2_SCK/USART3_CTS TIM1_CH1N	
35	37	PB14	I/O/A	FT	PB14	SPI2_MISO/TIM1_CH2N USART3_RTS/OPA2_CHOP	
36	38	PB15	I/O/A	FT	PB15	SPI2_MOSI/TIM1_CH3N OPA1_CHOP	USART1_TX
37	39	PC6	I/O	FT	PC6	ETH_RXP	TIM3_CH1
38	40	PC7	I/O	FT	PC7	ETH_RXN	TIM3_CH2
39	41	PC8	I/O	FT	PC8	ETH_TXP	TIM3_CH3
40	42	PC9	I/O	FT	PC9	ETH_TXN	TIM3_CH4
41	43	PA8	I/O	FT	PA8	USART1_CK TIM1_CH1/MCO	
42	44	PA9	I/O	FT	PA9	USART1_TX/TIM1_CH2	USART1_RTS
43	45	PA10	I/O	FT	PA10	USART1_RX/TIM1_CH3	USART1_CK
44	46	PA11	I/O/A	FT	PA11	USART1_CTS/USBDM CAN1_RX/TIM1_CH4	
45	47	PA12	I/O/A	FT	PA12	USART1_RTS/USBDP CAN1_TX/TIM1_ETR	
46	48	PA13	I/O	FT	SWDIO		PA13
–	49	V _{SS_2}	P	–	V _{SS_2}		
47	50	V _{INTA}	P	–	V _{INTA}		
48	51	ANT	A	–	ANT		
49	52	PA14	I/O	FT	SWCLK		PA14
50	53	PA15	I/O	FT	PA15		TIM2_CH1/TIM2_ETR SPI1_NSS
51	54	PC10	I/O	FT	PC10	UART4_TX	USART3_TX
52	55	PC11	I/O	FT	PC11	UART4_RX	USART3_RX
53	56	PC12	I/O	FT	PC12		USART3_CK
54	57	PD2	I/O	FT	PD2	TIM3_ETR	
55	58	PB3	I/O	FT	PB3		TRACESWO TIM2_CH2/SPI1_SCK
56	59	PB4	I/O	FT	PB4		TIM3_CH1/SPI1_MISO
57	60	PB5	I/O	–	PB5	I2C1_SMBA	TIM3_CH2/SPI1_MOSI
58	61	PB6	I/O	FT	PB6	I2C1_SCL/TIM4_CH1 USBHD_DM	USART1_TX
59	62	PB7	I/O	FT	PB7	I2C1_SDA TIM4_CH2/USBHD_DP	USART1_RX
60	63	BOOT0	I	–	BOOT0		
61	64	PB8	I/O/A	FT	PB8	TIM4_CH3	I2C1_SCL/CAN1_RX
62	65	PB9	I/O/A	FT	PB9	TIM4_CH4	I2C1_SDA/CAN1_TX
–	66	PD3	I/O	FT	PD3		USART2_CTS
63	–	V _{SS_3}	P	–	V _{SS_3}		
64	–	V _{DD_IO_3}	P	–	V _{DD_IO_3}		

–	67	V_{IO_3}	P	–	V_{IO_3}		
–	68	V_{DD_3}	P	–	V_{DD_3}		

注 1：表格缩写解释

I = TTL/CMOS 电平斯密特输入；

O = CMOS 电平三态输出；

A = 模拟信号输入或输出；

P = 电源；

FT = 耐受5V；

ANT = 射频信号输入输出（天线）；

注2：PC13, PC14和PC15引脚通过电源开关进行供电，而这个电源开关只能够吸收有限的电流(3mA)。因此这三个引脚作为输出引脚时有以下限制：在同一时间只有一个引脚能作为输出，作为输出脚时只能工作在2MHz模式下，最大驱动负载为30pF，并且不能作为电流源(如驱动LED)。

注3：这些引脚在备份区域第一次上电时处于主功能状态下，之后即使复位，这些引脚的状态由备份区域寄存器控制（这些寄存器不会被主复位系统所复位）。关于如何控制这些IO口的具体信息，请参考CH32xRM手册的电池备份区域和BKP寄存器的相关章节。

注4：LQFP64M封装的引脚5和引脚6在芯片复位后默认配置为OSC_IN和OSC_OUT功能脚。软件可以重新设置这两个引脚为PD0和PD1功能。但对于LQFP100封装，由于PD0和PD1为固有的功能引脚，因此没有必要再由软件进行重映像设置。更多详细信息请参考CH32xRM手册的复用功能I/O章节和调试设置章节。

第 4 章 电气特性

4.1 测试条件


除非特殊说明和标注，所有电压都以 V_{SS} 为基准。

所有最小值和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。典型数值是基于常温和 $V_{DD} = 3.3$ 环境下，可用于设计指导。

对于通过综合评估、设计模拟或工艺特性得到的数据，不会在生产线进行测试。在综合评估的基础上，最小和最大值是通过样本测试后统计得到。除非特殊说明，否则特性参数以综合评估或设计保证。

常温环境：25℃
供电方案：

图 4-1 常规供电典型电路



4.2 绝对最大值

临界或者超过绝对最大值将可能导致芯片工作不正常甚至损坏。

表 4-1 绝对最大值参数表

符号	描述	最小值	最大值	单位
T_A	工作时的环境温度	-40	85	℃
T_S	存储时的环境温度	-40	125	℃
$V_{DD}-V_{SS}$	外部主供电电压（包含 V_{DDA} 和 V_{DD} ）	-0.3	4.0	V
$V_{I0}-V_{SS}$	I/O 域端供电电压	-0.3	4.0	V
V_{IN}	FT（耐受 5V）引脚上的输入电压	$V_{SS}-0.3$	5.5	V
	其他引脚上的输入电压	$V_{SS}-0.3$	$V_{DD}+0.3$	
$ \Delta V_{DD_x} $	不同主供电引脚之间的电压差		50	mV
$ \Delta V_{I0_x} $	不同 I/O 端供电引脚之间的电压差		50	mV
$ \Delta V_{SS_x} $	不同接地引脚之间的电压差		50	mV
$V_{ESD} (HBM)$	ESD 静电放电电压（人体模型，非接触式）	4000		V

I_{VDD}^1	经过 V_{DD}/V_{DDA} 电源线的总电流（供应电流）		50	mA
I_{VSS}^1	经过 V_{SS} 地线的总电流（流出电流）		50	
I_{IO}	任意 I/O 和控制引脚上的灌电流		25	
	任意 I/O 和控制引脚上的输出电流		-25	
$I_{INJ(PIN)}$	NRST 引脚注入电流		+/-5	
	HSE 的 OSC_IN 引脚和 LSE 的 OSC_IN 引脚注入电流		+/-5	
	其他引脚的注入电流		+/-5	
$\Sigma I_{INJ(PIN)}$	所有 IO 和控制引脚的总注入电流		+/-25	

注：1. 正常工作能达到最大电流值。

4.3 电气参数

4.3.1 工作条件

表 4-2 通用工作条件

符号	参数	条件	最小值	最大值	单位
F_{HCLK}	内部 AHB 时钟频率			144	MHz
F_{PCLK1}	内部 APB1 时钟频率			144	MHz
F_{PCLK2}	内部 APB2 时钟频率			144	MHz
V_{DD}	标准工作电压		2.3	3.6	V
V_{IO}	大部分 IO 引脚输出电压	V_{IO} 必须小于 V_{DD}	2.3	3.6	V
V_{DDA}	模拟部分工作电压(未使用 ADC)	V_{DDA} 必须与 V_{IO} 相同, V_{REF+}	2.3	3.6	V
	模拟部分工作电压（使用 ADC）	不能高于 V_{DDA} , V_{REF-} 等于 V_{SS}	2.4		
V_{BAT}^1	备份单元工作电压	不能大于 V_{DD}	1.8	3.6	V
T_A	环境温度		-40	85	°C
T_J	结温度范围		-40	85	°C

注：1. 电池到 V_{BAT} 连线要尽可能的短。

表 4-3 上电和掉电条件

符号	参数	条件	最小值	最大值	单位
t_{VDD}	V_{DD} 上升速率		0	∞	us/V
	V_{DD} 下降速率		30	∞	

注：电池到 V_{BAT} 连线要尽可能的短。

4.3.2 内嵌复位和电源控制模块特性

表 4-4 复位及电压监测, (PAD_PDR_SEL 浮空, PDR 选择高阈值档位)

符号	参数	条件	最小值	典型值	最大值	单位
V_{PVD}^1	可编程电压检测器的电平选择	PLS[2:0] = 000(上升沿)		2.39		V
		PLS[2:0] = 000(下降沿)		2.31		V
		PLS[2:0] = 001(上升沿)		2.56		V
		PLS[2:0] = 001(下降沿)		2.48		V
		PLS[2:0] = 010(上升沿)		2.65		V
		PLS[2:0] = 010(下降沿)		2.57		V
		PLS[2:0] = 011(上升沿)		2.78		V
		PLS[2:0] = 011(下降沿)		2.69		V

		PLS[2:0] = 100(上升沿)		2.89		V
		PLS[2:0] = 100(下降沿)		2.81		V
		PLS[2:0] = 101(上升沿)		3.05		V
		PLS[2:0] = 101(下降沿)		2.96		V
		PLS[2:0] = 110(上升沿)		3.17		V
		PLS[2:0] = 110(下降沿)		3.08		V
		PLS[2:0] = 111(上升沿)		3.31		V
		PLS[2:0] = 111(下降沿)		3.21		V
V _{PVDhyst}	PVD 迟滞			0.1		V
V _{POR/PDR}	上电/掉电复位阈值	上升沿	1.49	1.59	1.7	V
		下降沿	1.46	1.57	1.69	V
V _{PDRhyst}	PDR 迟滞		40		110	mV
t _{RSTTEMPO}	复位持续时间		5		100	mS

注：1. 常温测试值。

表 4-5 复位及电压监测，(PAD_PDR_SEL 接地，PDR 选择低阈值档位)

符号	参数	条件	最小值	典型值	最大值	单位
V _{PVD} ¹	可编程电压检测器的电平选择	PLS[2:0] = 000(上升沿)		2.18		V
		PLS[2:0] = 000(下降沿)		2.11		V
		PLS[2:0] = 001(上升沿)		2.32		V
		PLS[2:0] = 001(下降沿)		2.24		V
		PLS[2:0] = 010(上升沿)		2.37		V
		PLS[2:0] = 010(下降沿)		2.30		V
		PLS[2:0] = 011(上升沿)		2.48		V
		PLS[2:0] = 011(下降沿)		2.40		V
		PLS[2:0] = 100(上升沿)		2.57		V
		PLS[2:0] = 100(下降沿)		2.49		V
		PLS[2:0] = 101(上升沿)		3.69		V
		PLS[2:0] = 101(下降沿)		2.60		V
		PLS[2:0] = 110(上升沿)		2.77		V
		PLS[2:0] = 110(下降沿)		2.68		V
		PLS[2:0] = 111(上升沿)		2.86		V
		PLS[2:0] = 111(下降沿)		2.77		V
V _{PVDhyst}	PVD 迟滞			0.1		V
V _{POR/PDR}	上电/掉电复位阈值	上升沿	1.49	1.60	1.7	V
		下降沿	1.46	1.57	1.69	V
V _{PDRhyst}	PDR 迟滞		40		110	mV
t _{RSTTEMPO}	复位持续时间		5		100	mS

注：1. 常温测试值。

4.3.3 内置的参考电压

表 4-6 内置参考电压


符号	参数	条件	最小值	最大值	单位
----	----	----	-----	-----	----

V_{REFINT}	内置参考电压	$T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$	1.17	1.2	1.23	V
$T_{S_vrefint}$	当读出内部参考电压时, ADC 的采样时间				17.1	us

4.3.4 供电电流特性

电流消耗是多种参数和因素的综合指标, 这些参数和因素包括工作电压、环境温度、I/O 引脚的负载、产品的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。电流消耗测量方法如下图:

图 4-2 电流消耗测量



微控制器处于下列条件:

常温情况下, $V_{DD} = 3.3\text{V}$, 所有 I/O 端口配置上拉输入, 使能或关闭所有外设时钟的功耗, 没有初始化外设功能。

表 4-7 运行模式下典型的电流消耗, 数据处理代码从内部闪存中运行

符号	参数	条件	典型值		单位
			使能所有外设	关闭所有外设	
I_{DD}	运行模式下的 供应电流	外部时钟	$F_{HCLK} = 144\text{MHz}$		mA
			$F_{HCLK} = 72\text{MHz}$		
			$F_{HCLK} = 48\text{MHz}$		
			$F_{HCLK} = 36\text{MHz}$		
			$F_{HCLK} = 24\text{MHz}$		
			$F_{HCLK} = 16\text{MHz}$		
			$F_{HCLK} = 8\text{MHz}$		
			$F_{HCLK} = 4\text{MHz}$		
		运行于高速内部 RC 振荡器 (HSI), 使用 AHB 预分频 以减低频率	$F_{HCLK} = 500\text{KHz}$		
			$F_{HCLK} = 144\text{MHz}$		
			$F_{HCLK} = 72\text{MHz}$		
			$F_{HCLK} = 48\text{MHz}$		
			$F_{HCLK} = 36\text{MHz}$		
			$F_{HCLK} = 24\text{MHz}$		
			$F_{HCLK} = 16\text{MHz}$		
			$F_{HCLK} = 8\text{MHz}$		
			$F_{HCLK} = 4\text{MHz}$		
			$F_{HCLK} = 500\text{KHz}$		

注: 以上为实测参数

表 4-8 睡眠模式下典型的电流消耗，数据处理代码从内部闪存或 SRAM 中运行

符号	参数	条件	典型值		单位
			使能所有外设	关闭所有外设	
I_{DD}	睡眠模式下的 供应电流 (此时外设供 电和时钟保 持)	外部时钟	$F_{HCLK} = 144MHz$		mA
			$F_{HCLK} = 72MHz$		
			$F_{HCLK} = 48MHz$		
			$F_{HCLK} = 36MHz$		
			$F_{HCLK} = 24MHz$		
			$F_{HCLK} = 16MHz$		
			$F_{HCLK} = 8MHz$		
			$F_{HCLK} = 4MHz$		
			$F_{HCLK} = 500KHz$		
		运行于高速内部 RC 振荡器 (HSI), 使用 AHB 预分频 以减低频率	$F_{HCLK} = 144MHz$		
			$F_{HCLK} = 72MHz$		
			$F_{HCLK} = 48MHz$		
			$F_{HCLK} = 36MHz$		
			$F_{HCLK} = 24MHz$		
			$F_{HCLK} = 16MHz$		
			$F_{HCLK} = 8MHz$		
			$F_{HCLK} = 4MHz$		
			$F_{HCLK} = 500KHz$		

注：以上为实测参数

表 4-9 停止和待机模式下的典型的电流消耗

符号	参数	条件	典型值	单位
I_{DD}	停止模式下的供应电流	调压器处于运行模式，低速和高速内部 RC 振荡器及外部振荡器都处于关闭状态（没有独立看门狗）	85	uA
		调压器处于低功耗模式，低速和高速内部 RC 振荡器及外部振荡器都处于关闭状态（没有独立看门狗，PVD 关闭）	39	
	待机模式下的供应电流	低速内部 RC 振荡器和独立看门狗处于开启状态	1.2	
		低速内部 RC 振荡器处于开启状态，独立看门狗处于关闭状态	1.1	
		低速内部 RC 振荡器和独立看门狗处于关闭状态，低速外部振荡器和 RTC 关闭状态	0.4	
I_{DD_VBAT}	备份区域的供应电流 (移除 V_{DD} 和 V_{DDA} , 只使用 V_{BAT})	低速外部振荡器和 RTC 处于开启状态	1.1	

	供电)			
--	-----	--	--	--

注：以上为实测参数

4.3.5 外部时钟源特性

表 4-10 来自外部高速时钟

符号	参数	条件	最小值	典型值	最大值	单位
F_{HSE_ext}	外部时钟频率		3	8	25	MHz
V_{HSEH}^1	OSC_IN 输入引脚高电平电压		$0.8V_{IO}$		V_{IO}	V
V_{HSEL}^1	OSC_IN 输入引脚低电平电压		0		$0.2V_{IO}$	V
$C_{in(HSE)}$	OSC_IN 输入电容			5		pF
$DuCy_{(HSE)}$	占空比			50		%
I_L	OSC_IN 输入漏电流				± 1	μA

注：1. 不满足此条件可能会引起电平识别错误。

图 4-3 外部提供高频时钟源电路




表 4-11 来自外部低速时钟

符号	参数	条件	最小值	典型值	最大值	单位
F_{LSE_ext}	用户外部时钟频率			32.768	1000	KHz
V_{LSEH}	OSC32_IN 输入引脚高电平电压		$0.8V_{DD}$		V_{DD}	V
V_{LSEL}	OSC32_IN 输入引脚低电平电压		0		$0.2V_{DD}$	V
$C_{in(LSE)}$	OSC32_IN 输入电容			5		pF
$DuCy_{(LSE)}$	占空比			50		%
I_L	OSC32_IN 输入漏电流				± 1	μA

图 4-4 外部提供低频时钟源电路




表 4-12 使用一个晶体/陶瓷谐振器产生的高速外部时钟

符号	参数	条件	最小值	典型值	最大值	单位
F_{OSC_IN}	谐振器频率		3	8	25	MHz
R_F	反馈电阻			250		$k\Omega$
C	建议的负载电容与对应晶体串行阻抗 R_s	$R_s=60\Omega^1$		20		pF
I_2	HSE 驱动电流	$V_{DD} = 3.3V, 20p$ 负载		0.53		mA
g_m	振荡器的跨导	启动		17.5		mA/V
$t_{SU(HSE)}$	启动时间	V_{DD} 稳定, 8M 晶体		2.5		ms

注 1：25M 晶体 ESR 建议不超过 60 欧，低于 25M 可适当放宽。

电路参考设计及要求：

晶体的负载电容以晶体厂商建议为准， $C_{L1}=C_{L2}$ ，一般建议 10~20pF。

图 4-5 外接 8M 晶体典型电路





表 4-13 使用一个晶体/陶瓷谐振器产生的低速外部时钟（f (LSE)=32.768KHz）

符号	参数	条件	最小值	典型值	最大值	单位
R_F	反馈电阻			5		MΩ
C	建议的负载电容与对应晶体串 行阻抗 R_S	$R_S < 70K\Omega$			15	pF
i_2	LSE 驱动电流	VDD = 3.3V		0.35		uA
g_m	振荡器的跨导	启动		25.3		uA/V
$t_{SU(LSE)}$	启动时间	VDD 是稳定的		800		mS

电路参考设计及要求：

晶体的负载电容以晶体厂商建议为准， $C_{L1}=C_{L2}$ ，一般建议 10~20pF。

图 4-6 外接 32.768K 晶体典型电路



注：负载电容 C_L 由下式计算： $C_L = C_{L1} \times C_{L2} / (C_{L1} + C_{L2}) + C_{stray}$ ，其中 C_{stray} 是引脚的电容和 PCB 板或 PCB 相关的电容，它的典型值是介于 2pF 至 7pF 之间。

4.3.6 内部时钟源特性

表 4-14 内部高速 (HSI) RC 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
F_{HSI}	频率			8		MHz
$DuCy_{HSI}$	占空比		45	50	55	%
ACC_{HSI}	HSI 振荡器的精度	$TA = 0^{\circ}C \sim 70^{\circ}C$	-1.6		1.6	%
		$TA = -40^{\circ}C \sim 85^{\circ}C$	-2.3		2.3	%
$t_{SU(HSI)}$	HSI 振荡器启动时间			10		us
$I_{DD(HSI)}$	HSI 振荡器功耗					uA

表 4-15 内部低速 (LSI) RC 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
F_{LSI}	频率		25	39	60	KHz
$DuCy_{LSI}$	占空比		45	50	55	%

$t_{SU(LSI)}$	LSI 振荡器启动时间			100		μs
$I_{DD(LSI)}$	LSI 振荡器功耗			0.6		μA

4.3.7 PLL 特性

表 4-16 PLL 特性

符号	参数	条件	最小值	典型值	最大值	单位
F_{PLL_IN}	PLL 输入时钟		3	8	25	MHz
	PLL 输入时钟占空比		40		60	%
F_{PLL_OUT}	PLL 倍频输出时钟		18		144 ¹	MHz
t_{LOCK}	PLL 锁定时间				200	μs

注 1: 须选择合适倍频, 满足 PLL 输出频率范围。

表 4-17 PLL2 和 PLL3 特性

符号	参数	条件	最小值	典型值	最大值	单位
F_{PLL_IN}	PLL 输入时钟		3		25	MHz
	PLL 输入时钟占空比 1		40		60	%
F_{PLL_OUT}	PLL 倍频输出时钟		30		75 ¹	MHz
F_{VCO}	VCO 输出时钟		60		150	MHz
t_{LOCK1}	PLL 锁定时间				200	μs

注 1: 须选择合适倍频, 满足 PLL 输出频率范围。

4.3.8 从低功耗模式唤醒的时间

表 4-18 低功耗模式唤醒的时间

符号	参数	条件	典型值	单位
$t_{WUSLEEP}$	从睡眠模式唤醒	使用 HSI RC 时钟唤醒	6.84	μs
t_{WUSTOP}	从停止模式唤醒 (调压器处于运行模式)	HSI RC 时钟唤醒	261	μs
	从停止模式唤醒 (调压器为低功耗模式)	调压器从低功耗模式唤醒时间 + HSI RC 时钟唤醒 + flash 启动	261	μs
$t_{WUSTDBY}$	从待机模式唤醒	调压器从低功耗模式唤醒时间 + HSI RC 时钟唤醒 + flash 启动	440	μs

4.3.9 存储器特性

表 4-19 闪存存储器特性

符号	参数	条件	最小值	典型值	最大值	单位
t_{prog}	16 位的编程时间	$T_A = -40^{\circ}C \sim 85^{\circ}C$		2		ms
t_{prog_page}	页 (256 字节) 编程时间	$T_A = -40^{\circ}C \sim 85^{\circ}C$		2		ms
t_{erase_page}	页 (256 字节) 擦除时间	$T_A = -40^{\circ}C \sim 85^{\circ}C$		16		ms
t_{erase_sec}	扇区 (4K 字节) 擦除时间	$T_A = -40^{\circ}C \sim 85^{\circ}C$		16		ms
V_{prog}	编程电压		2.7		3.6	V

表 4-20 闪存存储器寿命和数据保存期限

符号	参数	条件	最小值	典型值	最大值	单位
N_{END}	擦写次数	$T_A = 25^\circ C$	10K	80K ¹		次
t_{RET}	数据保存期限		20			年

注：实测操作擦写次数，非担保。

4.3.10 I/O 端口特性

表 4-21 通用 I/O 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IH}	标准 I/O 脚，输入高电平电压		$0.41 \cdot (V_{DD} - 1.8) + 1.3$		$V_{DD} + 0.3$	V
	FT I/O 引脚，输入高电平电压	$V_{DD} > 2V$	$0.42 \cdot (V_{DD} - 1.8) + 1$		5.5	V
		$V_{DD} \leq 2V$			5.2	
V_{IL}	标准 I/O 脚，输入低电平电压		-0.3		$0.28 \cdot (V_{DD} - 1.8) + 0.6$	V
	FT I/O 引脚，输入低电平电压		-0.3		$0.32 \cdot (V_{DD} - 1.8) + 0.55$	V
V_{hys}	标准 I/O 脚施密特触发器电压迟滞		200			mV
	FT I/O 引脚施密特触发器电压迟滞		5% V_{DD}			
I_{lkg}	输入漏电流	标准 I/O 端口			± 1	μA
		FT I/O 端口			3	
R_{PU}	弱上拉等效电阻		30	40	55	K Ω
R_{PD}	弱下拉等效电阻		30	40	55	K Ω
C_{IO}	I/O 引脚电容			5		pF

输出驱动电流特性

GPIO(通用输入/输出端口)可以吸收或输出多达 $\pm 8mA$ 电流,并且吸收或输出 $\pm 20mA$ 电流(不严格达到 V_{OL}/V_{OH})。在用户应用中,所有 I/O 引脚驱动总电流不能超过 4.2 节给出的绝对最大额定值:

表 4-22 输出电压特性

符号	参数	条件	最小值	最大值	单位
V_{OL}	输出低电平, 8 个引脚吸收电流	TTL 端口, $I_{IO} = +8mA$ $2.7V < V_{DD} < 3.6V$		0.4	V
V_{OH}	输出高电平, 8 个引脚输出电流		$V_{DD} - 0.4$		
V_{OL}	输出低电平, 8 个引脚吸收电流	CMOS 端口, $I_{IO} = +8mA$ $2.7V < V_{DD} < 3.6V$		0.4	V
V_{OH}	输出高电平, 8 个引脚输出电流		2.3		
V_{OL}	输出低电平, 8 个引脚吸收电流	$I_{IO} = +20mA$ $2.7V < V_{DD} < 3.6V$		1.3	V
V_{OH}	输出高电平, 8 个引脚输出电流		$V_{DD} - 1.3$		
V_{OL}	输出低电平, 8 个引脚吸收电流	$I_{IO} = +6mA$ $2.3V < V_{DD} < 2.7V$		0.4	V
V_{OH}	输出高电平, 8 个引脚输出电流		$V_{DD} - 1.3$		

注：以上条件中如果多个 I/O 引脚同时驱动, 电流总和不能超过表 3.2 节给出的绝对最大额定值。另外多个 I/O 引脚同时驱动时, 电源/地线点上的电流很大, 会导致压降使内部 I/O 的电压达不到表中电源电压, 从而导致驱动电流小于标称值。

表 4-23 输入输出交流特性

MODEx[1:0] 配置	符号	参数	条件	最小值	最大值	单位
10 (2MHz)	$F_{\max(10)\text{out}}$	最大频率	$CL=50pF, V_{DD}=2.7-3.6V$		2	MHz
	$t_{f(10)\text{out}}$	输出高至低电平的下降时间	$CL=50pF, V_{DD}=2.7-3.6V$		125	ns
	$t_{r(10)\text{out}}$	输出低至高电平的上升时间			125	ns
01 (10MHz)	$F_{\max(10)\text{out}}$	最大频率	$CL=50pF, V_{DD}=2.7-3.6V$		10	MHz
	$t_{f(10)\text{out}}$	输出高至低电平的下降时间	$CL=50pF, V_{DD}=2.7-3.6V$		25	ns
	$t_{r(10)\text{out}}$	输出低至高电平的上升时间			25	ns
11 (50MHz)	$F_{\max(10)\text{out}}$	最大频率	$CL=30pF, V_{DD}=2.7-3.6V$		50	MHz
			$CL=50pF, V_{DD}=2.7-3.6V$		30	MHz
	$t_{f(10)\text{out}}$	输出高至低电平的下降时间	$CL=30pF, V_{DD}=2.7-3.6V$		20	ns
			$CL=50pF, V_{DD}=2.7-3.6V$		5	ns
	$t_{r(10)\text{out}}$	输出低至高电平的上升时间	$CL=30pF, V_{DD}=2.7-3.6V$		8	ns
			$CL=50pF, V_{DD}=2.7-3.6V$		12	ns
	$t_{EXTI\text{pw}}$	EXTI 控制器检测到外部信号的脉冲宽度		10		ns

4.3.11 NRST 引脚特性


表 4-24 外部复位引脚特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(NRST)}$	NRST 输入低电平电压		-0.3		$0.28*(V_{DD}-1.8)+0.6$	V
$V_{IH(NRST)}$	NRST 输入高电平电压		$0.41*(V_{DD}-1.8)+1.3$		$V_{DD}+0.3$	V
$V_{hys(NRST)}$	NRST 施密特触发器电压迟滞		200			mV
R_{PU}^1	弱上拉等效电阻		30	40	55	KΩ
$V_F(NRST)$	NRST 输入可被滤波脉宽				100	ns
$V_{NF(NRST)}$	NRST 输入无法滤波脉宽		300			ns

注：1. 上拉电阻是一个真正的电阻串联一个可开关的 PMOS 实现。这个 PMOS/NMOS 开关的电阻很小 (约占 10%)。

电路参考设计及要求：

图 4-7 外部复位引脚典型电路



4.3.12 TIM 定时器特性

表 4-25 TIMx 特性

符号	参数	条件	最小值	最大值	单位
$t_{res(TIM)}$	定时器基准时钟		1		$t_{TIMxCLK}$

		$f_{TIMxCLK} = 72MHz$	13.9		ns
F_{EXT}	CH1 至 CH4 的定时器外部时钟频率		0	$f_{TIMxCLK}/2$	MHz
		$f_{TIMxCLK} = 72MHz$	0	36	MHz
R_{esTIM}	定时器分辨率			16	位
$t_{COUNTER}$	当选择了内部时钟时，16 位计数器时钟周期		1	65536	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 72MHz$	0.0139	910	us
t_{MAX_COUNT}	最大可能的计数			65535	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 72MHz$		59.6	s

4.3.13 I2C 接口特性

图 4-8 I²C 总线时序图




表 4-26 I²C 接口特性

符号	参数	标准 I2C		快速 I2C		单位
		最小值	最大值	最小值	最大值	
$t_w(SCKL)$	SCL 时钟低电平时间	4.7		1.2		us
$t_w(SCKH)$	SCL 时钟高电平时间	4.0		0.6		us
$t_{SU}(SDA)$	SDA 数据建立时间	250		100		ns
$t_h(SDA)$	SDA 数据保持时间	0		0	900	ns
$t_r(SDA)/t_r(SCL)$	SDA 和 SCL 上升时间		1000	20		ns
$t_f(SDA)/t_f(SCL)$	SDA 和 SCL 下降时间		300			ns
$t_h(STA)$	开始条件保持时间	4.0		0.6		us
$t_{SU}(STA)$	重复的开始条件建立时间	4.7		0.6		us
$t_{SU}(STO)$	停止条件建立时间	4.0		0.6		us
$t_w(STO:STA)$	停止条件至开始条件的的时间(总线空闲)	4.7		1.2		us
C_b	每条总线的容性负载		400		400	pF

4.3.14 SPI 接口特性

图 4-9 SPI 主模式时序图




图 4-10 SPI 从模式时序图 (CPHA=0)




图 4-11 SPI 从模式时序图 (CPHA=1)




表 4-27 SPI 接口特性

符号	参数	条件	最小值	最大值	单位
f_{SCK}/t_{SCK}	SPI 时钟频率	主模式		36	MHz
		从模式		36	MHz
$t_{r(SCK)}/t_{f(SCK)}$	SPI 时钟上升和下降时间	负载电容: $C = 30pF$		20	ns
$t_{SU(NSS)}$	NSS 建立时间	从模式	$2t_{PCLK}$		ns
$t_{H(NSS)}$	NSS 保持时间	从模式	$2t_{PCLK}$		ns
$t_{w(SCKH)}/t_{w(SCKL)}$	SCK 高电平和低电平时间	主模式, $f_{PCLK} = 36MHz$, 预分频系数=4	40	60	ns
$t_{SU(MI)}$	数据输入建立时间	主模式	5		ns
$t_{SU(SI)}$		从模式	5		ns
$t_{H(MI)}$	数据输入保持时间	主模式	5		ns
$t_{H(SI)}$		从模式	4		ns
$t_{a(SO)}$	数据输出访问时间	从模式, $f_{PCLK} = 20MHz$	0	$1t_{PCLK}$	ns
$t_{dis(SO)}$	数据输出禁止时间	从模式	0	10	ns
$t_{V(SO)}$	数据输出有效时间	从模式 (使能边沿之后)		25	ns
$t_{V(MO)}$		主模式 (使能边沿之后)		5	ns
$t_{H(SO)}$	数据输出保持时间	从模式 (使能边沿之后)	15		ns
$t_{H(MO)}$		主模式 (使能边沿之后)	0		ns

4.3.15 I2S 接口特性

图 4-12 I²S 总线主模式时序图（飞利浦协议）




图 4-13 I²S 总线从模式时序图（飞利浦协议）




表 4-28 I²S 接口特性

符号	参数	条件	最小值	最大值	单位
f_{CK}/t_{CK}	I ² S 时钟频率	主模式		8	MHz
		从模式		8	MHz
$t_{r(CK)}/t_{f(CK)}$	I ² S 时钟上升和下降时间	负载电容: C = 30pF		20	ns
$t_{V(WS)}$	WS 有效时间	主模式		5	ns
$t_{SU(WS)}$	WS 建立时间	从模式	10		ns
$t_{h(WS)}$	WS 保持时间	主模式	$2t_{PCLK}$		ns
		从模式	$2t_{PCLK}$		ns
$t_{w(CKH)}/t_{w(CKL)}$	SCK 高电平和低电平时间	主模式, $f_{PCLK} = 36\text{MHz}$, 预分频系数=4	40	60	ns
$t_{SU(SD_MR)}$ $t_{SU(SD_SR)}$	数据输入建立时间	主模式	5		ns
		从模式	5		ns

$t_{h(SD_MR)}$	数据输入保持时间	主模式	5		ns
$t_{h(SD_SR)}$		从模式	4		ns
$t_{h(SD_MT)}$	数据输出保持时间	主模式（使能边沿之后）		5	ns
$t_{h(SD_ST)}$		从模式（使能边沿之后）		5	ns
$t_{V(SD_MT)}$	数据输出有效时间	主模式（使能边沿之后）		5	ns
$t_{V(SD_ST)}$		从模式（使能边沿之后）		4	ns

4.3.16 USB 接口特性

表 4-29 USB 模块特性

符号	参数	条件	最小值	最大值	单位
V_{DD}	USB 操作电压		3.0	3.6	V
V_{SE}	单端接收器阈值	$V_{DD} = 3.3V$	1.2	1.9	V
V_{OL}	静态输出低电平			0.3	V
V_{OH}	静态输出高电平		2.8	3.6	V
V_{HSSQ}	高速压制信息检测阈值		100	150	mV
V_{HSDSC}	高速断开连接检测阈值		500	625	mV
V_{HSOI}	高速空闲电平		-10	10	mV
V_{HSOH}	高速数据高电平		360	440	mV
V_{HSOL}	高速数据低电平		-10	10	mV

4.3.17 SD/MMC 接口特性

图 4-14 SD 高速模式时序图




图 4-15 SD 默认模式时序图




表 4-30 SD/MMC 接口特性

符号	参数	条件	最小值	最大值	单位
f_{CK}/t_{CK}	数据传输模式下的时钟频率	$CL \leq 30pF$	0	48	MHz
$t_{W(CKL)}$	时钟低电平时间	$CL \leq 30pF$	6		ns
$t_{W(CKH)}$	时钟高电平时间	$CL \leq 30pF$	6		
$t_r(CK)$	上升时间	$CL \leq 30pF$		4	
$t_f(CK)$	下降时间	$CL \leq 30pF$		4	
CMD/DAT 输入（参考 CK）					
t_{ISU}	输入建立时间	$CL \leq 30pF$	7		ns
t_{IH}	输入保持时间	$CL \leq 30pF$		3	
在 MMC 和 SD 高速模式下，CMD/DAT 输出（参考 CK）					
t_{OV}	输出有效时间	$CL \leq 30pF$		5	ns
t_{OH}	输出保持时间	$CL \leq 30pF$	4		
在 SD 默认模式下，CMD/DAT 输出（参考 CK）					
t_{OVD}	输出有效默认时间	$CL \leq 30pF$		8	ns
t_{OHD}	输出保持默认时间	$CL \leq 30pF$	6		

4.3.18 FSMC 特性

图 4-16 异步总线复用 PSRAM/NOR 读操作波形




表 4-31 异步总线复用的 PSRAM/NOR 读操作时序

符号	参数	最小值	最大值	单位
$t_{w(NE)}$	FSMC_NE 低电平时间	$7t_{HCLK}$		ns
$t_{v(NOE_NE)}$	FSMC_NE 低至 FSMC_NOE 低	0		
$t_{w(NOE)}$	FSMC_NOE 低时间	$7t_{HCLK}$		
$t_{h(NE_NOE)}$	FSMC_NOE 高至 FSMC_NE 高保持时间	0		
$t_{v(A_NE)}$	FSMC_NE 低至 FSMC_A 有效	0	5	
$t_{v(NADV_NE)}$	FSMC_NE 低至 FSMC_NADV 低	0	5	
$t_{w(NADV)}$	FSMC_NADV 低时间	t_{HCLK}		
$t_{h(AD_NADV)}$	FSMC_NADV 高之后 FSMC_AD (地址) 有效保持时间	$2t_{HCLK}$		
$t_{h(A_NOE)}$	FSMC_NOE 高之后的地址保持时间	0		
$t_{h(BL_NOE)}$	FSMC_NOE 高之后的 FSMC_BL 保持时间	0		
$t_{v(BL_NE)}$	FSMC_NE 低至 FSMC_BL 有效	0	5	
$t_{SU(DATA_NE)}$	数据至 FSMC_NE 高的建立时间	$3t_{HCLK}$		
$t_{SU(DATA_NOE)}$	数据至 FSMC_NOE 高的建立时间	$3t_{HCLK}$		
$t_{h(DATA_NE)}$	FSMC_NE 高之后的数据保持时间	0		
$t_{h(DATA_NOE)}$	FSMC_NOE 高之后的数据保持时间	0		

图 4-17 异步总线复用 PARAM/NOR 写操作波形




表 4-32 异步总线复用 PARAM/NOR 写操作时序

符号	参数	最小值	最大值	单位
$t_{w(NE)}$	FSMC_NE 低电平时间	$5t_{HCLK}$		ns
$t_{v(NWE_NE)}$	FSMC_NE 低至 FSMC_NWE 低	$3t_{HCLK}$		
$t_{w(NWE)}$	FSMC_NWE 低时间	$2t_{HCLK}$		
$t_{h(NE_NWE)}$	FSMC_NWE 高至 FSMC_NE 高保持时间	t_{HCLK}		
$t_{v(A_NE)}$	FSMC_NE 低至 FSMC_A 有效	0	5	
$t_{v(NADV_NE)}$	FSMC_NE 低至 FSMC_NADV 低	0	5	
$t_{w(NADV)}$	FSMC_NADV 低时间	t_{HCLK}		
$t_{h(AD_NADV)}$	FSMC_NADV 高之后 FSMC_AD (地址) 有效保持时间	$2t_{HCLK}$		
$t_{h(A_NWE)}$	FSMC_NWE 高之后的地址保持时间	t_{HCLK}		
$t_{v(BL_NE)}$	FSMC_NE 低至 FSMC_BL 有效	0	5	
$t_{h(BL_NWE)}$	FSMC_NWE 高之后的 FSMC_BL 保持时间	t_{HCLK}		
$t_{v(DATA_NADV)}$	FSMC_NADV 高至数据保持时间	$2t_{HCLK}$		
$t_{h(DATA_NWE)}$	FSMC_NWE 高之后的数据保持时间	t_{HCLK}		

图 4-18 同步总线复用 NOR/PARAM 读波形




表 4-33 同步总线复用 NOR/PSRAM 读时序

符号	参数	最小值	最大值	单位
$t_{w(CLK)}$	FSMC_CLK 周期	$2t_{HCLK}$		ns
$t_d(CLKL_NEL)$	FSMC_CLK 低至 FSMC_NE 低	0	5	
$t_d(CLKH_NEH)$	FSMC_CLK 高至 FSMC_NE 高	$0.5t_{HCLK}$	$0.5t_{HCLK}$	
$t_d(CLKL_NADVL)$	FSMC_CLK 低至 FSMC_NADV 低	0	5	
$t_d(CLKL_NADVH)$	FSMC_CLK 低至 FSMC_NADV 高	0	5	
$t_d(CLKL_AV)$	FSMC_CLK 低至 FSMC_Ax 有效 ($x = 16 \dots 23$)	0	5	
$t_d(CLKH_AIV)$	FSMC_CLK 高至 FSMC_Ax 无效 ($x = 16 \dots 23$)	0	5	
$t_d(CLKL_NOEL)$	FSMC_CLK 低至 FSMC_NOE 低	$2t_{HCLK}$		
$t_d(CLKH_NOEH)$	FSMC_CLK 高至 FSMC_NOE 高	t_{HCLK}		
$t_d(CLKL_ADV)$	FSMC_CLK 低至 FSMC_AD[15:0] 有效	0	5	
$t_d(CLKL_ADIV)$	FSMC_CLK 低至 FSMC_AD[15:0] 无效	0	5	
$t_{SU}(ADV_CLKH)$	FSMC_CLK 高之前 FSMC_AD[15:0] 有效数据	8		
$t_h(CLKH_ADV)$	FSMC_CLK 高之后 FSMC_AD[15:0] 有效数据	8		
$t_{SU}(NWAITV_CLKH)$	FSMC_CLK 高之前 FSMC_NWAIT 有效	6		
$t_h(CLKH_NWAITV)$	FSMC_CLK 高之后 FSMC_NWAIT 有效	2		

图 4-19 同步总线复用 PSRAM 写波形




表 4-34 同步总线复用 PSRAM 写时序

符号	参数	最小值	最大值	单位
$t_W(\text{CLK})$	FSMC_CLK 周期	$2t_{\text{HCLK}}$		ns
$t_d(\text{CLK_NEL})$	FSMC_CLK 低至FSMC_NE低	0	5	
$t_d(\text{CLKH_NEH})$	FSMC_CLK 高至FSMC_NE高	$0.5t_{\text{HCLK}}$	$0.5t_{\text{HCLK}}$	
$t_d(\text{CLKL_NADV})$	FSMC_CLK 低至FSMC_NADV低	0	5	
$t_d(\text{CLKL_NADVH})$	FSMC_CLK 低至FSMC_NADV高	0	5	
$t_d(\text{CLKL_AV})$	FSMC_CLK 低至FSMC_Ax有效 ($x = 16 \cdots 23$)	0	5	
$t_d(\text{CLKH_AIV})$	FSMC_CLK 高至FSMC_Ax无效 ($x = 16 \cdots 23$)	0	5	
$t_d(\text{CLKL_NWE})$	FSMC_CLK 低至FSMC_NWE低	0		
$t_d(\text{CLKH_NWEH})$	FSMC_CLK 高至FSMC_NWE高	0		
$t_d(\text{CLKL_ADV})$	FSMC_CLK 低至FSMC_AD[15:0] 有效	0	5	
$t_d(\text{CLKL_ADIV})$	FSMC_CLK 低至FSMC_AD[15:0] 无效	0	5	
$t_d(\text{CLKL_DATA})$	FSMC_CLK 低之后FSMC_AD[15:0] 有效	2		
$t_{\text{SU}}(\text{NWAITV_CLKH})$	FSMC_CLK 高之前FSMC_NWAIT 有效	6		
$t_h(\text{CLKH_NWAITV})$	FSMC_CLK 高之后FSMC_NWAIT 有效	2		
$t_d(\text{CLKL_NBLH})$	FSMC_CLK 低至FSMC_NBL 高	2		

NAND 控制器波形和时序

测试条件：NAND 操作区域，选择 16 位数据宽度，使能 ECC 计算电路，512 字节页面大小，其他时序配置为设置寄存器 FSMC_PCR2=0x0002005E，FSMC_PMEM2=0x01020301，FSMC_PATT2=0x01020301。

图 4-20 NAND 控制器读操作波形




图 4-21 NAND 控制器写操作波形




图 4-22 NAND 控制器在通用存储空间的读操作波形




图 4-23 NAND 控制器在通用存储空间的写操作波形




表 4-35 NAND 闪存读写周期的时序特性

符号	参数	最小值	最大值	单位
$t_{d(D-NWE)}$	FSMC_NWE 高之前至 FSMC_D[15:0] 数据有效	$4t_{HCLK}$		ns
$t_{w(NOE)}$	FSMC_NOE 低时间	$4t_{HCLK}$		
$t_{su(D-NOE)}$	FSMC_NOE 高之前至 FSMC_D[15:0] 数据有效	20		
$t_h(NOE-D)$	FSMC_NOE 高之后至 FSMC_D[15:0] 数据有效	15		
$t_{w(NWE)}$	FSMC_NWE 低时间	$4t_{HCLK}$		
$t_{v(NWE-D)}$	FSMC_NWE 低至 FSMC_D[15:0] 数据有效	0		
$t_h(NWE-D)$	FSMC_NWE 高至 FSMC_D[15:0] 数据无效	$2t_{HCLK}$		
$t_{d(ALE-NWE)}$	FSMC_NWE 低之前至 FSMC_ALE 有效	$2t_{HCLK}$		
$t_h(NWE-ALE)$	FSMC_NWE 高至 FSMC_ALE 无效	$2t_{HCLK}$		
$t_{d(ALE-NOE)}$	FSMC_NOE 低之前至 FSMC_ALE 有效	$2t_{HCLK}$		
$t_h(NOE-ALE)$	FSMC_NOE 高至 FSMC_ALE 无效	$4t_{HCLK}$		

4. 3. 19 DVP 接口特性

图 4-24 DVP 时序波形




表 4-36 DVP 接口特性

符号	参数及描述	最小值	最大值	单位
f_{PixCLK}/t_{PixCLK}	像素时钟输入频率		144	MHz

DuCy (PixCLK)	像素时钟的占空比	15		%
$t_{su}(DATA)$	数据建立时间	2		ns
$t_h(DATA)$	数据保持时间	1		
$t_{su}(HSYNC)/t_{su}(VSYNC)$	HSYNC/VSYNC信号输入建立时间	2		
$t_h(HSYNC)/t_h(VSYNC)$	HSYNC/VSYNC信号输入保持时间	1		

4. 3. 20 千兆以太网接口特性

图 4-25 ETH-SMI 时序波形




表 4-37 以太网 MAC 的 SMI 信号特性

符号	参数及描述	最小值	典型值	最大值	单位
f_{MDC}/t_{MDC}	MDC 时钟频率			12	MHz
$t_d(MDIO)$	MDIO写数据的有效时间	0		300	ns
$t_{su}(MDIO)$	读数据建立时间	10			
$t_h(MDIO)$	读数据保持时间	10			

图 4-26 ETH-RMII 信号时序波形




表 4-38 以太网 MAC 信号 RMII 信号特性

符号	参数及描述	最小值	典型值	最大值	单位
$t_{su}(RXD)$	接收数据的建立时间	4			ns

$t_{ih(RXD)}$	接收数据的保持时间	2			
$t_{su(CRS_DV)}$	载波侦测信号建立时间	4			
$t_{ih(CRS_DV)}$	载波侦测信号保持时间	2			
$t_d(TXEN)$	传输使能有效延迟时间	11	13	16	
$t_d(TXD)$	数据传输有效延迟时间	11	13	16	

图 4-27 ETH-MII 信号时序波形




表 4-39 以太网 MAC 信号 MII 信号特性

符号	参数及描述	最小值	典型值	最大值	单位
$t_{su(RXD)}$	接收数据的建立时间	10			ns
$t_{ih(RXD)}$	接收数据的保持时间	10			
$t_{su(DV)}$	数据有效信号建立时间	10			
$t_{ih(DV)}$	数据有效信号保持时间	10			
$t_{su(ER)}$	错误信号建立时间	10			
$t_{ih(ER)}$	错误信号保持时间	10			
$t_d(TXEN)$	传输使能有效延迟时间	11	13	16	
$t_d(TXD)$	数据传输有效延迟时间	11	13	16	

图 4-28 ETH-RGMII 信号时序波形




表 4-40 以太网 MAC 信号 RGMII 信号特性

符号	参数及描述	最小值	典型值	最大值	单位
f_{TXC}/t_{TXC}	TXC/RXC 时钟频率	7.2	8	8.8	ns
t_R	TXC/RXC上升时间			2.0	
t_F	TXC/RXC下降时间			2.0	
$t_{su}(TDATA)$	发送数据建立时间	1.2	2.0		
$t_h(TDATA)$	发送数据保持时间	1.2	2.0		
$t_{su}(RDATA)$	输入数据建立时间	1.2	2.0		
$t_h(RDATA)$	输入数据保持时间	1.2	2.0		

4.3.21 12 位 ADC 特性

表 4-41 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	供电电压		2.4		3.6	V
V_{REF+}	正参考电压		2.4		V_{DDA}	V
I_{VREF}				160	220	uA
I_{DDA}				480	530	uA
f_{ADC}	ADC 时钟频率				14	MHz
f_s	采样速率		0.05		1	MHz
f_{TRIG}	外部触发频率	$f_{ADC} = 14MHz$			875	KHz
					16	1/ f_{ADC}
V_{AIN}	转换电压范围		0		V_{REF+}	V
R_{AIN}	外部输入阻抗				50	K Ω
R_{ADC}	采样开关电阻			0.6	1	K Ω
C_{ADC}	内部采样和保持电容			8		pF
t_{CAL}	校准时间	$f_{ADC} = 14MHz$			0.143	us
						1/ f_{ADC}

t _{lat}	注入触发转换时延	f _{ADC} = 14MHz				us
					2	1/f _{ADC}
t _{latr}	常规触发转换时延	f _{ADC} = 14MHz			0.143	us
					2	1/f _{ADC}
t _s	采样时间	f _{ADC} = 14MHz	0.107		17.1	us
			1.5		239.5	1/f _{ADC}
t _{STAB}	上电时间				1	us
t _{CONV}	总的转换时间（包括采样时间）	f _{ADC} = 14MHz	1		18	us
			14		252	1/f _{ADC}

公式：最大 R_{AIN}

$$R_{AIN} < \frac{T_s}{f_{ADC} \times C_{ADC} \times \ln 2^{N+2}} - R_{ADC}$$

上述公式用于决定最大的外部阻抗，使得误差可以小于 1/4 LSB。其中 N=12(表示 12 位分辨率)。

表 4-42 f_{ADC} = 14MHz 时的最大 R_{AIN}

T _s (周期)	t _s (us)	最大 R _{AIN} (KΩ)
1.5	0.11	0.4
7.5	0.54	5.9
13.5	0.96	11.4
28.5	2.04	25.2
41.5	2.96	37.2
55.5	3.96	50
71.5	5.11	无效
239.5	17.1	无效

表 4-43 ADC 误差

符号	参数	条件	最小值	典型值	最大值	单位
E0	偏移误差	f _{PCLK2} = 56 MHz, f _{ADC} = 14 MHz, R _{AIN} < 10 kΩ, V _{DDA} = 3.3V		±2		LSB
ED	微分非线性误差			±0.5	±3	
EL	积分非线性误差			±1	±4	

C_p表示 PCB 与焊盘上的寄生电容（大约 5pF），可能与焊盘和 PCB 布局质量有关。较大的 C_p 数值将降低转换精度，解决办法是降低 f_{ADC} 值。

图 4-29 ADC 典型连接图





图 4-30 模拟电源及退耦电路参考



4.3.22 温度传感器特性

表 4-44 温度传感器特性

符号	参数	条件	最小值	典型值	最大值	单位
Avg_Slope	平均斜率			4.3		mV/°C
V ₂₅	在 25°C 时的电压		1.34	1.43	1.52	V
T _{S_temp}	当读取温度时, ADC 采样时间	f _{ADC} = 14MHz			17.1	us

4.3.23 DAC 特性

表 4-45 DAC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	供电电压		2.4	3.3	3.6	V
V _{REF+}	正参考电压	V _{REF+} 必须低于 V _{DDA}	2.4	3.3	3.6	V
R _L	缓冲器打开时的负载电阻		5			kΩ
C _L	缓冲器打开时负载电容				50	pF
V _{OUT_MIN}	缓冲器打开时, 12 位 DAC 转换		3			mV
V _{OUT_MAX}					V _{REF+} -0.01	V
V _{OUT_MIN}	缓冲器关闭时, 12 位 DAC 转换			0		mV
V _{OUT_MAX}					V _{REF+} -0.02	V
I _{VREF+}	无负载,			60		uA
	无负载, V _{REF+} =3.6V 时, 输入值 0xF1C			202		
I _{DDA}	无负载, 输入值 0x800			211		uA
	无负载, V _{REF+} =3.6V 时, 输入值 0xF1C			193		
DNL	微分非线性误差			±1		LSB
INL	积分非线性误差			±4		LSB
偏移	偏移误差 (代码 0x800 时测量的数值与理想数值 V _{REF+} /2 之间的偏差)			±8		mV
		V _{REF+} =3.6V		±10		LSB
增益误差		DAC 配置为 12 位		±0.1		%
发器增益	开环时放大器的增益	5kΩ 的负载 (最大)	80	85		dB
t _{SETTLING}	设置时间 (全范围: 10 位输入代码从最小值转变为最大值, DAC_OUT 达到其终值的 ±1 LSB)	C _{LOAD} ≤ 50pF R _{LOAD} ≥ 5kΩ				us
更新速率	当输入代码为较小变化时 (从数值 i 变到 i+1LSB), 得到正确 DAC_OUT 的最大频率	C _{LOAD} ≤ 50pF R _{LOAD} ≥ 5kΩ				MS/s
t _{WAKEUP}	从关闭状态唤醒的时间	C _{LOAD} ≤ 50pF,				us

	(PDV18 从 1 变到 0)	$R_{LOAD} \geq 5k\Omega$ ，输入代码介于最小和最大可能数值之间				
PSRR+	供电抑制比 (相对于 V_{DDA}) (静态直流测量)	没有 R_{LOAD} ， $C_{LOAD} \leq 50pF$		-100	-75	dB

第 5 章 封装及订货信息

芯片封装

封装形式	塑体宽度	引脚间距		封装说明	订货型号
LQFP48	7*7mm	0.5mm	19.7mil	LQFP48（7*7）贴片	CH32F203C6T6
LQFP48	7*7mm	0.5mm	19.7mil	LQFP48（7*7）贴片	CH32F203C8T6
QFN48X7	7*7mm	0.5mm	19.7mil	方形无引线 48 脚	CH32F203C8U6
LQFP48	7*7mm	0.5mm	19.7mil	LQFP48（7*7）贴片	CH32F203CBT6
LQFP64M	10*10mm	0.5mm	19.7mil	LQFP64M（10*10）贴片	CH32F203RCT6
LQFP100	14*14mm	0.5mm	19.7mil	LQFP100（14*14）贴片	CH32F203VCT6
LQFP64M	10*10mm	0.5mm	19.7mil	LQFP64M（10*10）贴片	CH32F205RBT6
LQFP100	14*14mm	0.5mm	19.7mil	LQFP100（14*14）贴片	CH32F207VCT6
LQFP64M	10*10mm	0.5mm	19.7mil	LQFP64M（10*10）贴片	CH32F208RBT6
QFN68X8	8*8mm	0.4mm	15.75mil	方形无引线 68 脚	CH32F208WBU6

说明：尺寸标注的单位是 mm（毫米），引脚中心间距总是标称值，没有误差，除此之外的尺寸误差小于±0.4mm 或者 15%。

图 5-1 QFN48X7 封装




图 5-2 QFN68X8 封装




图 5-3 LQFP48 封装




图 5-4 LQFP64M 封装





图 5-5 LQFP100 封装



系列产品命名规则

举例: CH32 F 1 03 R 8 T 6

产品系列

F = 基于 ARM 内核

V = 基于 RISC-V 内核

产品类型

0 = V2 内核

1 = M3/V3A 内核, 主频@72M

2 = M3/V4B 内核, 主频@144M

3 = V4F 浮点内核, 主频@144M

产品子系列

30 = 超值型

03 = 通用型

05 = 连接型 (USB 高速、SDIO、双 CAN)

07 = 互联型 (USB 高速、双 CAN、以太网、DVP、SDIO、FSMC)

08 = 无线型 (蓝牙 BLE5.1、CAN、USB、以太网)

引脚数目

G = 28 脚

K = 32 脚

T = 36 脚

C = 48 脚

R = 64 脚

W = 68 脚

V = 100 脚

Z = 144 脚

闪存存储容量

6 = 32K 闪存存储器

8 = 64K 闪存存储器

B = 128K 闪存存储器

C = 256K 闪存存储器

封装

T = LQFP

U = QFN

温度范围

5 = 商用级温度范围, 0°C-70°C

6 = 工业级温度范围, -40°C-85°C

3 = 汽车级温度范围, -40°C-125°C

0 = 军工级温度范围, -55°C-125°C