طراحی سیستمهای دیجیتال

گزارش نهایی پروژهی سوم

مهبد مجید مجید ۹۵۱۰۹۳۷۲ سبحان محمدپور ۹۵۱۰۶۶۰۷ کیمیا حمیدیه وژین نوبهاری ۹۵۱۰۵۲۳۸ کوشا جافریان ۹۵۱۰۵۴۵۴

۲۰ تیر ۱۳۹۷

توصيف اوليه

مقدمه

امروزه با توجه به کاربرد گسترده Java و بالطبع JVM ، در صنعت و جهان مدرن امروزی منطقی به نظر می رسد که فرآیند اجرای کدهای جاوا را سریع تر کنیم. یکی از راههای خوب برای رسیدن به این مهم، می تواند پیاده سازی سخت افزاری JVM که در واقع هسته ی جاواست باشد.

اهداف

در این پروژه میخواهیم برای پردازنده ARM-7 (صبای ۲) یک شتاب دهنده این سختافزاری JVM را دریافت بسازیم. نحوه یک کار این شتاب دهنده به این شکل است که پردازنده JVM را دریافت میکند و به شتاب دهنده می دهد و شتاب دهنده دستورات معادل پردازنده را تولید میکند.

مراحل انجام پروژه

به طور کلی با توجه به اهداف پروژه ما باید ۳ کار را برای انجام پروژه انجامدهیم:


- یادگیری کار با ماشین JVM
- یادگیری کار با ماشین 7-ARM
- ساخت مبدل برای تبدیل دستورات میان این دو

 $^{^{1}}$ accelerator

تقسیمبندی پروژه

انتخاب opcodeها

ابتدا لیست opcodeهای JVM را پیداکردیم. از آنجایی که قرار بود این پروژه برای ۵ تیم باشد، نیاز بود تا تعدادی از آپکدها را جداکنیم که پروژه برای ۴ تیم مناسب شود. برای جداکردن تعدادی از این موروت عمل می Jazelle الگو می گیریم. Jazelle به این صورت عمل می کند که JVM دستوراتش را به Jazelle می فرستد و اگر هم پشتیبانی نمی کرد آنها را اجرا می کند، و اگر هم پشتیبانی نمی کرد آنها را به JyM باز می گرداند تا آنها را به دستوراتی که Jazelle از آنها پشتیبانی می کند تبدیل کند.



شكل ١: روند اجراى كار jazelle

ما نیز به این صورت عمل میکنیم که عدهای از opcodeها که پیادهسازی نرمافزاریشان سادهتر است را جدا میکنیم و الباقی opcodeها را در پیادهسازیمان میآوریم.

تقسیمبندی opcodeها

برای افزایش بازدهی گروهها opcodeهای انتخابی به شانزده بستهی ۱۰ تایی تقسیمبندی شدند و با یک کد R که به صورت رندوم این ۱۶ بسته را به گروهها تخصیص میداد، تقسیمبندی کردیم.(سید را هم با حضور اعضای سایر گروهها تعیینکردیم.)

کد

```
library(dplyr)
set.seed(1919)
s = sample(seq(from = 1, to = 16), replace = F)
c("jaferian", "asadi", "hoseini", "ghafarloo") %%
cbind(t(apply(matrix(s, nrow = 4), 1, sort)))
```

خروجی کد

Group Name				
jaferian	4	6	7	8
asadi	3	9	10	12
hoseini	1	5	11	14
ghafarloo	2	13	15	16

ليست دستورات

لیست دستورات را می توانید در صفحه گسترده ی ۱ و ۲ مشاهده کنید.

برخی مd[اژولهای پیادهسازی شده با verilog

فایل memory.v

در این فایل دو ماژول حافظه طراحی شده است. ماژول اول $memory_{-}$ است که به عنوان ورودی سیگنالهای کلاک $^{\gamma}$ ، ریست $^{\gamma}$ ، شروع † و آدرس $^{\circ}$ را میگیرد. در ضمن دو سیگنال خروجی داده ی مورد نظر $^{\circ}$ و آماده بودن رم و جواب $^{\gamma}$ را هم داریم. حال در این ماژول، با فعال شدن سیگنال شروع، منتظر میمانیم تا سینگال $^{\gamma}$ ready حافظه فعال شود. در اصل وجود $^{\gamma}$ و $^{\gamma}$ از آدرس مورد نظر، محتوا را برای پیاده سازی تاخیر حافظه بوده است. به محض فعال شدن $^{\gamma}$ سازی تاخیر حافظه بوده است. به محض فعال شدن $^{\gamma}$ سازی نوشتن در خوانده و در $^{\gamma}$ می دهیم. ماژول دوم نیز $^{\gamma}$ سازی نوشتن در حافظه استفاده می شود. توجه کنید که در این جا دیگر لازم نیست $^{\gamma}$ ما معل فعال شود و به محض معنال مغال شدن $^{\gamma}$ $^{\gamma}$ مورد نظر محتوای مربوطه را می نویسیم. توجه کنید که تنها تفاوت اساسی با فعال شدن $^{\gamma}$ محتوایی که به جای خروجی $^{\gamma}$ $^{\gamma}$

inext_byte_gen.v فایل

همان طور که می دانیم؛ در پردازنده های واقعی JVM، هنگام خواندن و نوشتن در حافظه، با بایت سر و کار نداریم؛ بلکه برای مثال موقع خواندن یک word ۴ بایتی از حافظه خوانده می شود. در بسیاری از مواقع این word، شامل چندین بایت است که برای دسترسی به مواردی مانند offset یا opcode باید این بایت است که برای دسترسی به مواردی مانند mord یا بده است که یک این بایتها را جداجدا بخوانیم. برای این منظور ما ژول mext_byte_gen طراحی شده است که یک memory_r را instantiate کرده و در صورتی که هر دو سیگنال ready و ready فعال باشند؛ PC که برابر واحد اضافه می کند که معادل یک بایت جلورفتن بار برابر PC قرار و در صورت فعال بودن reset نیز، مقداری پیش فرض را برابر PC قرار خواهد داد.

 $^{^{2}}$ clk

 $^{^{3}\}mathrm{reset}$

 $^{^{4}}$ start

 $^{^5}$ address

 $^{^6 {\}rm data_out}$

 $^{^7}$ ready

instruction_ram.v فایل

این ماژول نیز کار پیچیدهای انجام نمی دهد و تنها یک word ۴ بایتی را از ورودی دریافت کرده و درون یک حافظه ی نوشتنی (memory_w) می نویسد. برای این کار کافیست تا هنگام instantiate کردن این حافظه درون ماژول، data_in آن را برابر word خوانده شده از ورودی قرار دهیم. بدیهی است که سایر پارامترها نیز باید به درستی تنظیم شوند.

فایلهای مربوط به Decoder

دیکُدر طراحی شده در این پروژه به صورت چند ماژول Read Only Memory(ROM) طراحی شدهاست. این ROMها عبارتند از:

Address ROM

این ROM یک آدرس به عنوان ورودی گرفته و آدرس بعدی که پس از این آدرس باید به آن برویم را برمیگرداند.

Convert ROM

این ROM یک آدرس را به عنوان ورودی گرفته و به عنوان خروجی ID دستور مربوطه را به ما تحویل میدهد.

Instruction ROM

این ROM، ID دستور را گرفته و خود دستور را به ما می دهد. منظور از خروجی دادن خود دستور، پیاده سازی آن به صورت و د درون ROM است. توجه کنید که برای پیاده سازی این ،ROM ابتدا دستورات پردازنده را با زبان اسمبلی ARM نوشتیم و سپس به کمک یک قطعه کد پایتون به صورت خودکار آنها را به فرمت کدشده و د ۷ که باید درون این ROM نوشته شود؛ در می آوریم.

توضيحي درباره توالى آدرسها

توجه کنید که هنگامی که یک دستور را می خوانیم؛ ابتدا در آدرس مربوط به Opcode آن دستور قرار داریم، اما پس از آن با موارد تعیین شده در Address ROM، به صورت زنجیرهای (مانند یک لیست پیوندی) جلورفته و به ترتیب مجموعه عملیات مشخصی را انجام خواهیم داد. (توجه کنید که ممکن است یک دستور JVM به چندین دستور ARM تبدیل شود بنابراین باید زنجیرهای از دستورات را به ترتیب اجرا کنیم!) توجه کنید که Convert ROM نیز ورودی آدرس را گرفته و یک ID را تحویل ROM وظیفه اجرای دستور را خواهد داشت.

فایل Count ROM

این ROM برای این پیادهسازی شده است که مشخص کند پس از خواندن Opcode یک دستور، چند بایت آینده مربوط به ادامه این دستور خواهد بود. توجه کنید که برخی از دستورات ممکن است تنها از یک بایت که همان Opcode است تشکیل شده باشند مثلا Pop ولی بسیاری از دستورات هستند که مواردی مانند یک Offset بایتی یا مشابه آن دارند. بنابراین Count ROM با گرفتن Opcode مشخص میکند که دستور مربوطه چند بایت اضافی دارد. توجه کنید که در فاز اول پروژه که شامل ۴۰٪ کار

می شود؛ مواردی که شامل حداکثر ۲ بایت اضافه باشد را Handle کردهایم و تمامی موارد در فاز نهایی پروژه پیادهسازی خواهند شد.

رتوجه مهم همانطور که ذکر شد؛ دستورات ممکن است پس از Opcode تعدادی immediate داشته باشند که پارامترهایی مانند varnum ،index یا offset را مشخص کنند. برای راحتی کار، در پیادهسازی خود، این پارامترها را درون یکی از ثباتهای پردازنده ARM میریزیم و به درون استک ARM ، Push میکنیم. این کار سبب می شود که دیگر نیازی به انجام تغییر در استک Instruction ROM نیادهسازی ما به مراتب راحت تر خواهد شد.

ماشين حالت ^

ابتدا توجهکنید که این ماژول یک ورودی Reset دارد که هنگام خاموشکردن آن، بلافاصله ثباتها و پارامترهای مربوطه برای آغاز کار set میشوند. علاوه بر این، در ماژول State Machine، ماژول next_byte_gen را به عنوان رابطی با RAM مربوط به ،JVM ماژول Instruction RAM را به عنوان رابطی با RAM مربوط به ARM و همچنین ROM های پیادهسازی شده در Decoder به همراه ROM را قرار می دهیم. توجه کنید که محتوای این ها ROM چگونگی جابه جایی بین عنواک را مشخص خواهد کرد. حال پیرامون استیتهای State Machine و کاربرد هر یک

Fetch Instruction

این State برای خواندن یک دستور JVM از حافظه JVM طراحی شده است. توجه کنید که JVM تعریف شده در ماژول State Machine برای Handle کردن تاخیر حافظه قرار داده شده است. به این شکل که سیگنال Ready حافظه نشان می دهد که آیا حافظه برای Fetch کردن دستور آماده شده است یا خیر. توجه کنید که قبل از فعال شدن سیگنال Ready، عملیات Fetch صورت نمی پذیرد و باید تا فعال شدن این سیگنال صبر کنیم. در صورت پایان انتظار برای حافظه، به استیت بعدی خواهیم رفت.

Check Wide

در این State بررسی میکنیم که دستور مورد نظر Wide است یا خیر. با مطالعه instruction Set بررسی میکنیم که دستوری به نام Wide وجود دارد که به عنوان پیشوند قبل از برخی کامل JVM مشاهده میکنیم که دستوری به نام Wide وجود دارد که به عنوان پیشوند قبل از برخی دستورها میآید و سبب می شود که index دستورات به جای ۱ بایت، ۲ بایت باشد. البته در دستورات ما State چنین دستوری وجود ندارد اما با توجه به این که می خواستیم این مورد نیز در آینده بر روی این State ودن دستوری وجود ندارد باشد؛ از یک ثبات در این استیت استفاده کردیم که در صورت Wide بودن دستور مقدار آن را یک میکنیم. پس از بررسی Wide بودن یا نبودن دستور، به State بعدی خواهیم رفت.

Read Counter

این دستور به کمک Count ROM بررسی میکند که تعداد بیتهای مربوط به پارامترهای پس از Opcode دستور مورد نظر چند تاست. توجهکنید که برای افزایش سرعت کار از آنجایی که تعداد دستوراتی که اصلا پارامتری ندارند بسیار زیاد است، اگر این تعداد صفر بود، (مثلا در دستوراتی مانند OUP) بلافاصله به State بعدی خواهیم رفت. در غیر این صورت متغیر byte_params را برابر تعداد بایتها قرار داده و در State بعدی به سراغ Fetch کردن پارامترهای مربوط به دستور از حافظه خواهیم رفت.

⁸State Machine

Fetch Params

fetch کردن پارامترها از نظر نحوه پیادهسازی و شیوهی انجام کار بسیار به Fetch کردن دستورات شبیه است. تنها تفاوت اساسیای که وجود دارد این است که پارامترهای Fetch شده را درون ثباتی به نام Push Register میریزیم. این ثبات جهت مواردی مانند Push کردن پارامترها به درون استک ARM طراحی شده است که در صفحات قبلی توضیح دادیم.

Push to Stack

این استیت دو مرحله دارد، ابتدا باید immediate که میخواهد به درون استک Push شود را Load این استیت دو مرحله دوم آن را به درون استک Push کنیم. این موضوع که در کدام مرحله قرار داریم را نیز با کنیم و در مرحله دوم آن را به درون استک Push کنیم. این بیت Push_state بنایچه push_state برابر بیت کنترل میکنیم. این بیت push_state نام دارد. توجه کنید که چنانچه push_state برابر صفر باشد؛ باید عملیات Load کردن Atoad کردن استیت می رویم. در بازگشت به همین State چون push_state برابر برابر برابر است؛ عملیات Push_state کردن مقدار لود شده به درون استک را انجام خواهیم داد.

Read Next

به کمک Address ROM در این State، آدرس بعدی را به دست می آوریم. توجه کنید که وقتی می خواهیم دستور بعدی را Fetch کنیم؛ باید پیش از آن به آدرس مربوطه رفته باشیم که این آدرس از روی Address ROM تعیین خواهد شد.

توجه کنید که برخی از ماژولهای پیادهسازی شده در بالا، هنوز test نشدهاند و به عبارتی Integration آنها نوشته نشدهاست. نوشتن این Testbenchها و تست ماژولها در Testbench نهایی را به ٪۶۰ پایانی پروژه موکول کردهایم.

مراجع

• داک JVM در سایت ORACLE موجود در

JSR-000924 Java® Virtual Machine Specification