Міністерство освіти і науки України Національний університет «Львівська політехніка»

Кафедра ЕОМ



з дисципліни «Моделювання комп'ютерних систем» на тему:

«Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA»

Варіант №15

Виконав: ст. гр. KI-201 Коростенська С.В. Прийняв: ст. викладач каф. ЕОМ Козак Н.Б.

Етапи роботи:

- 1. Інсталяція Xilinx ISE та додавання ліцензії.
- 2. Побудова дешифратора (згідно варіанту) за допомогою ISE WebPACKTM Schematic Capture та моделювання його роботи за допомогою симулятора ISim.
- 3. Генерування Віт файала та тестування за допомогою стенда Elbert V2 Spartan 3A FPGA.

Виконання завдання

Таблиця варіант 15

in_3	in_2	in_1	in_0	out_0	out_1	out_2	out_3	out_4
0	0	0	0	1	0	0	1	1
0	0	0	1	1	0	0	1	0
0	0	1	0	0	0	0	1	0
0	0	1	1	0	0	0	0	0
0	1	0	0	1	0	0	0	0
0	1	0	1	1	0	0	1	0
0	1	1	0	0	0	0	1	0
0	1	1	1	0	0	0	0	0
1	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	0
1	0	1	0	1	0	0	0	0
1	0	1	1	1	0	0	1	0
1	1	0	0	1	1	0	0	0
1	1	0	1	0	1	0	1	0
1	1	1	0	0	1	0	0	0
1	1	1	1	0	1	0	0	0

 Out_0

	$\overline{C}.\overline{D}$	C.D	C.D	C.D
A.B	1	1	0	0
A.B	1	1	0	0
A.B	1	0	0	0
$A.\overline{B}$	0	0	1	1

Out_1

	$\overline{C}.\overline{D}$	\overline{C} .D	C.D	$C.\overline{D}$	
$\overline{A}.\overline{B}$	0	0	0	0	
\overline{A} .B	0	0	0	0	
A.B	1	1	1	1	
$A.\overline{B}$	0	0	0	0	

Out_2

	$\overline{C}.\overline{D}$	C .D	C.D	$C.\overline{D}$
$\overline{A}.\overline{B}$	0	0	0	0
\overline{A} .B	0	0	0	0
A.B	0	0	0	0
$A.\overline{B}$	0	0	0	0


Out_3

	$\overline{C}.\overline{D}$	C .D	C.D	$C.\overline{D}$
$\overline{A}.\overline{B}$	1	1	0	1
\overline{A} .B	0	1	0	1
A.B	0	1	0	0
$A.\overline{B}$	0	0	1	0

Out_4

	$\overline{\text{C.D}}$	C.D	C.D	$C.\overline{D}$
$\overline{A}.\overline{B}$	1	0	0	0
\overline{A} .B	0	0	0	0
A.B	0	0	0	0
$A.\overline{B}$	0	0	0	0

Реалізована схема



Name	Value	0 ps	1 ps	2 ps	3 ps	4 ps	5 ps	6 ps	7 ps
T□ IN_O	0								
I IN_1	0								
III IN_2	0								
l₁ in_3	0								
l₽ out_o	1								
l₀ out_1	0								
l out_2	0								
l₀ out_3	1								
lout_4	1								
Lm 001_4	1								
	Lv. II	19 00	IO ps	10 00	111 pg	112.00	112 pg	114 ps	11E po
Name		8 ps	9 ps	10 ps	II ps	12 ps	13 ps	14 ps	15 ps
	0								
	1								
IN_2	0								
l₁ IN_3	1								
lೄ out_o	1								
l⊌ out_1	0								
1 OUT_2	0								
l₀ out_3	0								
U OUT_4	0								
_									

Висновок

Виконуючи дану лабораторну роботу, я навчився використовувати ISE WebPACKTM Schematic Capture та моделювати його роботу за допомогою симулятора ISim, а також генерувати bit файл та тестувати його за допомогою стенда Elbert V2 – Spartan 3A FPGA.