


Implementation of SNN PID controller on PYNQ-Z2

Introduction


현대 제어 시스템은 PID 제어 등 전통적인 수학적 모델 기반 알고리즘에 의존하며, 이는 CPU/GPU 같은 디지털 프로세서로 구현되어 왔다. 본 연구는 병렬 처리, 저전력, 실시간 반응성이 뛰어난 뉴로모픽 프로세서를 활용하여 PID 제어의 핵심 원리를 Event-Driven 방식으로 설계, 초저전력 동작을 구현한다. SNN 구조와 PID 알고리즘의 결합으로 판의 움직임을 정밀하게 제어하고 물체를 원하는 위치로 이동시켜, 단순한 평형 유지를 넘어 소뇌의 운동 조절 기능을 모방하는 새로운 제어 패러다임을 제시한다.

Proposed Architecture



Hardware Implementation of PID Control

PID Neuron Architecture



PID control in discrete time domain : Spiking rate of Burst Encoder

$$k_p P[nt] + k_i I[nt] + k_d D[nt] = U[nt]$$
$$P[nt] = \text{Current location} - \text{center location}$$

$$I[nt] = \sum_n P[nt]$$
$$D[nt] = P[nt] - P[(n-1)t]$$




$$v_P = \frac{P}{256T} \quad v_I = \frac{I}{256T} \quad v_D = \frac{D}{256T}$$

Firing Frequency of P, I, D Control Neuron

$$Th_P = \frac{1}{k_P} \quad f_P = k_P v_P = \frac{k_P P}{256T}$$
$$Th_I = \frac{1}{k_I} \quad f_I = k_I v_I = \frac{k_I I}{256T}$$
$$Th_D = \frac{1}{k_D} \quad f_D = k_D v_D = \frac{k_D D}{256T}$$


Software Model

SNN Training Flow




Optimization

Pipeline Structure



Addressing



Power / Performance / Area

Power

Total Power Consumption	1.446W
Dynamic Power	1.311W
Logic Power	0.021W
Device Static Power	0.135W

Performance

Max Clock Frequency	104MHz
WNS	0.419ns
WHIS	0.055ns
WPWS	4.020ns

Area

Resources	Utilization
LUT	8.84%
FF	0.34%
LUTRAM	2.69%

Conclusion

- 하드웨어 최적화** : 위치 추정, PID 연산 과정에서 필요한 나눗셈, 덧셈 연산을 대체하는 알고리즘을 구현하여 하드웨어 효율 증대.
- 고속 실시간 제어** : 최대 **104MHz Clock**을 기반으로 동작하며 파이프라인 구조 설계를 통해 **517 Tclk** 즉, 4.97us의 deterministic Latency를 달성하여 안정적인 실시간 제어 성능 확보.
- 능동적 위치 제어** : 소프트웨어 **Hybrid RL** 학습을 통해 최적의 제어 파라미터를 도출, 목표 위치로의 신속하고 정확한 이동 및 제어 성능 확인.
- 의의** : FPGA 상에서 Logic Power Consumption이 **21mW**로 기존 대비 뉴로모픽 컴퓨팅의 전력 효율성과 연산 속도 이점을 확인. ASIC으로 이식 시 초저전력 실시간 제어기 구현 가능성을 시사.